KR20090104362A - 인버터 회로 - Google Patents

Abstract

본 발명은 N형 또는 P형의 단일형 트랜지스터로 구성된 단일형 인버터 회로에 관한 것이다.

본 발명의 인버터 회로는, 제1 전원(하이레벨 전원)과 제2 전원(로우레벨 전원) 사이에 직렬연결된 제1 및 제2 트랜지스터와, 상기 제2 트랜지스터의 게이트 전극과 드레인 전극 사이에 접속된 제3 트랜지스터를 포함하며, 입력단자는 상기 제1 및 제3 트랜지스터의 게이트 전극에 접속되고, 출력단자는 상기 제1 및 제2 트랜지스터의 공통노드에 접속되며, 상기 제1 내지 제3 트랜지스터는 동일한 형태의 트랜지스터로 구현된다.

인버터, 부트스트래핑

Description

인버터 회로{Inverter Circuit}

본 발명은 인버터 회로에 관한 것으로, 특히 N형 또는 P형의 단일형 트랜지스터로 구성된 단일형 인버터 회로에 관한 것이다.

인버터 회로는 입력신호를 반전하여 출력하는 회로로써, 평판 표시장치 등의 각종 전자장치에 널리 사용되고 있다.

이러한 인버터 회로는, 동일한 입력단자에 공통으로 접속되며 직렬 연결된 상반된 형태의 트랜지스터(즉, N형 트랜지스터와 P형 트랜지스터)로 구성되는 것이 일반적이다.

도 1은 종래의 인버터 회로를 도시한 회로도이다.

도 1을 참조하면, 종래의 인버터 회로는 제1 전원(VDD)과 제2 전원(VSS) 사이에 직렬연결되며, 게이트 전극이 입력단자(IN)에 공통으로 접속되는 상반된 형태의 트랜지스터(P1, N1)로 구성된다.

여기서, 제1 전원(VDD)은 하이레벨 전압원이고, 제2 전원(VSS)은 제1 전 원(VDD)보다 낮은 전압레벨을 가지는 로우레벨 전압원이다. 예를 들어, 제2 전원(VSS)은 접지전원(GND)으로 설정될 수 있다.

이와 같은 인버터 회로는 입력단자(IN)로 입력되는 입력신호(Vin)를 반전하여 출력단자(OUT)로 출력한다.

이를 위해, 로우레벨의 입력신호(Vin)에 대응하여 턴-온되는 P형 트랜지스터(P1)는 하이레벨의 제1 전원(VDD)과 출력단자(OUT) 사이에 접속되고, 하이레벨의 입력신호(Vin)에 대응하여 턴-온되는 N형 트랜지스터(N1)는 로우레벨의 제2 전원(VSS)과 출력단자(OUT) 사이에 접속된다.

전술한 종래의 인버터 회로는 입력신호(Vin)의 전압레벨에 대응하여 상반된 형태의 두 트랜지스터(P1, N1) 중 어느 하나만 턴-온되므로, 누설 전류가 거의 발생하지 않아 소비전력이 작고 동작 속도가 빠르며 제1 전원(VDD)의 전압레벨에서 제2 전원(VSS)의 전압레벨까지 풀스윙이 가능한 장점을 가진다. 하지만, 상반된 형태의 트랜지스터(P1, N1)를 형성해야 하므로, 마스크가 증가되고 공정단계가 추가되는 등 제조비용의 상승과 더불어 공정의 효율성이 저하되는 단점을 가진다.

따라서, N형 또는 P형의 단일형 트랜지스터로 구성되면서 고속동작 및 저전력화를 달성하고 출력신호(Vout)를 안정적으로 출력할 수 있도록 하는 단일형 인버터 회로를 개발할 필요가 있다.

따라서, 본 발명의 목적은 고속동작 및 저전력화를 도모하면서 출력신호를 안정적으로 출력하는 단일형 인버터 회로를 제공하는 것이다.

이와 같은 목적을 달성하기 위하여 본 발명은 제1 전원(하이레벨 전원)과 제2 전원(로우레벨 전원) 사이에 직렬연결된 제1 및 제2 트랜지스터와, 상기 제2 트랜지스터의 게이트 전극과 드레인 전극 사이에 접속된 제3 트랜지스터를 포함하며, 입력단자는 상기 제1 및 제3 트랜지스터의 게이트 전극에 접속되고, 출력단자는 상기 제1 및 제2 트랜지스터의 공통노드에 접속되며, 상기 제1 내지 제3 트랜지스터는 동일한 형태의 트랜지스터로 구현된 인버터 회로를 제공한다.

여기서, 상기 제1 내지 제3 트랜지스터는 P형 트랜지스터로 구현되며, 상기 제1 트랜지스터는 상기 제1 전원과 상기 출력단자 사이에 접속되고, 상기 제2 트랜지스터는 상기 제2 전원과 상기 출력단자 사이에 접속될 수 있다.

또한, 상기 제1 내지 제3 트랜지스터는 N형 트랜지스터로 구현되며, 상기 제1 트랜지스터는 상기 제2 전원과 상기 출력단자 사이에 접속되고, 상기 제2 트랜지스터는 상기 제1 전원과 상기 출력단자 사이에 접속될 수 있다.

또한, 상기 제2 트랜지스터의 게이트 전극과 소스 전극 사이에 접속된 제1 커패시터가 더 포함될 수 있다.

또한, 상기 제1 트랜지스터에 구비된 채널층의 길이 대비 폭(W1/L1)은 상기 제2 트랜지스터에 구비된 채널층의 길이 대비 폭(W2/L2)보다 크게 형성될 수 있다.

이와 같은 본 발명의 인버터 회로에 의하면, 동일한 형태의 트랜지스터들을 이용하여 단일형 인버터 회로를 구성함으로써 제조비용을 감소시키고 공정의 효율성을 향상시킬 수 있다.

또한, 출력신호의 전압레벨을 제1 전원의 전압레벨로부터 제2 전원의 전압레벨까지 풀스윙하여 출력단자로 안정적인 출력신호를 출력하고, 입력신호에 대응한 트랜지스터들의 온/오프 천이시간이 짧아 누설전류를 감소시킬 수 있다. 이에 의해, 고속동작하면서도 안정적인 동작특성과 더불어 소비전력이 매우 작은 특성을 제공하는 인버터 회로를 구현할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.

도 2는 본 발명의 제1 실시예에 의한 인버터 회로를 도시한 회로도이다.

도 2를 참조하면, 본 발명의 제1 실시예에 의한 인버터 회로는 하이레벨 전압원인 제1 전원(VDD)과 로우레벨 전압원인 제2 전원(VSS) 사이에 직렬연결된 제1 및 제2 트랜지스터(P1, P2)와, 제2 트랜지스터(P2)의 게이트 전극과 드레인 전극 사이에 접속된 제3 트랜지스터(P3)를 구비하며, 제1 내지 제3 트랜지스터(P1 내지 P3)는 모두 P형 트랜지스터로 구현된다.

여기서, 인버터 회로의 입력단자(IN)는 제1 및 제3 트랜지스터(P1, P3)의 게이트 전극에 공통으로 접속되고, 출력단자(OUT)는 제1 및 제2 트랜지스터(P1, P2)의 공통노드에 접속된다.

보다 구체적으로, 제1 트랜지스터(P1)는 제1 전원(VDD)과 출력단자(OUT) 사이에 접속되며, 자신의 게이트 전극으로 로우레벨의 입력신호(Vin)가 인가될 때 턴-온되어 출력단자(OUT)를 제1 전원(VDD)에 연결한다. 즉, 입력단자(IN)로 로우레벨의 입력신호(Vin)가 인가되면 제1 트랜지스터(P1)에 의해 하이레벨의 출력신호(Vout)가 출력된다.

제2 트랜지스터(P2)는 제2 전원(VSS)과 출력단자(OUT) 사이에 접속되며,자신의 게이트 전극으로 공급되는 전압에 대응하여 턴-온되어 출력단자(OUT)를 제2 전원(VSS)에 연결한다. 특히, 제2 트랜지스터(P2)는 자신의 게이트 전극과 소스 전극 간에 형성된 기생 커패시터(이후 Cgs2라 함, 미도시)와 제3 트랜지스터(P3)에 의해 제어되는 게이트 전압에 대응하여 하이레벨의 입력신호(Vin)가 인가될 때 출력단자(OUT)를 제2 전원(VSS)의 전압레벨까지 방전시킨다. 즉, 입력단자(IN)로 하이레벨의 입력신호(Vin)가 인가되면 제2 트랜지스터(P2)에 의해 로우레벨의 출력신호(Vout)가 출력된다.

제3 트랜지스터(P3)는 제2 트랜지스터(P2)의 게이트 전극과 드레인 전극 사 이에 접속되며, 제2 트랜지스터(P2)의 게이트 전극의 전압을 정확하게 제어하여 제2 트랜지스터(P2)의 스위칭 정확도를 높인다. 이와 같은 제3 트랜지스터(P3)는 자신의 게이트 전극으로 로우레벨의 입력신호(Vin)가 인가될 때 턴-온되어 제2 트랜지스터(P2)를 다이오드 연결시킨다. 이에 의해, 제2 트랜지스터(P2)는 약하게 턴-온되며, 이때 Cgs2에는 제2 트랜지스터(P2)가 턴-온될 수 있는 전압이 저장된다. 그리고, 제3 트랜지스터(P3)는 자신의 게이트 전극으로 하이레벨의 입력신호(Vin)가 인가될 때 턴-오프되어 제2 트랜지스터(P2)의 게이트 전극이 접속되는 노드를 플로우팅시킨다.

이하에서는 전술한 바와 같은 본 발명의 제1 실시예에 의한 인버터 회로의 동작을 설명하기로 한다. 편의상, 입력신호(Vin)의 하이레벨 및 로우레벨 전압은 각각 제1 전원(VDD) 및 제2 전원(VSS)의 전압으로 가정하기로 한다.

우선, 입력신호(Vin)를 로우레벨의 전압(예컨대, 0V의 접지전압)으로 천이시켜 인버터 회로를 초기상태로 설정한다. 그러면, 입력신호(Vin)에 대응하여 제1 및 제3 트랜지스터(P1, P3)가 턴-온된다.

제3 트랜지스터(P3)가 턴-온되면 제3 트랜지스터(P3)에 의해 다이오드 연결된 제2 트랜지스터(P2)는 약하게 턴-온되고, Cgs2에는 제2 트랜지스터(P2)가 턴-온될 수 있는 전압이 저장된다. 단, 제2 트랜지스터(P2)의 게이트 전극이 접속되는 노드는 제3 트랜지스터(P3)를 통해 제2 전원(VSS)과 연결되므로, 제2 트랜지스터(P2)의 게이트 전압은 제2 전원(VSS)의 전압보다는 조금 높은 정도가 된다. 따라서, 제2 트랜지스터(P2)는 제1 트랜지스터(P1)에 비해 약하게 턴-온된다. 이때의 제2 트랜지스터(P2)의 게이트 전압을 초기전압으로 정의한다.

그리고, 이와 같이 제2 트랜지스터(P2)의 게이트 전압이 초기전압으로 설정되어 있는 상태에서, 제1 트랜지스터(P1)는 로우레벨의 입력신호(Vin)에 의해 완전하게 턴-온 상태가 된다. 따라서, 제1 트랜지스터(P1)에 의해 출력단자(OUT)의 전압은 제1 전원(VDD)의 전압레벨까지 충전되므로, 출력단자(OUT)로 하이레벨의 출력신호(Vout)가 출력된다. 즉, 입력단자(IN)로 로우레벨의 입력신호(Vin)가 입력되면, 출력단자(OUT)로는 하이레벨의 출력신호(Vout)가 출력된다. 이때, 보다 안정적인 출력신호(Vout)를 출력하기 위하여, 제1 트랜지스터(P1)에 구비되는 채널층의 길이 대비 폭(W1/L1)은 제2 트랜지스터(P2)에 구비된 채널층의 길이 대비 폭(W2/L2)보다 크게 형성될 수 있다.

이후, 입력신호(Vin)의 전압레벨이 하이레벨로 천이되면, 제1 및 제3 트랜지스터(P1, P3)가 턴-오프된다. 이때, 제3 트랜지스터(P3)의 턴-오프에 의해 제2 트랜지스터(P2)의 게이트 전극이 접속되는 노드는 플로우팅 상태가 된다.

단, 이전 구간에서 Cgs2에는 제2 트랜지스터(P2)가 턴-온될 수 있는 전압이 저장되었으므로(Cgs2의 부트스트래핑(bootstrapping) 효과) 제2 트랜지스터(P2)는 턴-온 상태를 유지한다. 따라서, 출력단자(OUT)는 제2 트랜지스터(P2)를 경유하여 제2 전원(VSS)에 연결된다. 이에 의해, 이전 구간에서 제1 전원(VDD)의 전압레벨로 충전되었던 출력단자(OUT)는 방전되기 시작된다. 그리고, 출력단자(OUT)의 방전에 대응한 Cgs2의 커플링 작용에 의해 제2 트랜지스터(P2)의 게이트 전압이 VSS보다 낮은 전압으로 하강하면서 제2 트랜지스터(P2)는 완전한 턴-온 상태가 되며, 이때 제1 트랜지스터(P1)는 턴-오프 상태이므로 출력단자(OUT)의 전압은 제2 전원(VSS)의 전압레벨까지 하강하게 된다. 즉, 입력단자(IN)로 하이레벨의 입력신호(Vin)가 입력되면, 출력단자(OUT)로는 로우레벨의 출력신호(Vout)가 출력된다.

전술한 바와 같은 본 발명의 인버터 회로에 의하면, 비교적 소면적으로 구현되는 동일한 형태의 트랜지스터들(P1 내지 P3)을 이용하여 인버터 회로를 구성함으로써 제조비용을 감소시키고 공정의 효율성을 향상시킬 수 있다.

또한, 제3 트랜지스터(P3)와 Cgs2를 이용하여 제2 트랜지스터(P2)의 게이트 전압을 정확한 전압범위로 유지함으로써, 출력신호(Vout)의 전압레벨을 제1 전원(VDD)의 전압레벨로부터 제2 전원(VSS)의 전압레벨까지 풀스윙할 수 있다. 따라서, 출력단자(OUT)로 안정적인 출력신호(Vout)를 출력할 수 있다. 또한, 입력신호(Vin)에 대응한 제1 및 제2 트랜지스터(P1, P2)의 온/오프 천이시간이 짧아 천이과정에서의 단락회로(Short Circuit)로 인한 누설전류를 줄일 수 있다. 즉, 본 발명의 인버터 회로는 고속이면서 안정적인 동작특성과 더불어 소비전력이 매우 작은 특성을 가진다.

한편, 도 2에서는 제2 트랜지스터의 게이트 전극과 소스 전극 간에 형성되는 기생커패시터(즉, Cgs2)만으로 부트스트래핑 효과를 발생시켜 제2 트랜지스터의 게이트 전압을 정확하게 제어하고 있지만, 부트스트래핑 작용을 돕기 위한 별도의 커패시터를 더 형성할 수도 있다. 이는 도 3을 참조하여 후술하기로 한다.

도 3은 본 발명의 제2 실시예에 의한 인버터 회로를 도시한 회로도이다. 도 3을 설명할 때, 도 2와 동일한 부분은 동일한 부호를 부여하고, 이에 대한 상세한 설명은 생략하기로 한다.

도 3을 참조하면, 제2 트랜지스터(P2)의 게이트 전극과 소스 전극 사이에는 별도의 커패시터, 즉, 제1 커패시터(C1)가 더 형성된다. 제1 커패시터(C1)는 Cgs2와 더불어 도 2에서 전술한 Cgs2의 부트스트래핑 작용을 수행하여 인버터 회로가 보다 빠른 속도로 동작할 수 있도록 한다. 즉, 제1 커패시터(C1)를 더 형성함에 의해, 보다 고속동작하는 인버터 회로를 구현할 수 있다.

한편, 도 2 내지 도 3에서는 P형 트랜지스터(P)만을 이용한 단일형 인버터 회로를 도시하였지만, 상기 P형 트랜지스터들(P)은 N형 트랜지스터들로 대체되어 형성될 수도 있다. 이는 도 4 내지 도 5를 참조하여 후술하기로 한다.

도 4는 본 발명의 제3 실시예에 의한 인버터 회로를 도시한 회로도이고, 도 5는 본 발명의 제4 실시예에 의한 인버터 회로를 도시한 회로도이다. 도 4 내지 도 5를 설명할 때, 도 2 내지 도 3에 대한 설명과 중복되는 부분에 대한 상세한 설명은 생략하기로 한다.

도 4 및 도 5에 도시된 인버터 회로는, 각각 도 2 및 도 3에 도시된 인버터 회로의 P형 트랜지스터들(P)을 N형 트랜지스터들(N)로 대체하여 구현한 것이다. 단, N형 트랜지스터들(N)은 P형 트랜지스터들(P)과는 반대 극성에서 동작하므로, 하이레벨의 입력신호(Vin)에 대응하여 턴-온되는 제1 트랜지스터(N1)는 제2 전원(VSS)과 출력단자(OUT) 사이에 접속되고, 제2 트랜지스터(N2)는 제1 전원(VDD)과 출력단자(OUT) 사이에 접속된다. 그리고, 하이레벨의 입력신호(Vin)가 공급될 때 제2 트랜지스터(N2)를 다이오드 연결시켜 약하게 턴-온시키는 제3 트랜지스터(N3) 는 제1 전원(VDD)과 제2 트랜지스터(N2)의 게이트 전극 사이(즉, 제2 트랜지스터(N2)의 드레인 전극과 게이트 전극 사이)에 접속된다.

전술한 바와 같이 도 4 및 도 5에 도시된 인버터 회로는 하이레벨의 입력신호(Vin)가 인가될 때 제1 트랜지스터(N1)에 의해 로우레벨의 출력신호(Vout)를 출력하고, 로우레벨의 입력신호(Vin)가 인가될 때 제2 트랜지스터(N2)에 의해 하이레벨의 출력신호(Vout)를 출력한다. 그리고, 이를 제외한 나머지 동작원리는 도 2 및 도 3에 도시된 인버터 회로와 동일하므로, 상세한 설명은 생략하기로 한다.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 지식을 가진 자라면 본 발명의 기술 사상의 범위 내에서 다양한 변형예가 가능함을 이해할 수 있을 것이다.

도 1은 종래의 인버터 회로를 도시한 회로도.

도 2는 본 발명의 제1 실시예에 의한 인버터 회로를 도시한 회로도.

도 3은 본 발명의 제2 실시예에 의한 인버터 회로를 도시한 회로도.

도 4는 본 발명의 제3 실시예에 의한 인버터 회로를 도시한 회로도.

도 5는 본 발명의 제4 실시예에 의한 인버터 회로를 도시한 회로도.

Claims (5)

1. 제1 전원(하이레벨 전원)과 제2 전원(로우레벨 전원) 사이에 직렬연결된 제1 및 제2 트랜지스터와,

   상기 제2 트랜지스터의 게이트 전극과 드레인 전극 사이에 접속된 제3 트랜지스터를 포함하며,

   입력단자는 상기 제1 및 제3 트랜지스터의 게이트 전극에 접속되고, 출력단자는 상기 제1 및 제2 트랜지스터의 공통노드에 접속되며, 상기 제1 내지 제3 트랜지스터는 동일한 형태의 트랜지스터로 구현된 인버터 회로.
2. 제1항에 있어서,

   상기 제1 내지 제3 트랜지스터는 P형 트랜지스터로 구현되며,

   상기 제1 트랜지스터는 상기 제1 전원과 상기 출력단자 사이에 접속되고, 상기 제2 트랜지스터는 상기 제2 전원과 상기 출력단자 사이에 접속된 인버터 회로.
3. 제1항에 있어서,

   상기 제1 내지 제3 트랜지스터는 N형 트랜지스터로 구현되며,

   상기 제1 트랜지스터는 상기 제2 전원과 상기 출력단자 사이에 접속되고, 상기 제2 트랜지스터는 상기 제1 전원과 상기 출력단자 사이에 접속된 인버터 회 로.
4. 제1항에 있어서,

   상기 제2 트랜지스터의 게이트 전극과 소스 전극 사이에 접속된 제1 커패시터가 더 포함된 인버터 회로.
5. 제1항에 있어서,

   상기 제1 트랜지스터에 구비된 채널층의 길이 대비 폭(W1/L1)은 상기 제2 트랜지스터에 구비된 채널층의 길이 대비 폭(W2/L2)보다 크게 형성된 인버터 회로.

Images