CN113225060B - 一种用于低压霍尔传感器微信号传输的驱动控制结构 - Google Patents
一种用于低压霍尔传感器微信号传输的驱动控制结构 Download PDFInfo
- Publication number
- CN113225060B CN113225060B CN202110524502.4A CN202110524502A CN113225060B CN 113225060 B CN113225060 B CN 113225060B CN 202110524502 A CN202110524502 A CN 202110524502A CN 113225060 B CN113225060 B CN 113225060B
- Authority
- CN
- China
- Prior art keywords
- capacitor
- tube
- pmos
- nmos
- phi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Electronic Switches (AREA)
Abstract
本发明涉及电子技术领域,公开了一种用于低压霍尔传感器微信号传输的驱动控制结构。包括输入信号、升压驱动模块、NMOS开关管,其中,升压驱动模块包括第一反相器、第二反相器、第一电容、第一PMOS管、第二PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第二电容;第一电容一端连接第二反相器的输出端,另一端连接第一电位点;第二电容一端接地,一端连接第二PMOS管的漏极;第二电容与第二PMOS管的漏极的接点产生升压信号,第一PMOS、第二PMOS管、第三PMOS管的N阱电位连接至第一电位点。通过电路拓扑的改进,在避免闩锁效应的同时取消了额外的阱偏置电路,电路结构更加简单,节省芯片面积。
Description
技术领域
本发明涉及电子技术领域,尤其涉及一种用于低压霍尔传感器微信号传输的驱动控制结构。
背景技术
在开关电容电路中,输入信号通过MOS开关进行采样。标准5V CMOS工艺中MOS晶体管的阈值电压VTH在0.8V左右。特别地,在低压霍尔传感器的设计中,随着电源电压VDD下降到2倍VTH左右,由于输入信号电压在VDD/2附近时,MOS管的过驱动电压(VGS-VTH)很小,MOS管导通电阻急剧增大,破坏了微弱信号的建立和传输,使电路无法处理信号。
低电源电压下要减小MOS开关管的导通电阻就需要增加VGS-VTH,现有的技术主要有两种:
1.通过电荷泵升压电路,提高MOS开关的栅极电压,提高到2倍VDD。但问题是,需要额外的偏置电路产生更高的电压,来给升压电路中的PMOS管的N阱提供更高电位,防止闩锁效应。
2.通过电荷泵升压电路和自举技术(bootstrap),将MOS开关的VGS跟踪输入信号并保持为恒定值VDD。但问题是由于是自举技术,所以该电路只能驱动单个开关,无法应用于多开关的开关电容系统。
发明内容
本发明是在第一类电荷泵升压电路的基础上,经过电路拓扑的改进,在避免闩锁效应的同时取消了额外的阱偏置电路,并且输出的控制电压可以调节。进一步地,可以同时输出驱动NMOS开关管的升压信号和驱动PMOS开关管的负压信号,此外该互补驱动信号可以驱动多个同相位的开关。
本发明采用如下技术方案:一种用于低压霍尔传感器微信号传输的驱动控制结构,包括:
输入信号;
升压驱动模块,与输入信号连接,用于产生控制NMOS开关管的升压信号;
NMOS开关管,与升压信号连接;
其中,所述升压驱动模块包括:第一反相器、第二反相器、第一电容、第一PMOS管、第二PMOS管、第三PMOS管、第四NMOS管、第五NMOS管、第二电容;
所述第一反相器输入端连接输入信号,用于反转输入信号生成反转信号;
所述第二反相器连接第一反相器的输出端;
所述第一电容一端连接第二反相器的输出端,另一端连接第一电位点;
所述第一PMOS管的栅极连接第一反相器输出端,源极连接第一电位点;
所述第二PMOS管的栅极连接第一反相器输出端,源极连接第一电位点;
所述第四NMOS管的栅极连接第一反相器的输出端,源极接地,漏极连接第一PMOS管的漏极;
所述第五NMOS管的栅极连接第一反相器的输出端,源极接地,漏极连接第二PMOS管的漏极;
所述第三PMOS管的栅极连接第一PMOS管的漏极,源极连接电源电压,漏级连接第一电位点;
所述第二电容一端接地,一端连接第二PMOS管的漏极;
所述第二电容与第二PMOS管的漏极的接点产生升压信号,所述第一PMOS、第二PMOS管、第三PMOS管的N阱电位连接至第一电位点。
进一步地,还包括:
负压驱动模块,与输入信号连接,用于产生控制PMOS开关管的负压信号;
PMOS开关管,与负压信号连接;
其中,所述负压驱动模块包括:第三反相器、第一NMOS管、第二NMOS管、第三NMOS管、第四PMOS管、第五PMOS管、第三电容、第四电容;
所述第三反相器输入端连接输入信号;
所述第三电容一端连接第三反相器的输出端,另一端连接第二电位点;
所述第一NMOS管的栅极连接输入信号,源极连接第二电位点;
所述第二NMOS管的栅极连接输入信号,源极连接第二电位点;
所述第四PMOS管的栅极连接输入信号,源极接电源电压,漏极连接第一NMOS管的漏极;
所述第五PMOS管的栅极连接输入信号,源极接电源电压,漏极连接第二NMOS管的漏极;
所述第三NMOS管的栅极连接第一NMOS管的漏极,源极接地,漏级连接第二电位点;
所述第四电容一端电源电压,一端连接第二NMOS管的漏极;
所述第四电容与第二NMOS管的漏极的接点产生负压信号,所述第一NMOS管、第二NMOS管、第三NMOS管的P阱电位连接至第二电位点。
进一步地,所述升压信号可以通过设置第一电容和第二电容的值来进行调节,升压驱动模块可以驱动多组不同输入信号的NMOS开关管。
进一步地,升压需要所述第一电容的容值大于第二电容的容值。
进一步地,所述负压信号可以通过设置第三电容和第四电容的值来进行调节,该负压驱动模块可以驱动多组不同输入信号的PMOS开关管。
进一步地,负压需要所述第三电容的容值大于第四电容的容值。
本发明的有益效果:
1、经过电路拓扑的改进,在避免闩锁效应的同时取消了额外的阱偏置电路,电路结构更加简单,节省芯片面积;
2、通过设置升压驱动模块和负压驱动模块可以输出互补信号;
3、使用本发明的驱动控制结构输出升压信号可以通过设置第一电容和第二电容的值来进行调节,输出负压信号可以通过设置第三电容和第四电容的值来进行调节,从而使输出驱动电压可调。
附图说明
图1为NMOS栅驱动升压产生电路结构示意图;
图2为N阱偏置电路结构示意图;
图3为基于电荷泵和自举技术的恒定VGS升压电路结构示意图;
图4为本发明实施例电路结构示意图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体实施方式,进一步阐述本发明。
在本发明的描述中,需要说明的是,术语“上”、“下”、“内”、“外”“前端”、“后端”、“两端”、“一端”、“另一端”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
现有技术中,低电源电压下要减小MOS开关管的导通电阻就需要增加VGS-VTH,现有的技术主要有两种:
第一种,如图1与图2所示,由MOS管M4,MOS管M5,第一电容C1,第二电容C2和第一反相器INV1组成的电荷泵升压电路将输入信号ΦIN的电源电压VDD提高到比2倍电源电压VDD略低一些的高电压,同时为了保证传输管M1不会形成闩锁效应,还增加了另一组基于电荷泵技术的2倍电源电压VDD升压电路对M1管的N阱进行偏置。
缺点:虽然可以有效提高NMOS开关的栅驱动电压,但是还需要额外增加N阱偏置电路,增加了电路的复杂程度和芯片面积。
第二种,如图3所示,在输入驱动信号ΦIN为低电平时由MOS管M1,MOS管M2,第一电容C1,第二电容C2,第一反相器INV1组成的电荷泵升压电路配合第三MOS管M3和第十二MOS管M12将电源电压VDD电压存储在第三电容C3上,在驱动信号ΦIN为高电平时,第三电容C3上存储的电压如同电池一样将输入信号电压VS自举到VS+VDD加载到NMOS开关管的栅端,在信号采样阶段保持开关的VGS恒定为电源电压VDD。
缺点:虽然可以将开关的有效过驱动电压保持在比较大并且恒定的值,但是由于采用自举技术,无法驱动多个不同输入信号的开关,不适用于多开关控制的开关电容电路。
为此本发明在第一类电荷泵升压电路的基础上,经过电路拓扑的改进,在避免闩锁效应的同时取消了额外的阱偏置电路,并且输出的控制电压可以调节。进一步地,可以同时输出驱动NMOS开关管的升压信号和驱动PMOS开关管的负压信号,此外该互补驱动信号可以驱动多个同相位的开关。
该电路结构如图4所示,包括:输入信号ΦIN、与输入信号ΦIN连接的升压驱动模块,用于产生控制NMOS开关管的升压信号ΦNDRV、与升压信号ΦNDRV连接的NMOS开关管、与输入信号ΦIN连接的负压驱动模块,用于产生控制PMOS开关管的负压信号ΦPDRV、与负压信号ΦPDRV连接的PMOS开关管。
其中,升压驱动模块包括:第一反相器INV1、第二反相器INV2、第一电容C1、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四NMOS管MN4、第五NMOS管MN5、第二电容C2。第一反相器INV1输入端连接输入信号ΦIN,用于反转输入信号ΦIN生成反转信号第二反相器INV2连接第一反相器INV1的输出端。第一电容C1一端连接第二反相器INV2的输出端,另一端连接第一电位点A。第一PMOS管MP1的栅极连接第一反相器INV1输出端,源极连接第一电位点A。第二PMOS管MP2的栅极连接第一反相器INV1输出端,源极连接第一电位点A。第四NMOS管MN4的栅极连接第一反相器INV1的输出端,源极接地,漏极连接第一PMOS管MP1的漏极。第五NMOS管MN5的栅极连接第一反相器INV1的输出端,源极接地,漏极连接第二PMOS管MP2的漏极。第三PMOS管MP3的栅极连接第一PMOS管MP1的漏极,源极连接电源电压VDD,漏级连接第一电位点A。第二电容C2一端接地,一端连接第二PMOS管MP2的漏极;第二电容C2与第二PMOS管MP2的漏极的接点产生升压信号ΦNDRV,第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3的N阱电位连接至第一电位点A。由于第一电位点A的电压高于电源电压VDD,将其连接到第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3的N阱,可以避免产生闩锁效应,免去了不必要的阱电位偏置电路,既保证电路的可靠性又节省了芯片面积。
其中,负压驱动模块包括:第三反相器INV3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四PMOS管MP4、第五PMOS管MP5、第三电容C3、第四电容C4。第三反相器INV3输入端连接输入信号ΦIN。第三电容C3一端连接第三反相器INV3的输出端,另一端连接第二电位点B。第一NMOS管MN1的栅极连接输入信号ΦIN,源极连接第二电位点B。第二NMOS管MN2的栅极连接输入信号ΦIN,源极连接第二电位点B。第四PMOS管MP4的栅极连接输入信号ΦIN,源极接电源电压VDD,漏极连接第一NMOS管MN1的漏极。第五PMOS管MP5的栅极连接输入信号ΦIN,源极接电源电压VDD,漏极连接第二NMOS管MN2的漏极。第三NMOS管MN3的栅极连接第一NMOS管MN1的漏极,源极接地,漏级连接第二电位点B。第四电容C4一端电源电压VDD,一端连接第二NMOS管MN2的漏极。第四电容C4与第二NMOS管MN2的漏极的接点产生负压信号ΦPDRV,第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3的P阱电位连接至第二电位点B。将第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3的P阱电位连接至第二电位点B,可以避免产生闩锁效应。
本电路中输入信号ΦIN可以使用单相位时钟信号,该信号的低电平为0V,升压驱动模块产生驱动NMOS开关管的同频率同相位的高电平升压信号ΦNDRV(低电平为0,高电平升压到VHIGH),负压驱动模块产生驱动PMOS开关的同频率反相位的低电平负压信号ΦPDRV(低电平为负压VNEG)。
具体工作过程如下:
(1)对于升压驱动模块,在输入信号ΦIN为低电平时,第一反相器INV1产生的反转信号为高电平,第四NMOS管MN4、第五NMOS管MN5,第三PMOS管MP3导通,第一PMOS管MP1和第二PMOS管MP2截止,输出电压为低电平0V,与此同时通过第三PMOS管MP3和第二反相器INV2输出低电平将电源电压VDD存储在第一电容C1上。当输入信号ΦIN为高电平时,反转信号为低电平,第一PMOS管MP1和第二PMOS管MP2导通,第四NMOS管MN4、第五NMOS管MN5、第三PMOS管MP3截止,第二反相器INV2输出高电平,通过第二PMOS管MP2以及第二电容C2对第一电容C1电荷的重分配,输出比VDD更高的升压电平VHIGH,计算公式如下:
升压信号ΦNDRV可以通过设置第一电容C1和第二电容C2的值来进行调节,升压驱动模块可以驱动多组不同输入信号的NMOS开关管。通过合理设置第一电容C1和第二电容C2的值和比例(升压需要所述第一电容C1的容值大于第二电容C2的容值)可以得到所需要的升压驱动信号,并可以驱动多组不同输入信号的NMOS开关管。
(2)对于负压驱动模块,在输入信号ΦIN为低电平时,第四PMOS管MP4、第五POMS管MP5、第三NMOS管MN3导通,第一NMOS管MN1和第二NMOS管MN2截止,输出电压为电源电压VDD,与此同时通过第三NMOS管MN3和第三反相器INV3输出高电平将电源电压VDD存储在第三电容C3上。当输入信号ΦIN为高电平时,第一NMOS管MN1和第二NMOS管MN2导通,第四PMOS管MP4、第五PMOS管MP5、第三NMOS管MN3截止,第三反相器INV3输出低电平,通过第二NMOS管MN2以及第四电容C4对第三电容C3电荷的重分配,输出比低电位0V更低的负压电平VNEG,计算公式如下:
负压信号ΦPDRV可以通过设置第三电容C3和第四电容C4的值来进行调节,该负压驱动模块可以驱动多组不同输入信号的PMOS开关管。通过合理设置第三电容C3和第四电容C4的值和比例(负压需要所述第三电容C3的容值大于第四电容C4的容值)可以得到所需要的负压驱动信号,并可以驱动多组不同输入信号的PMOS开关管。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解,本发明不受上述实施例的限制,上述实施例和说明书中描述的只是说明本发明的原理,在不脱离本发明精神和范围的前提下,本发明还会有各种变化和改进,这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。
Claims (6)
1.一种用于低压霍尔传感器微信号传输的驱动控制结构,其特征在于,包括:
输入信号(ΦIN);
升压驱动模块,与输入信号(ΦIN)连接,用于产生控制NMOS开关管的升压信号(ΦNDRV);
NMOS开关管,与升压信号(ΦNDRV)连接;
其中,所述升压驱动模块包括:第一反相器(INV1)、第二反相器(INV2)、第一电容(C1)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第二电容(C2);
所述第二反相器(INV2)连接第一反相器(INV1)的输出端;
所述第一电容(C1)一端连接第二反相器(INV2)的输出端,另一端连接第一电位点(A);
所述第一PMOS管(MP1)的栅极连接第一反相器(INV1)输出端,源极连接第一电位点(A);
所述第二PMOS管(MP2)的栅极连接第一反相器(INV1)输出端,源极连接第一电位点(A);
所述第四NMOS管(MN4)的栅极连接第一反相器(INV1)的输出端,源极接地,漏极连接第一PMOS管(MP1)的漏极;
所述第五NMOS管(MN5)的栅极连接第一反相器(INV1)的输出端,源极接地,漏极连接第二PMOS管(MP2)的漏极;
所述第三PMOS管(MP3)的栅极连接第一PMOS管(MP1)的漏极,源极连接电源电压(VDD),漏极 连接第一电位点(A);
所述第二电容(C2)一端接地,一端连接第二PMOS管(MP2)的漏极;
所述第二电容(C2)与第二PMOS管(MP2)的漏极的接点产生升压信号(ΦNDRV),所述第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)的N阱电位连接至第一电位点(A)。
2.如权利要求1所述的一种用于低压霍尔传感器微信号传输的驱动控制结构,其特征在于,还包括:
负压驱动模块,与输入信号(ΦIN)连接,用于产生控制PMOS开关管的负压信号(ΦPDRV);
PMOS开关管,与负压信号(ΦPDRV)连接;
其中,所述负压驱动模块包括:第三反相器(INV3)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第三电容(C3)、第四电容(C4);
所述第三反相器(INV3)输入端连接输入信号(ΦIN);
所述第三电容(C3)一端连接第三反相器(INV3)的输出端,另一端连接第二电位点(B);
所述第一NMOS管(MN1)的栅极连接输入信号(ΦIN),源极连接第二电位点(B);
所述第二NMOS管(MN2)的栅极连接输入信号(ΦIN),源极连接第二电位点(B);
所述第四PMOS管(MP4)的栅极连接输入信号(ΦIN),源极接电源电压(VDD),漏极连接第一NMOS管(MN1)的漏极;
所述第五PMOS管(MP5)的栅极连接输入信号(ΦIN),源极接电源电压(VDD),漏极连接第二NMOS管(MN2)的漏极;
所述第三NMOS管(MN3)的栅极连接第一NMOS管(MN1)的漏极,源极接地,漏极 连接第二电位点(B);
所述第四电容(C4)一端接电源电压(VDD),一端连接第二NMOS管(MN2)的漏极;
所述第四电容(C4)与第二NMOS管(MN2)的漏极的接点产生负压信号(ΦPDRV),所述第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)的P阱电位连接至第二电位点(B)。
3.如权利要求1所述的一种用于低压霍尔传感器微信号传输的驱动控制结构,其特征在于,所述升压信号(ΦNDRV)可以通过设置第一电容(C1)和第二电容(C2)的值来进行调节,升压驱动模块可以驱动多组不同输入信号的NMOS开关管。
4.如权利要求3所述的一种用于低压霍尔传感器微信号传输的驱动控制结构,其特征在于,升压需要所述第一电容(C1)的容值大于第二电容(C2)的容值。
5.如权利要求2所述的一种用于低压霍尔传感器微信号传输的驱动控制结构,其特征在于,所述负压信号(ΦPDRV)可以通过设置第三电容(C3)和第四电容(C4)的值来进行调节,该负压驱动模块可以驱动多组不同输入信号的PMOS开关管。
6.如权利要求5所述的一种用于低压霍尔传感器微信号传输的驱动控制结构,其特征在于,负压需要所述第三电容(C3)的容值大于第四电容(C4)的容值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110524502.4A CN113225060B (zh) | 2021-05-13 | 2021-05-13 | 一种用于低压霍尔传感器微信号传输的驱动控制结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110524502.4A CN113225060B (zh) | 2021-05-13 | 2021-05-13 | 一种用于低压霍尔传感器微信号传输的驱动控制结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113225060A CN113225060A (zh) | 2021-08-06 |
CN113225060B true CN113225060B (zh) | 2022-02-11 |
Family
ID=77095698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110524502.4A Active CN113225060B (zh) | 2021-05-13 | 2021-05-13 | 一种用于低压霍尔传感器微信号传输的驱动控制结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113225060B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103997326A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 一种导通电阻恒定的自举开关电路 |
CN108199703A (zh) * | 2017-12-29 | 2018-06-22 | 上海艾为电子技术股份有限公司 | 导通阻抗控制电路、控制方法以及高线性度的模拟开关 |
CN110149111A (zh) * | 2019-04-18 | 2019-08-20 | 珠海亿智电子科技有限公司 | 一种自举开关电路及其控制方法 |
-
2021
- 2021-05-13 CN CN202110524502.4A patent/CN113225060B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103997326A (zh) * | 2014-06-09 | 2014-08-20 | 上海华力微电子有限公司 | 一种导通电阻恒定的自举开关电路 |
CN108199703A (zh) * | 2017-12-29 | 2018-06-22 | 上海艾为电子技术股份有限公司 | 导通阻抗控制电路、控制方法以及高线性度的模拟开关 |
CN110149111A (zh) * | 2019-04-18 | 2019-08-20 | 珠海亿智电子科技有限公司 | 一种自举开关电路及其控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113225060A (zh) | 2021-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9225237B2 (en) | Charge pump circuit comprising multiple—gate transistors and method of operating the same | |
TWI413351B (zh) | 用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路 | |
US7123077B2 (en) | Four-phase charge pump circuit with reduced body effect | |
US20080042731A1 (en) | High efficiency bi-directional charge pump circuit | |
JPH02215154A (ja) | 電圧制御回路 | |
CN109379071B (zh) | 一种模拟开关电路 | |
US20060273843A1 (en) | High efficiency bi-directional charge pump circuit | |
US8120413B2 (en) | Charge pump circuit | |
JP2003249088A (ja) | チャージポンプ回路 | |
EP0689736A1 (en) | Semiconductor device | |
JP5404235B2 (ja) | 振幅変換回路 | |
US6285240B1 (en) | Low threshold MOS two phase negative charge pump | |
JP2008211317A (ja) | レベルシフト回路 | |
US7333373B2 (en) | Charge pump for use in a semiconductor memory | |
US6380792B1 (en) | Semiconductor integrated circuit | |
CN113225060B (zh) | 一种用于低压霍尔传感器微信号传输的驱动控制结构 | |
CN214480548U (zh) | 一种高压驱动电路 | |
JPH0582145B2 (zh) | ||
US11114937B2 (en) | Charge pump circuit | |
JP3386661B2 (ja) | 出力バッファ | |
US6798246B2 (en) | Boosted clock generator having an NMOSFET pass gate transistor | |
JP2000132975A (ja) | 半導体装置およびそれを備えるメモリモジュ―ル | |
JP4773746B2 (ja) | 昇圧回路 | |
CN111010151A (zh) | 一种基于深阱mos管的超低电压冷启动振荡器延迟单元 | |
JP2000261304A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |