JPS5845213B2 - 電流制御ヒステリシス回路 - Google Patents

Description

【発明の詳細な説明】 この発明は例えばＦＭステレオチューナのステレオイン
ジケータ用に好適する電流制御ヒステリシス回路に関す
る。

周知のようにＦＭステレオチューナにおいては現在受信
している放送がステレオであるかモノラールであるから
表示するためにいわゆるステレオインジケータが設けら
れている。

このステレオインジケータは発光ダイオードやランプ等
の表示素子を用いているが、この表示素子を駆動する回
路またはステレオ／モノクール切換回路としてはステレ
オ検出信号が一定レベル以上で検出されたことをレベル
弁別する回路が必要となる。

そして、このかうなレベル弁別回路はある一定値以上の
入力レベルがあったときに即座にオン状態に移行すると
共に、入力レベルが低下した場合にオン時のレベルより
も低いレベルでオフ状態となる如くしたいわゆるヒステ
リシス特性を有しているのが一般的である。

然るに、従来より知られているレベル弁別回路は電圧制
御形のヒステリシス回路であって、温度特性が良くない
ために、近時富みに要求されている固体回路化や集積回
路化に不適であった。

そこで、この発明は以上のような点に鑑みてなされたも
ので、オンオフレベルを電流制御で設定し得ることによ
り、固体回路化や集積回路化が容易であると共に温度特
性を良好にし得る極めて優れた電流制御ヒステリシス回
路を提供することを目的としている。

以下図面を参照してこの発明の一実施伏につき詳細に説
明する。

すなわち、第１図に示すように入力電流（信号）源１１
に接続された入力端ＩＮは電流増幅器１２の入力端に接
続されると共にトランジスタＱ、のコレクタに接続され
る。

ここで、トランジスタＱ。はそのベースが抵抗Ｒ１を介
して接地されると共にダイオードＤ、を介して電源Ｖｃ
ｃに接続され、且つそのエミッタが抵抗Ｒ２を介して電
源Ｖｃｃに接続されると共に半導体スイッチング素子と
なる後述のトランジスタＱ２のエミッタに接続されてい
る。

また、電流増幅器１２の出力端は定電流源１３を介して
電源ｖｃｃに接続されると共に、トランジスタＱ２のベ
ースに接続されている。

一方、前記トランジスタＱ２のコレクタがそのベースに
接続されるトランジスタＱ３はそのエミッタが接地され
且つそのコレクタが出力端ＯＵＴとして電源Ｖｃｃとの
間に負荷抵抗Ｒ３が接続される。

而して、以上の構成において入力電流源１１に流れる電
流をＩｉｎとし、トランジスタＱ１のコレクク電流を１
１とし、定電流源１３の電流を■２とし、電流増幅器１
２の入出力端における電流をそれぞれｌ３ｔＩ４とし、
トランジスタＱ２のベース電流を■、とするとき なる関係が成立している。

但し、Ａは電流増幅器１２の利得であり、トランジスタ
Ｑ２ 、Ｑｓの電流増幅率は非常に大きなものとした場
合である。

また、トランジスタＱ、とダイオードＤ１および抵抗Ｒ
１，Ｒ２とは電流■１なる定電流源となるもので、トラ
ンジスタＱ１がオン状態のときに■に■。

（一定電流）となる。

そして、以上のような状態において、入力電流Ｉｉｎが
零から徐々に増加する場合を考えてみると、トランジス
タＱ２のベース電流■、が流れるための条件は、前記（
３）式より を得る。

つまり、この（６）式は入力電流Ｉｉｎが（Ｉ ２ ／
Ａ）＋■ｏの値より少しでも増えると、トランジスタ
Ｑ２のベース電流Ｉ、が流れ始めるようになることを示
している。

これによって、トランジスタＱ２のコレクタ電流が流れ
始めてトランジスタＱ、のエミッタ電位を下げ始める。

このとき、トランジスタＱ１のベース電圧は略一定であ
るから、トランジスタＱ、のベース、エミッタ間電圧Ｖ
ＢＥが低下し、そのコレクタ電流■、が減少してくる。

すると、前記（１） 、 （２）。（３）式から分るよ
うに■、が減少すれば増々■、が増加するようになる。

これによってトランジスタＱ１、電流増幅器１２および
トランジス７０２間で正帰還が行なわれるから、トラン
ジスタＱ、は即座にカットオフしてｌ１＝０となる。

このとき、前記（１）式よりとなり、■５はこのとき零
から一挙にＡＩｏに増加する。

このためトランジスタＱ２およびＱ３が一挙にオンとな
って、出力端ＯＵＴに接続される負荷抵抗Ｒ３に所定の
電位降下を与える。

次に入力電流Ｉｉｎが以上のようなオン状態から徐々に
減少する場合を考えてみると、トランジスタＱ２のベー
ス電流■、が流れなく条件は、Ｉ 、＝０を前記（３）
式に代入して つまり、この（ＩＯＥは入力電流Ｉｉｎが（Ｉ２／Ａ）
の値になったとき、トランジスタＱ２のベース電流Ｉ、
＝Ｏとなることを示している。

これによって、トランジスタＱ２．Ｑ３がオフして、ト
ランジスタＱ２のコレクタ電流も流れなくなるから、ト
ランジスタＱ、のエミッタ電位が一挙に元の値に戻り、
■、＝Ｉｏとなる。

このときとなる。

つまり、トランジスタＱ２は一挙に逆バイアスとなるが
、実際には逆バイアス状態では殆んどベース電流が流れ
ないから、ｌ５＝−ＡＩｏとはならずにＩ５中０となる
。

いずれにしろ、かかるオフ状態では負荷抵抗Ｒ３に所定
の電位降下が与えられない。

第２図は以上のオン状態およびオフ状態を図示したもの
で、入力電流Ｉｉｎが（■２／Ａ）＋■ｏで即座にオン
状態に移行し且つかかるオン状態から入力電流Ｉｉｎが
（Ｉ２／Ａ）に低下したときにオフ状態となる如くした
電流制御によりオンオフレベルを設定し得るヒステリシ
ス特性を有しているものであることがわかる。

なお、以上において電流増幅器１２の出力端を複数個設
けて他回路を駆動する場合、電流増幅器１２自体に第３
図に示すようなヒステリシス特性をもたせることができ
る。

そして、以上のようなこの発明による電流制御ヒステリ
シス回路は、特にＦＭステレオチューナのステレオイン
ジケータ駆動回路（ステレオ／モノクール切換回路）用
に好適するものであるが、その他ヒステリシス特性が必
要なレベル弁別回路等のスイッチング回路にも適してい
る。

従って以上詳述したようにこの発明によれば、全て電流
制御によっているため、固体回路化や集積回路化が容易
であると共に温度特性を良好にし得る極めて優れた電流
制御ヒステリシス回路を提供することが可能となる。

【図面の簡単な説明】

第１図はこの発明に係る電流制御ヒステリシス回路の一
実施例を示す結線図、第２図は同実施例の動作を説明す
るヒステリシス特性曲線図、第３図は同じく他の実施例
に係るヒステリシス特性曲線図である。 １１・・・・・・入力電流源、１２・・・・・・電流増
幅器、１３・・・・・・定電流源、Ｑ１〜Ｑ３・・・・
・・トランジスタ、Ｄ、・・・・・・ダイオード、Ｒ１
、Ｒ２・・・・・・抵抗、Ｒ３・・・・・・負荷抵抗、
ＩＮ・・・・・・入力端、ＯＵＴ・・・・・・出力端、
Ｖｃｃ・・・・・・電源。

Claims (1)

【特許請求の範囲】
1. １ 入力端子源から入力電流を供給する電流増幅器と、
   この電流増幅器の入力および出力側に夫々所定の定電流
   を付与する第１及び第２の定電流源と、前記電流増幅器
   の出力電流及び前記第２の定電流源からの定電流との合
   成電流に応じて前記第１の定電流源を制御する制御素子
   と、この制御素子に追従して前記入力電流の所定レベル
   でヒステリシス特性をした信号を導出するスイッチング
   素子とを具備したことを特徴とする電流制御ヒステリシ
   ス回路。