JPH0831972B2 - ガンマ補正回路 - Google Patents
ガンマ補正回路Info
- Publication number
- JPH0831972B2 JPH0831972B2 JP1325646A JP32564689A JPH0831972B2 JP H0831972 B2 JPH0831972 B2 JP H0831972B2 JP 1325646 A JP1325646 A JP 1325646A JP 32564689 A JP32564689 A JP 32564689A JP H0831972 B2 JPH0831972 B2 JP H0831972B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- base
- video signal
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は映像信号を液晶表示装置を用いて表示する場
合の映像信号処理回路におけるガンマ補正（以下「γ補
正」という）回路に関する。
合の映像信号処理回路におけるガンマ補正（以下「γ補
正」という）回路に関する。
従来の技術 従来より用いられているブラウン管表示装置は、概ね
第６図に示す如く信号電圧・アノード電流特性を有して
いる。またブラウン管の輝度はアノード電流に比例す
る。このためブラウン管に入力される映像信号はブラウ
ン管の印加電圧・アノード電流特性を予め補正しておく
ために概ね第７図に示す入力・出力特性を有するγ補正
をおこなう必要がある。このγ補正特性を満足させるた
めに種々の回路が使用されてきたが、第５図にその代表
的なγ補正回路を挙げる。
第６図に示す如く信号電圧・アノード電流特性を有して
いる。またブラウン管の輝度はアノード電流に比例す
る。このためブラウン管に入力される映像信号はブラウ
ン管の印加電圧・アノード電流特性を予め補正しておく
ために概ね第７図に示す入力・出力特性を有するγ補正
をおこなう必要がある。このγ補正特性を満足させるた
めに種々の回路が使用されてきたが、第５図にその代表
的なγ補正回路を挙げる。
第５図において、入力端（101）より映像信号が入力
されると、トランジスタQ101,Q102，定電圧源V101，定
電流源I101,I102，抵抗R101,R102により構成される増幅
回路により概ねR102/R101に増幅された信号が出力端（1
02）へ出力される。トランジスタQ103〜Q106，抵抗
R103,R104，及び定電圧源V102,V103（V102＜V103），定
電流源I103,I104はγ補正回路であり、出力端（102）の
電圧VOUT2がV102に達すると、Q103がONし、VOUT2＞V102
の領域においては映像信号に対して抵抗（R102）に抵抗
（R103）を並列接続した形となり、出力信号はR103／
（R102＋R103）に圧縮される。更にVOUT2がV103に達す
るとQ105がONし、VOUT2＞V103の領域においては映像信
号に対して抵抗（R102）に抵抗（R103）及び（R104）を
並列接続した形となり、出力信号は（R103 -1＋R104 -1）
-1／｛R102＋（R103 -1＋R104 -1）-1｝に圧縮される。こ
のような関係によって得られる入出力特性を第８図に示
す。第８図において破線Ｐはγ補正回路がない時の出力
電圧を示す。
されると、トランジスタQ101,Q102，定電圧源V101，定
電流源I101,I102，抵抗R101,R102により構成される増幅
回路により概ねR102/R101に増幅された信号が出力端（1
02）へ出力される。トランジスタQ103〜Q106，抵抗
R103,R104，及び定電圧源V102,V103（V102＜V103），定
電流源I103,I104はγ補正回路であり、出力端（102）の
電圧VOUT2がV102に達すると、Q103がONし、VOUT2＞V102
の領域においては映像信号に対して抵抗（R102）に抵抗
（R103）を並列接続した形となり、出力信号はR103／
（R102＋R103）に圧縮される。更にVOUT2がV103に達す
るとQ105がONし、VOUT2＞V103の領域においては映像信
号に対して抵抗（R102）に抵抗（R103）及び（R104）を
並列接続した形となり、出力信号は（R103 -1＋R104 -1）
-1／｛R102＋（R103 -1＋R104 -1）-1｝に圧縮される。こ
のような関係によって得られる入出力特性を第８図に示
す。第８図において破線Ｐはγ補正回路がない時の出力
電圧を示す。
発明が解決しようとする課題 しかしながら液晶表示装置においては液晶の透過率は
第２図に示すような特性であるため、γ補正特性は概ね
第３図のようにする必要がある。よって従来のブラウン
管表示装置用のγ補正回路の特性は十分なものとはいえ
ない。
第２図に示すような特性であるため、γ補正特性は概ね
第３図のようにする必要がある。よって従来のブラウン
管表示装置用のγ補正回路の特性は十分なものとはいえ
ない。
そこで本発明は、この特性をより好適に与えることが
できる簡便なγ補正回路を提供することを目的としてい
る。
できる簡便なγ補正回路を提供することを目的としてい
る。
課題を解決するための手段 上記目的を達成するため本発明のγ補正回路では、映
像信号増幅器の出力端において、予め設定した第１の電
圧以上の映像信号を圧縮し、前記第１の電圧よりも高い
所定の第２の電圧以上の映像信号に対して前記圧縮動作
を制限するために、エミッタが共通に定電流源に接続さ
れたNPN型の第1,第２トランジスタと、前記第１トラン
ジスタのベースに前記第１の電圧を与える第１バイアス
電圧源と、前記第１の電圧よりも充分高い電圧を供給す
る第２バイアス電圧源と、前記出力端の映像信号レベル
が前記第２の電圧以下のときは前記第２バイアス電圧源
の電圧を前記第２トランジスタのベースに与えないよう
にして該第２トランジスタをOFFとし、前記第２の電圧
を超えると前記第２バイアス電圧源の電圧を前記第２ト
ランジスタのベースに与えて該第２トランジスタをONと
する制御手段と、ベースが前記第1,第２トランジスタの
エミッタに共通に接続されエミッタが抵抗を介して前記
出力端に接続されコレクタが基準電位点に接続されたPN
P型の第３トランジスタとを有し、液晶表示装置の透過
特性に合致したγ補正特性が得られるように構成されて
いる。
像信号増幅器の出力端において、予め設定した第１の電
圧以上の映像信号を圧縮し、前記第１の電圧よりも高い
所定の第２の電圧以上の映像信号に対して前記圧縮動作
を制限するために、エミッタが共通に定電流源に接続さ
れたNPN型の第1,第２トランジスタと、前記第１トラン
ジスタのベースに前記第１の電圧を与える第１バイアス
電圧源と、前記第１の電圧よりも充分高い電圧を供給す
る第２バイアス電圧源と、前記出力端の映像信号レベル
が前記第２の電圧以下のときは前記第２バイアス電圧源
の電圧を前記第２トランジスタのベースに与えないよう
にして該第２トランジスタをOFFとし、前記第２の電圧
を超えると前記第２バイアス電圧源の電圧を前記第２ト
ランジスタのベースに与えて該第２トランジスタをONと
する制御手段と、ベースが前記第1,第２トランジスタの
エミッタに共通に接続されエミッタが抵抗を介して前記
出力端に接続されコレクタが基準電位点に接続されたPN
P型の第３トランジスタとを有し、液晶表示装置の透過
特性に合致したγ補正特性が得られるように構成されて
いる。
作用 このような構成によると、出力端の映像信号レベルが
第２の電圧以下では第２トランジスタのベースに第２バ
イアス電圧源の電圧は印加されず、従って第1,第２トラ
ンジスタのうち、第１トランジスタのみがON状態とな
る。この状態では第1,第２トランジスタのエミッタ電圧
は第１バイアス電圧源の電圧（即ち第１の電圧）から第
１トランジスタのベース・エミッタ導痛電圧（約0.6V）
だけ下がった値の電圧となり、この電圧が第３トランジ
スタのベースに印加される。第３トランジスタは前記出
力端から自己のエミッタにかかる電圧がベースに印加さ
れている電圧に対しエミッタ・ベース導通電圧（約0.6
V）以上高くなるか否かによって（換言すれば第１の電
圧以上になるか否かによって）ON,OFF状態が決まる。第
３トランジスタがONのときはそのエミッタに接続された
抵抗が働き、映像信号の圧縮動作が行われる。第３トラ
ンジスタがOFFのときは映像信号の圧縮動作は行われな
い。
第２の電圧以下では第２トランジスタのベースに第２バ
イアス電圧源の電圧は印加されず、従って第1,第２トラ
ンジスタのうち、第１トランジスタのみがON状態とな
る。この状態では第1,第２トランジスタのエミッタ電圧
は第１バイアス電圧源の電圧（即ち第１の電圧）から第
１トランジスタのベース・エミッタ導痛電圧（約0.6V）
だけ下がった値の電圧となり、この電圧が第３トランジ
スタのベースに印加される。第３トランジスタは前記出
力端から自己のエミッタにかかる電圧がベースに印加さ
れている電圧に対しエミッタ・ベース導通電圧（約0.6
V）以上高くなるか否かによって（換言すれば第１の電
圧以上になるか否かによって）ON,OFF状態が決まる。第
３トランジスタがONのときはそのエミッタに接続された
抵抗が働き、映像信号の圧縮動作が行われる。第３トラ
ンジスタがOFFのときは映像信号の圧縮動作は行われな
い。
次に、出力端の映像信号レベルが第２の電圧を超える
と、第２トランジスタのベースに第２バイアス電圧源の
電圧が印加される状態となる。第２バイアス電圧源の電
圧は第１の電圧よりも充分に高いので、第１トランジス
タがOFF,第２トランジスタがONの状態となる。この状態
では第３トランジスタのベースに印加された第1,第２ト
ランジスタのエミッタ電圧は充分高くなるので、第３ト
ランジスタがOFF状態となって圧縮動作が制限される。
と、第２トランジスタのベースに第２バイアス電圧源の
電圧が印加される状態となる。第２バイアス電圧源の電
圧は第１の電圧よりも充分に高いので、第１トランジス
タがOFF,第２トランジスタがONの状態となる。この状態
では第３トランジスタのベースに印加された第1,第２ト
ランジスタのエミッタ電圧は充分高くなるので、第３ト
ランジスタがOFF状態となって圧縮動作が制限される。
実施例 第１図に本発明の実施例を示す。この第１図の実施例
が第５図の従来例と相違する点はトランジスタQ6〜Q8，
定電流源I4，抵抗R5,R6より成る圧縮動作制限回路
（５）を設けている点である。その他の構成、即ち、ト
ランジスタQ1,Q2，定電圧源V1，定電流源I1,I2，抵抗
R1,R2より構成される増幅回路部分（２）、トランジス
タQ3,Q4，定電圧源V2，抵抗R3，定電流源I3で構成され
る圧縮回路部分（３）、及びトランジスタQ5,Q9，定電
圧源V3（V2＜V3），抵抗R4，定電流源I5で構成される圧
縮回路部分（４）は第５図と実質的に同一である。
が第５図の従来例と相違する点はトランジスタQ6〜Q8，
定電流源I4，抵抗R5,R6より成る圧縮動作制限回路
（５）を設けている点である。その他の構成、即ち、ト
ランジスタQ1,Q2，定電圧源V1，定電流源I1,I2，抵抗
R1,R2より構成される増幅回路部分（２）、トランジス
タQ3,Q4，定電圧源V2，抵抗R3，定電流源I3で構成され
る圧縮回路部分（３）、及びトランジスタQ5,Q9，定電
圧源V3（V2＜V3），抵抗R4，定電流源I5で構成される圧
縮回路部分（４）は第５図と実質的に同一である。
圧縮動作制限回路（５）は、トランジスタ（Q9）を第
１トランジスタとし、この第１トランジスタ（Q9）と差
動対を成しエミッタが共通に定電流源（I5）に接続され
た第２トランジスタ（Q8）と、この第２トランジスタ
（Q8）のベースに電源電圧Vccをバイアス電圧として与
えるための抵抗（R6）と、前記電源電圧Vccを前記第２
トランジスタ（Q8）のベースに与えるか否かを支配する
制御手段を構成するトランジスタ（Q6），抵抗（R5），
定電流源（I4），及びトランジスタ（Q7）とから成って
いる。
１トランジスタとし、この第１トランジスタ（Q9）と差
動対を成しエミッタが共通に定電流源（I5）に接続され
た第２トランジスタ（Q8）と、この第２トランジスタ
（Q8）のベースに電源電圧Vccをバイアス電圧として与
えるための抵抗（R6）と、前記電源電圧Vccを前記第２
トランジスタ（Q8）のベースに与えるか否かを支配する
制御手段を構成するトランジスタ（Q6），抵抗（R5），
定電流源（I4），及びトランジスタ（Q7）とから成って
いる。
次に第１図の動作を説明する。
まず、出力端（２）の出力信号はVOUT1＜V2の領域で
は全く圧縮されず、V2＜VOUT1＜V3の領域ではR3／（R2
＋R3）に圧縮され、V3＜VOUTの領域では（R3 -1＋R4）-1
／｛R2＋（R3 -1＋R4 -1）-1｝に圧縮される。
は全く圧縮されず、V2＜VOUT1＜V3の領域ではR3／（R2
＋R3）に圧縮され、V3＜VOUTの領域では（R3 -1＋R4）-1
／｛R2＋（R3 -1＋R4 -1）-1｝に圧縮される。
VOUT1がV3より大きい或る所定電圧以下のとき、トラ
ンジスタ（Q6）のエミッタ電流はその程大きくなく、該
エミッタ電流とトランジスタ（Q7）のベース電流の和が
定電流源（I4）の電流となっている。トランジスタ
（Q7）のON状態では、第２トランジスタ（Q8）のベース
は接地電位となり、電源電圧Vccは印加されない。その
ため、第２トランジスタ（Q8）がOFF,第１トランジスタ
（Q9）がONの状態となり、第1,第２トランジスタ（Q9）
（Q8）のエミッタ側の（ａ）点の電圧はV3−VBE9となっ
ている。ただしVBE9は第１トランジスタ（Q9）のベース
・エミッタ導通電圧であり、約0.6Vである。この電圧V3
−VBE9がベースに印加されたPNP型のトランジスタ
（Q5）はそのエミッタ電圧（従ってVOUT1）がV3以上に
なるとONし、その以下ではOFFとなる。
ンジスタ（Q6）のエミッタ電流はその程大きくなく、該
エミッタ電流とトランジスタ（Q7）のベース電流の和が
定電流源（I4）の電流となっている。トランジスタ
（Q7）のON状態では、第２トランジスタ（Q8）のベース
は接地電位となり、電源電圧Vccは印加されない。その
ため、第２トランジスタ（Q8）がOFF,第１トランジスタ
（Q9）がONの状態となり、第1,第２トランジスタ（Q9）
（Q8）のエミッタ側の（ａ）点の電圧はV3−VBE9となっ
ている。ただしVBE9は第１トランジスタ（Q9）のベース
・エミッタ導通電圧であり、約0.6Vである。この電圧V3
−VBE9がベースに印加されたPNP型のトランジスタ
（Q5）はそのエミッタ電圧（従ってVOUT1）がV3以上に
なるとONし、その以下ではOFFとなる。
VOUT1が上昇してトランジスタ（Q6）を流れる電流が
増加し、トランジスタ（Q6）のエミッタ電流が定電流源
（I4）の電流値になると（即ちVOUT1が前記所定電圧を
超えると）、トランジスタ（Q7）がカットオフする。こ
のトランジスタ（Q7）がカットオフすると、電源電圧V
ccが抵抗（R6）を介して第２トランジスタ（Q8）のベー
スに印加される。電源電圧Vccは定電圧源（V3）の電圧V
3に比し充分高い値であるので、第１トランジスタ
（Q9）がOFF,第２トランジスタ（Q8）がONの状態とな
る。この状態では、（ａ）点の電圧はVcc−VBE8とな
り、かなり高い電圧となる。ここでVBE8は第２トランジ
スタ（Q8）のベース・エミッタ導通電圧であり、その値
は約0.6Vである。而して高い電圧がベースに印加された
トランジスタ（Q5）はカットオフとなる。このため、抵
抗（R4）は不作動となり、抵抗（R4）による圧縮動作は
行われないことになる。つまり、出力端（２）の電圧V
OUT1がV3よりも高く、更にトランジスタ（Q7）をカット
オフになす程、高くなると、圧縮回路部分（４）は不作
動となって、その圧縮が制限されることになるのであ
る。
増加し、トランジスタ（Q6）のエミッタ電流が定電流源
（I4）の電流値になると（即ちVOUT1が前記所定電圧を
超えると）、トランジスタ（Q7）がカットオフする。こ
のトランジスタ（Q7）がカットオフすると、電源電圧V
ccが抵抗（R6）を介して第２トランジスタ（Q8）のベー
スに印加される。電源電圧Vccは定電圧源（V3）の電圧V
3に比し充分高い値であるので、第１トランジスタ
（Q9）がOFF,第２トランジスタ（Q8）がONの状態とな
る。この状態では、（ａ）点の電圧はVcc−VBE8とな
り、かなり高い電圧となる。ここでVBE8は第２トランジ
スタ（Q8）のベース・エミッタ導通電圧であり、その値
は約0.6Vである。而して高い電圧がベースに印加された
トランジスタ（Q5）はカットオフとなる。このため、抵
抗（R4）は不作動となり、抵抗（R4）による圧縮動作は
行われないことになる。つまり、出力端（２）の電圧V
OUT1がV3よりも高く、更にトランジスタ（Q7）をカット
オフになす程、高くなると、圧縮回路部分（４）は不作
動となって、その圧縮が制限されることになるのであ
る。
第１図の回路による入出力特性を第４図に示す。
発明の効果 以上の通り、本発明によれば液晶表示装置の特性に対
応した映像信号のγ補正回路を簡便に構成することがで
き、極めて有用である。
応した映像信号のγ補正回路を簡便に構成することがで
き、極めて有用である。
第１図は本発明を実施したγ補正回路の回路図である。
第２図は液晶表示装置における液晶の透過率特性を示す
図である。第３図は液晶表示装置用のγ補正回路に望ま
れる入出力特性図である。第４図は第１図の回路におけ
る入出力特性図である。第５図は従来のブラウン管表示
装置用のγ補正回路の一例を示す回路図である。第６図
はブラウン管のアノード電流特性図である。第７図はブ
ラウン管表示装置用のγ補正回路の入出力特性図であ
る。第８図は第５図のγ補正回路の入出力特性図であ
る。 （２）……出力端，（４）……圧縮回路，（５）……圧
縮動作制限回路，（Q9）……第１トランジスタ，（Q8）
……第２トランジスタ，（Q5）……第３トランジスタ，
（I5）……定電流源，（R4）……抵抗，（V3）……第１
バイアス電圧源，（Vcc）……電源電圧（第２バイアス
電圧源），（12）……接地端子（基準電位点）。
第２図は液晶表示装置における液晶の透過率特性を示す
図である。第３図は液晶表示装置用のγ補正回路に望ま
れる入出力特性図である。第４図は第１図の回路におけ
る入出力特性図である。第５図は従来のブラウン管表示
装置用のγ補正回路の一例を示す回路図である。第６図
はブラウン管のアノード電流特性図である。第７図はブ
ラウン管表示装置用のγ補正回路の入出力特性図であ
る。第８図は第５図のγ補正回路の入出力特性図であ
る。 （２）……出力端，（４）……圧縮回路，（５）……圧
縮動作制限回路，（Q9）……第１トランジスタ，（Q8）
……第２トランジスタ，（Q5）……第３トランジスタ，
（I5）……定電流源，（R4）……抵抗，（V3）……第１
バイアス電圧源，（Vcc）……電源電圧（第２バイアス
電圧源），（12）……接地端子（基準電位点）。
Claims (1)
- 【請求項１】映像信号増幅器の出力端において、予め設
定した第１の電圧以上の映像信号を圧縮し、前記第１の
電圧よりも高い所定の第２の電圧以上の映像信号に対し
て前記圧縮動作を制限するために、 エミッタが共通に定電流源に接続されたNPN型の第1,第
２トランジスタと、 前記第１トランジスタのベースに前記第１の電圧を与え
る第１バイアス電圧源と、 前記第１の電圧よりも充分高い電圧を供給する第２バイ
アス電圧源と、 前記出力端の映像信号レベルが前記第２の電圧以下のと
きは前記第２バイアス電圧源の電圧を前記第２トランジ
スタのベースに与えないようにして該第２トランジスタ
をOFFとし、前記第２の電圧を超えると前記第２バイア
ス電圧源の電圧を前記第２トランジスタのベースに与え
て該第２トランジスタをONとする制御手段と、 ベースが前記第1,第２トランジスタのエミッタに共通に
接続されエミッタが抵抗を介して前記出力端に接続され
コレクタが基準電位点に接続されたPNP型の第３トラン
ジスタと、 を有することを特徴とするガンマ補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325646A JPH0831972B2 (ja) | 1989-12-15 | 1989-12-15 | ガンマ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325646A JPH0831972B2 (ja) | 1989-12-15 | 1989-12-15 | ガンマ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03186071A JPH03186071A (ja) | 1991-08-14 |
| JPH0831972B2 true JPH0831972B2 (ja) | 1996-03-27 |
Family
ID=18179152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325646A Expired - Fee Related JPH0831972B2 (ja) | 1989-12-15 | 1989-12-15 | ガンマ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831972B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05127620A (ja) * | 1991-11-06 | 1993-05-25 | Matsushita Electric Ind Co Ltd | 液晶投写型カラーデイスプレイの調整方法および調整回路 |
| US5461430A (en) * | 1992-12-04 | 1995-10-24 | Hughes Jvc Tech Corp | Dynamic gamma correction circuit for use in image projectors |
| DE672324T1 (de) * | 1992-12-04 | 1996-10-10 | Hughes Jvc Tech Corp | Gamma-korrekturschaltung zur verwendung in bildprojektoren. |
| WO1995006999A1 (en) * | 1993-09-03 | 1995-03-09 | Hughes-Jvc Technology Corporation | Dynamic gamma correction circuit for use in image projectors |
| US5900918A (en) * | 1997-07-30 | 1999-05-04 | Hughes-Jvc Technology Corporation | Adjustable video gamma circuit |
| JP2001034226A (ja) * | 1999-07-08 | 2001-02-09 | Lg Electronics Inc | プラズマディスプレイパネルの階調表示処理装置及びその処理方法 |
-
1989
- 1989-12-15 JP JP1325646A patent/JPH0831972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03186071A (ja) | 1991-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0831972B2 (ja) | ガンマ補正回路 | |
| US4194166A (en) | Differential amplifier with a current mirror circuit | |
| JPS5836015A (ja) | 可変電子インピ−ダンス装置 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JP3297715B2 (ja) | 直流再生回路 | |
| JP2897515B2 (ja) | 電圧電流変換回路 | |
| JPH0145766B2 (ja) | ||
| JPS63184408A (ja) | トランジスタバイアス回路 | |
| US3952259A (en) | Gain control apparatus | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPH0648280B2 (ja) | 電流検出回路 | |
| JP3255226B2 (ja) | 電圧制御増幅器 | |
| JPS6128226Y2 (ja) | ||
| JPS5845213B2 (ja) | 電流制御ヒステリシス回路 | |
| JP2521517Y2 (ja) | 自動利得制御回路 | |
| JPS6211528B2 (ja) | ||
| JP2596151B2 (ja) | 電圧比較器 | |
| JPH0332097Y2 (ja) | ||
| JPS6145625Y2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 | |
| JPH1138048A (ja) | 電流検出回路及び電流制限回路 | |
| JPH08168036A (ja) | 白ピーク制御回路 | |
| JPH06140848A (ja) | 演算増幅器 | |
| JPH07118792B2 (ja) | 自動輝度制限回路 | |
| JPS60117818A (ja) | アナログ信号切換回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |