JPH03186071A - ガンマ補正回路 - Google Patents
ガンマ補正回路Info
- Publication number
- JPH03186071A JPH03186071A JP32564689A JP32564689A JPH03186071A JP H03186071 A JPH03186071 A JP H03186071A JP 32564689 A JP32564689 A JP 32564689A JP 32564689 A JP32564689 A JP 32564689A JP H03186071 A JPH03186071 A JP H03186071A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- video signal
- base
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000006835 compression Effects 0.000 claims description 14
- 238000007906 compression Methods 0.000 claims description 14
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 2
- 240000008168 Ficus benjamina Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
皮栗圭■剋貝分立
本発明は映像信号を液晶表示装置を用いて表示する場合
の映像信号処理回路におけるガンマ補正（以下「Ｔ補正
」という）回路に関する。
の映像信号処理回路におけるガンマ補正（以下「Ｔ補正
」という）回路に関する。
藍朱坐且斐
従来より用いられているブラウン管表示装置は、概ね第
６図に示す如く信号電圧・アノード電流特性を有してい
る。またブラウン管の輝度はアノード電流に比例する。
６図に示す如く信号電圧・アノード電流特性を有してい
る。またブラウン管の輝度はアノード電流に比例する。
このためブラウン管に人力される映像信号はブラウン管
の印加電圧・アノード電流特性を予め補正しておくため
に概ね第７図に示す入力・出力特性を有するＴ補正をお
こなう必要がある。このＴ補正特性を満足させるために
種々の回路が使用されてきたが、第５図にその代表的な
γ補正回路を挙げる。
の印加電圧・アノード電流特性を予め補正しておくため
に概ね第７図に示す入力・出力特性を有するＴ補正をお
こなう必要がある。このＴ補正特性を満足させるために
種々の回路が使用されてきたが、第５図にその代表的な
γ補正回路を挙げる。
第５図において、入力端（１０１）より映像信号が人力
されると、トランジスタＱ、□９口、。、定電圧１１１
１ＸＶ ｌ ６１ ＋定電流源１１６＋＋ １１０１抵
抗Ｒ１＠Ｉ＋ Ｒ＋ｏｚニより構成される増幅回路によ
り概ねＲ１゜１ ／ Ｒｌ ６１に増幅された信号が出
力端（１０２）へ出力される。トランジスタロ０．〜Ｑ
０６．抵抗Ｒ８゜ｌ Ｒ１１１４１及び定電圧ＩＶ＋ｏ
□Ｗｏｏｓ （Ｖ＋ｏｚ＜ν１ｏ〉、定電流源１１０３
１１．４はγ補正回路であり、出力端（１０２）の電圧
■ｏＵＴ！がＶＩＯ！に達すると、口、。、がＯＮＬ、
Ｖ ＯＪＯ＞ｖ、！の領域においては映像信号に対して
抵抗（Ｒ１０２）に抵抗（Ｒ，。、）を並列接続した形
となり、出力信号はＪｏｙ／ （Ｒ＋ａｚ＋Ｒ＋ｏ：＋
）に圧縮される。更にＶＯＬＩＴｔがＶ２Ｏ３に達する
と０１゜、がＯＮＬ、Ｖｏｕｙｚ＞Ｖ＋。、の領域にお
いては映像信号に対して抵抗（Ｒ，。２）に抵抗（Ｒ＋
。、）及び（Ｒ１０４）を並列接続した形となり、出力
信号は（Ｒ１゜、引＋Ｒ３゜４−Ｉ）引／（Ｒ１゜８＋
（Ｒｏ、−’＋Ｒ，。、−’）−’Ｊに圧縮される。こ
のような関係によって得られる入出力特性を第８図に示
す。
されると、トランジスタＱ、□９口、。、定電圧１１１
１ＸＶ ｌ ６１ ＋定電流源１１６＋＋ １１０１抵
抗Ｒ１＠Ｉ＋ Ｒ＋ｏｚニより構成される増幅回路によ
り概ねＲ１゜１ ／ Ｒｌ ６１に増幅された信号が出
力端（１０２）へ出力される。トランジスタロ０．〜Ｑ
０６．抵抗Ｒ８゜ｌ Ｒ１１１４１及び定電圧ＩＶ＋ｏ
□Ｗｏｏｓ （Ｖ＋ｏｚ＜ν１ｏ〉、定電流源１１０３
１１．４はγ補正回路であり、出力端（１０２）の電圧
■ｏＵＴ！がＶＩＯ！に達すると、口、。、がＯＮＬ、
Ｖ ＯＪＯ＞ｖ、！の領域においては映像信号に対して
抵抗（Ｒ１０２）に抵抗（Ｒ，。、）を並列接続した形
となり、出力信号はＪｏｙ／ （Ｒ＋ａｚ＋Ｒ＋ｏ：＋
）に圧縮される。更にＶＯＬＩＴｔがＶ２Ｏ３に達する
と０１゜、がＯＮＬ、Ｖｏｕｙｚ＞Ｖ＋。、の領域にお
いては映像信号に対して抵抗（Ｒ，。２）に抵抗（Ｒ＋
。、）及び（Ｒ１０４）を並列接続した形となり、出力
信号は（Ｒ１゜、引＋Ｒ３゜４−Ｉ）引／（Ｒ１゜８＋
（Ｒｏ、−’＋Ｒ，。、−’）−’Ｊに圧縮される。こ
のような関係によって得られる入出力特性を第８図に示
す。
第８図において破線Ｐはγ補正回路がない時の出力電圧
を示す。
を示す。
が”しよ゛と る
しかしながら液晶表示装置においては液晶の透過率は第
２図に示すような特性であるため、γ補正特性は概ね第
３図のようにする必要がある。よって従来のブラウン管
表示装置用のγ補正回路の特性は十分なものとはいえな
い。
２図に示すような特性であるため、γ補正特性は概ね第
３図のようにする必要がある。よって従来のブラウン管
表示装置用のγ補正回路の特性は十分なものとはいえな
い。
そこで本発明は、この特性をより好適に与えることがで
きる簡便なγ補正回路を提供することを目的としている
。
きる簡便なγ補正回路を提供することを目的としている
。
ｆｆＲを解決するための手段
上記目的を達成するため本発明のγ補正回路では、映像
信号増幅器の出力端において、予め設定した第１の電圧
以上の映像信号を圧縮し、前記第１の電圧よりも高い所
定の第２の電圧以上の映像信号に対して前記圧縮動作を
制限するために、エミ’７タが共通に定電流源に接続さ
れたＮＰＮ型の第１．第２トランジスタと、前記第１ト
ランジスタのベースに前記第１の電圧を与える第１バイ
アス電圧源と、前記第１の電圧よりも充分高い電圧を供
給する第２バイアス電圧源と、前記出力端の映像信号レ
ベルが前記第２の電圧以下のときは前記第２バイアス電
圧源の電圧を前記第２トランジスタのベースに与えない
ようにして該第２トランジスタをＯＦＦとし、前記第２
の電圧を超えると前記第２バイアス電圧源の電圧を前記
第２トランジスタのベースに与えて該第２トランジスタ
をＯＮとする制御手段と、ベースが前記第１．第２トラ
ンジスタのエミッタに共通に接続されエミッタが抵抗を
介して前記出力端に接続されコレクタが基準電位点に接
続されたＰＮＰ型の第３トランジスタとを有し、液晶表
示装置の透過特性に合致したγ補正特性が得られるよう
に構成されている。
信号増幅器の出力端において、予め設定した第１の電圧
以上の映像信号を圧縮し、前記第１の電圧よりも高い所
定の第２の電圧以上の映像信号に対して前記圧縮動作を
制限するために、エミ’７タが共通に定電流源に接続さ
れたＮＰＮ型の第１．第２トランジスタと、前記第１ト
ランジスタのベースに前記第１の電圧を与える第１バイ
アス電圧源と、前記第１の電圧よりも充分高い電圧を供
給する第２バイアス電圧源と、前記出力端の映像信号レ
ベルが前記第２の電圧以下のときは前記第２バイアス電
圧源の電圧を前記第２トランジスタのベースに与えない
ようにして該第２トランジスタをＯＦＦとし、前記第２
の電圧を超えると前記第２バイアス電圧源の電圧を前記
第２トランジスタのベースに与えて該第２トランジスタ
をＯＮとする制御手段と、ベースが前記第１．第２トラ
ンジスタのエミッタに共通に接続されエミッタが抵抗を
介して前記出力端に接続されコレクタが基準電位点に接
続されたＰＮＰ型の第３トランジスタとを有し、液晶表
示装置の透過特性に合致したγ補正特性が得られるよう
に構成されている。
庄−里
このような構成によると、出力端の映像信号レベルが第
２の電圧以下では第２トランジスタのベースに第２バイ
アス電圧源の電圧は印加されず、従って第１．第２トラ
ンジスタのうち、第１トランジスタのみがＯＮ状態とな
る。この状態では第１、第２トランジスタのエミッタ電
圧は第１バイアス電圧源の電圧（即ち第１の電圧）から
第１トランジスタのベース・エミンタ導ｉｌｌ電圧（約
０．６シ）だけ下がった値の電圧となり、この電圧が第
３トランジスタのベースに印加される。第３トランジス
タは前記出力端から自己のエミッタにかかる電圧がベー
スに印加されている電圧に対しエミッタ・ベース導通電
圧（約０．６Ｖ）以上高くなるか否かによって（換言す
れば第１の電圧以」二になるか否かによって）ＯＮ、Ｏ
ＦＦ状態が決まる。第３トランジスタがＯＮのときはそ
のエミッタに接続された抵抗が働き、映像信号の圧縮動
作が行われる。第３トランジスタがＯＦＦのときは映像
信号の圧縮動作は行われない。
２の電圧以下では第２トランジスタのベースに第２バイ
アス電圧源の電圧は印加されず、従って第１．第２トラ
ンジスタのうち、第１トランジスタのみがＯＮ状態とな
る。この状態では第１、第２トランジスタのエミッタ電
圧は第１バイアス電圧源の電圧（即ち第１の電圧）から
第１トランジスタのベース・エミンタ導ｉｌｌ電圧（約
０．６シ）だけ下がった値の電圧となり、この電圧が第
３トランジスタのベースに印加される。第３トランジス
タは前記出力端から自己のエミッタにかかる電圧がベー
スに印加されている電圧に対しエミッタ・ベース導通電
圧（約０．６Ｖ）以上高くなるか否かによって（換言す
れば第１の電圧以」二になるか否かによって）ＯＮ、Ｏ
ＦＦ状態が決まる。第３トランジスタがＯＮのときはそ
のエミッタに接続された抵抗が働き、映像信号の圧縮動
作が行われる。第３トランジスタがＯＦＦのときは映像
信号の圧縮動作は行われない。
次に、出力端の映像信号レベルが第２の電圧を超えると
、第２トランジスタのベースに第２バイアス電圧源の電
圧が印加される状態となる。第２バイアス電圧源の電圧
は第１の電圧よりも充分に高いので、第１トランジスタ
がＯＦＦ、第２トランジスタがＯＮの状態となる。この
、状態では第３トランジスタのベースに印加された第１
．第２トランジスタのエミッタ電圧は充分高くなるので
、第３トランジスタがＯＦＦ状態となって圧縮動作が制
限される。
、第２トランジスタのベースに第２バイアス電圧源の電
圧が印加される状態となる。第２バイアス電圧源の電圧
は第１の電圧よりも充分に高いので、第１トランジスタ
がＯＦＦ、第２トランジスタがＯＮの状態となる。この
、状態では第３トランジスタのベースに印加された第１
．第２トランジスタのエミッタ電圧は充分高くなるので
、第３トランジスタがＯＦＦ状態となって圧縮動作が制
限される。
１！ｉ−一拠
第１図に本発明の実施例を示す。この第１図の実施例が
第５図の従来例と相違する点はトランジスタＱ、〜０□
定電流Ｈｒ□抵抗Ｒ５Ｉ Ｒｈより成る圧縮動作制限回
路（５）を設けている点である。その他の構成、即ち、
トランジスタＱ、Ｑ□定電圧源Ｖ、定電流源１１＋ Ｆ
＋ 抵抗Ｒ，，Ｉ＋、より構成される増幅回路部分（２
） 、）ランジスタＱ３＋０４＋定電圧’ａ ｖ １抵
抗Ｒ１定電流源■、で構成される圧縮回路部分（３）、
及びトランジスタＱ５＋ ０９＋定電圧源Ｖ。
第５図の従来例と相違する点はトランジスタＱ、〜０□
定電流Ｈｒ□抵抗Ｒ５Ｉ Ｒｈより成る圧縮動作制限回
路（５）を設けている点である。その他の構成、即ち、
トランジスタＱ、Ｑ□定電圧源Ｖ、定電流源１１＋ Ｆ
＋ 抵抗Ｒ，，Ｉ＋、より構成される増幅回路部分（２
） 、）ランジスタＱ３＋０４＋定電圧’ａ ｖ １抵
抗Ｒ１定電流源■、で構成される圧縮回路部分（３）、
及びトランジスタＱ５＋ ０９＋定電圧源Ｖ。
（ｖｚ＜ｖｉ） 、抵抗Ｒ４＋定電流ａＩ、テ横威され
る圧縮回路部分（４〉 は第５図と実質的に同一である
。
る圧縮回路部分（４〉 は第５図と実質的に同一である
。
圧縮動作制限回路（５）は、トランジスタ（０，〉を第
１トランジスタとし、この第１トランジスタ（口、）と
差動対を威しエミッタが共通に定電流源（Ｉ、）に接続
された第２トランジスタ（０，）と、この第２トランジ
スタ（Ｑ、）のベースに電源電圧Ｖｃｃをバイアス電圧
として与えるための抵抗（Ｒｈ〉と、前記電源電圧Ｖｃ
ｃを前記第２トランジスタ（口ａ）のべ・−スに与える
か否かを支配する制御手段を構成するトランジスタ（Ｑ
＆）、抵抗（Ｒｓ）、定電流［（１，）、及びトランジ
スタ（０，）とから戒っている。
１トランジスタとし、この第１トランジスタ（口、）と
差動対を威しエミッタが共通に定電流源（Ｉ、）に接続
された第２トランジスタ（０，）と、この第２トランジ
スタ（Ｑ、）のベースに電源電圧Ｖｃｃをバイアス電圧
として与えるための抵抗（Ｒｈ〉と、前記電源電圧Ｖｃ
ｃを前記第２トランジスタ（口ａ）のべ・−スに与える
か否かを支配する制御手段を構成するトランジスタ（Ｑ
＆）、抵抗（Ｒｓ）、定電流［（１，）、及びトランジ
スタ（０，）とから戒っている。
次に第１図の動作を説明する。
まず、出力端（２）の出力信ぢはＶ。ｕｔｉ＜ｖｚの領
域では全く圧縮されず、ｖｚ＜ ＶＯＩｌ、ＴＩ ＜Ｖ
ｔの領域ではＲ３／ （Ｒｔ ＋Ｉｈ） ニ圧縮され、
Ｖ、＜Ｖ。、、 ノ領域では（Ｒ３−’＋Ｒ４）引／
（Ｒｚ ＋ （Ｒ３−’＋Ｒ４−’） −’）にｆｆ縮
される。
域では全く圧縮されず、ｖｚ＜ ＶＯＩｌ、ＴＩ ＜Ｖ
ｔの領域ではＲ３／ （Ｒｔ ＋Ｉｈ） ニ圧縮され、
Ｖ、＜Ｖ。、、 ノ領域では（Ｒ３−’＋Ｒ４）引／
（Ｒｚ ＋ （Ｒ３−’＋Ｒ４−’） −’）にｆｆ縮
される。
ＶＯＬＩＴＩがｖ３より大きい成る所定電圧以下のとき
、トランジスタ（Ｑ、）のエミッタ電流はそれ程大きく
なく、該エミッタ電流とトランジスタ（Ｑ、）のへ−ス
ミ流の和が定電流源（Ｉ４）の電流となっている。
、トランジスタ（Ｑ、）のエミッタ電流はそれ程大きく
なく、該エミッタ電流とトランジスタ（Ｑ、）のへ−ス
ミ流の和が定電流源（Ｉ４）の電流となっている。
トランジスタ（Ｑ、）のＯＮ状態では、第２トランジス
タ（０，）のベースは接地電位となり、電源電圧■ｃｃ
は印加されない。そのため、第２トランジスタ（口、ｌ
）がＯＦＦ、第１トランジスタ（Ｑ、）がＯＮＯ状態と
なり、第１．第２トランジスタ（ｑｑ）（ｕｓ）のエミ
ッタ側の（ａ）点の電圧はν３ Ｖａｔ＊となってい
る。ただしＶ ＩＦ５は第１トランジスタ（Ｑ、）のベ
ース・エミッタ導通電圧であり、約０．６Ｖである。こ
の電圧ｖ３ＶＩＥ、がベースに印加されたＰＮＰ型のト
ランジスタ（［１Ｂ）はそのエミッタ電圧（従ってＶＯ
ＬＩＴＩ）がＶ、以上になるとＯＮＬ、それ以下ではＯ
ＦＦとなる。
タ（０，）のベースは接地電位となり、電源電圧■ｃｃ
は印加されない。そのため、第２トランジスタ（口、ｌ
）がＯＦＦ、第１トランジスタ（Ｑ、）がＯＮＯ状態と
なり、第１．第２トランジスタ（ｑｑ）（ｕｓ）のエミ
ッタ側の（ａ）点の電圧はν３ Ｖａｔ＊となってい
る。ただしＶ ＩＦ５は第１トランジスタ（Ｑ、）のベ
ース・エミッタ導通電圧であり、約０．６Ｖである。こ
の電圧ｖ３ＶＩＥ、がベースに印加されたＰＮＰ型のト
ランジスタ（［１Ｂ）はそのエミッタ電圧（従ってＶＯ
ＬＩＴＩ）がＶ、以上になるとＯＮＬ、それ以下ではＯ
ＦＦとなる。
ＶＯＬＩＴＩが上昇してトランジスタ（Ｑ４）を流れる
電流が増加し、トランジスタ（Ｑ＆）のエミッタ電流が
定電流源（Ｉ４）の電流値になると（即ちＶ。ｕｔｉが
前記所定電圧を超えると）、トランジスタ（Ｑ、）がカ
ットオフする。このトランジスタ（ｑ、）がカットオフ
すると、電源電圧Ｖｃｃが抵抗（Ｒ６）を介して第２ト
ランジスタ（口、）のベースに印加される。電源電圧Ｖ
ｃｃは定電圧源（Ｖ、）の電圧Ｖ、に比し充分高い値で
あるので、第１トランジスタ（Ｑ、）がＯＦＦ、第２ト
ランジスタ（Ｏ，）がＯＮＯ状態となる。この状態では
、（ａ）点の電圧はＶｅｃ−Ｖｉｇｅとなり、かなり高
い電圧となる。ここでＶＩＥ・は第２トランジスク（Ｑ
ｌｌ）のベース・エミッタ導通電圧であり、その値は約
０．６ｖである。而して高い電圧がベースに印加された
トランジスタ（０，）はカットオフとなる。このため、
抵抗（Ｒ４）は不作動となり、抵抗（Ｒ４）による圧縮
動作は行われないことになる。つまり、出力端（２）の
電圧■。Ｕア、がν３よりも高く、更にトランジスタ（
Ｑ、）をカットオフになす程、高くなると、圧縮回路部
分（４）は不作動となって、その圧縮が制限されること
になるのである。
電流が増加し、トランジスタ（Ｑ＆）のエミッタ電流が
定電流源（Ｉ４）の電流値になると（即ちＶ。ｕｔｉが
前記所定電圧を超えると）、トランジスタ（Ｑ、）がカ
ットオフする。このトランジスタ（ｑ、）がカットオフ
すると、電源電圧Ｖｃｃが抵抗（Ｒ６）を介して第２ト
ランジスタ（口、）のベースに印加される。電源電圧Ｖ
ｃｃは定電圧源（Ｖ、）の電圧Ｖ、に比し充分高い値で
あるので、第１トランジスタ（Ｑ、）がＯＦＦ、第２ト
ランジスタ（Ｏ，）がＯＮＯ状態となる。この状態では
、（ａ）点の電圧はＶｅｃ−Ｖｉｇｅとなり、かなり高
い電圧となる。ここでＶＩＥ・は第２トランジスク（Ｑ
ｌｌ）のベース・エミッタ導通電圧であり、その値は約
０．６ｖである。而して高い電圧がベースに印加された
トランジスタ（０，）はカットオフとなる。このため、
抵抗（Ｒ４）は不作動となり、抵抗（Ｒ４）による圧縮
動作は行われないことになる。つまり、出力端（２）の
電圧■。Ｕア、がν３よりも高く、更にトランジスタ（
Ｑ、）をカットオフになす程、高くなると、圧縮回路部
分（４）は不作動となって、その圧縮が制限されること
になるのである。
第１図の回路による入出力特性を第４図に示す。
発班旦羞果
以上の通り、本発明によれば液晶表示装置の特性に対応
した映像信号のγ補正回路を簡便に構成することができ
、極めて有用である。
した映像信号のγ補正回路を簡便に構成することができ
、極めて有用である。
第１図は本発明を実施したγ補正回路の回路図である。
第２図は液晶表示装置における液晶の透過率特性を示す
図である。第３図は液晶表示装置用のγ補正回路に望ま
れる入出力特性図である。 第４図は第１図の回路における入出力特性図である、第
５図は従来のブラウン管表示装置用のγ補正回路の一例
を示す回路図である。第６図はブラウン管のアノード電
流特性図である。第７図はブラウン管表示装置用のγ補
正回路の入出力特性図である。第８図は第５図のγ補正
回路の人出力特性図である。 （２） −出力端、 （４） −圧縮回路。 （５） −一圧縮動作制限回路。 （口、）−第１トランジスタ。 （０，）−第２トランジスタ。 （Ｑ、） 第３トランジスタ。 （Ｉｓ）一定電流源、 （Ｒ４） 抵抗。 （ν、）−第１バイアス電圧源。 （Ｖｃｃ）−一電源電圧（第２バイアス電圧源）（Ｉ２
）−・接地端子（基準電位点）。 出 願 人 シャープ株式会社
図である。第３図は液晶表示装置用のγ補正回路に望ま
れる入出力特性図である。 第４図は第１図の回路における入出力特性図である、第
５図は従来のブラウン管表示装置用のγ補正回路の一例
を示す回路図である。第６図はブラウン管のアノード電
流特性図である。第７図はブラウン管表示装置用のγ補
正回路の入出力特性図である。第８図は第５図のγ補正
回路の人出力特性図である。 （２） −出力端、 （４） −圧縮回路。 （５） −一圧縮動作制限回路。 （口、）−第１トランジスタ。 （０，）−第２トランジスタ。 （Ｑ、） 第３トランジスタ。 （Ｉｓ）一定電流源、 （Ｒ４） 抵抗。 （ν、）−第１バイアス電圧源。 （Ｖｃｃ）−一電源電圧（第２バイアス電圧源）（Ｉ２
）−・接地端子（基準電位点）。 出 願 人 シャープ株式会社
Claims (1)
- （１）映像信号増幅器の出力端において、予め設定した
第１の電圧以上の映像信号を圧縮し、前記第１の電圧よ
りも高い所定の第２の電圧以上の映像信号に対して前記
圧縮動作を制限するために、エミッタが共通に定電流源
に接続されたＮＰＮ型の第１、第２トランジスタと、 前記第１トランジスタのベースに前記第１の電圧を与え
る第１バイアス電圧源と、 前記第１の電圧よりも充分高い電圧を供給する第２バイ
アス電圧源と、 前記出力端の映像信号レベルが前記第２の電圧以下のと
きは前記第２バイアス電圧源の電圧を前記第２トランジ
スタのベースに与えないようにして該第２トランジスタ
をＯＦＦとし、前記第２の電圧を超えると前記第２バイ
アス電圧源の電圧を前記第２トランジスタのベースに与
えて該第２トランジスタをＯＮとする制御手段と、 ベースが前記第１、第２トランジスタのエミッタに共通
に接続されエミッタが抵抗を介して前記出力端に接続さ
れコレクタが基準電位点に接続されたＰＮＰ型の第３ト
ランジスタと、 を有することを特徴とするガンマ補正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325646A JPH0831972B2 (ja) | 1989-12-15 | 1989-12-15 | ガンマ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325646A JPH0831972B2 (ja) | 1989-12-15 | 1989-12-15 | ガンマ補正回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03186071A true JPH03186071A (ja) | 1991-08-14 |
| JPH0831972B2 JPH0831972B2 (ja) | 1996-03-27 |
Family
ID=18179152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325646A Expired - Fee Related JPH0831972B2 (ja) | 1989-12-15 | 1989-12-15 | ガンマ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831972B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315378A (en) * | 1991-11-06 | 1994-05-24 | Matsushita Electric Industrial Co. Ltd. | Gamma correction and white balance adjustment method and apparatus for projection display |
| WO1995006999A1 (en) * | 1993-09-03 | 1995-03-09 | Hughes-Jvc Technology Corporation | Dynamic gamma correction circuit for use in image projectors |
| EP0672324A1 (en) * | 1992-12-04 | 1995-09-20 | Hughes-Jvc Technology Corporation | Gamma correction circuit for use in image projectors |
| US5461430A (en) * | 1992-12-04 | 1995-10-24 | Hughes Jvc Tech Corp | Dynamic gamma correction circuit for use in image projectors |
| US5900918A (en) * | 1997-07-30 | 1999-05-04 | Hughes-Jvc Technology Corporation | Adjustable video gamma circuit |
| JP2001034226A (ja) * | 1999-07-08 | 2001-02-09 | Lg Electronics Inc | プラズマディスプレイパネルの階調表示処理装置及びその処理方法 |
-
1989
- 1989-12-15 JP JP1325646A patent/JPH0831972B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5315378A (en) * | 1991-11-06 | 1994-05-24 | Matsushita Electric Industrial Co. Ltd. | Gamma correction and white balance adjustment method and apparatus for projection display |
| EP0672324A1 (en) * | 1992-12-04 | 1995-09-20 | Hughes-Jvc Technology Corporation | Gamma correction circuit for use in image projectors |
| US5461430A (en) * | 1992-12-04 | 1995-10-24 | Hughes Jvc Tech Corp | Dynamic gamma correction circuit for use in image projectors |
| WO1995006999A1 (en) * | 1993-09-03 | 1995-03-09 | Hughes-Jvc Technology Corporation | Dynamic gamma correction circuit for use in image projectors |
| US5900918A (en) * | 1997-07-30 | 1999-05-04 | Hughes-Jvc Technology Corporation | Adjustable video gamma circuit |
| JP2001034226A (ja) * | 1999-07-08 | 2001-02-09 | Lg Electronics Inc | プラズマディスプレイパネルの階調表示処理装置及びその処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831972B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03186071A (ja) | ガンマ補正回路 | |
| JP2542623B2 (ja) | カレントミラ−回路 | |
| JPH0682308B2 (ja) | 電流源回路配置 | |
| JP2889398B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JPH0145766B2 (ja) | ||
| JP3297715B2 (ja) | 直流再生回路 | |
| JPH0527282B2 (ja) | ||
| JP3307848B2 (ja) | ガンマ補正回路 | |
| JPS62237805A (ja) | 電圧増幅回路 | |
| JP2001292043A (ja) | 可変利得増幅回路 | |
| JPS636777Y2 (ja) | ||
| JP3381100B2 (ja) | 増幅器 | |
| JPS61184056A (ja) | 映像信号処理回路 | |
| JPH0334788A (ja) | ガンマ補正回路 | |
| JPS5921109A (ja) | 定電流出力特性を有するパワ−アンプ | |
| JPS59176680A (ja) | 電流検出回路 | |
| KR940002242Y1 (ko) | 로우 패스 필터 회로 | |
| JPS62133810A (ja) | 掛算回路 | |
| JPS628987B2 (ja) | ||
| JPH02122712A (ja) | 利得制御装置 | |
| JPS636871B2 (ja) | ||
| JPH0254608A (ja) | 定電流回路 | |
| JPS6025393A (ja) | ビ−ム電流検出回路 | |
| JPS58186208A (ja) | 自動利得制御増幅器 | |
| JPS61264967A (ja) | 映像増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080327 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090327 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |