KR940002242Y1

KR940002242Y1 - 로우 패스 필터 회로

Info

Publication number: KR940002242Y1
Application number: KR2019890017100U
Authority: KR
Inventors: 황정환
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1989-11-18
Filing date: 1989-11-18
Publication date: 1994-04-11
Also published as: KR910010099U

Abstract

내용 없음.

Description

로우 패스 필터 회로

제 1 도는 종래의 로우 패스 필터 회로의 개략도.

제 2 도는 제 1 도에 따른 상세회로도.

제 3 도는 종래의 로우 패스 필터 특성도.

제 4 도는 본 고안에 따른 로우 패스 필터 회로의 개략도.

제 5 도는 제 4 도에 따른 상세회로도.

제 6 도는 본 고안에 따른 로우 패스 필터 특성도.

* 도면의 주요부분에 대한 부호의 설명

A : 앰프 B : 컷오프 주파수 제어 전압입력부

C : 신호입력부 D : 피이드백 볼테이지 플로우어

E : 출력부 F : PNP 액티브로드

Q₁∼Q₂₀: 트랜지스터 R₁∼R₁₈: 저항

C₁, C₂: 정션 캐패시터

본 고안은 VCR 신호 처리에 관한 것으로 특히 플레이 모드시 테이프로부터 재생된 영상신호에서 크로마신호(Chroma 629 KHZ)만을 분리하기에 적당하도록한 로우 패스 필터 회로에 관한 것이다.

종래의 로우 패스 필터 회로는 제 1 도에 도시된 바와같이 입력전압(Vin)은 저항(R₇)을 거쳐 캐패시터(C₂)와 저항(R₈)에 공통연결되고 저항(R₈)은 캐패시터(C₁)를 거쳐 접지됨과 동시에 버퍼(1)의 입력으로 연결되고 버퍼(1)의 다른 측에는 바이어스전압이 인가되고 버퍼(1)의 출력은 캐패시터(C₂)와 저항(R₁₂)에 동시연결되고 저항(R₁₂)은 캐패시터(C₃)를 통해 접지되는 동시에 출력단(Vout)과 연결되는 구성이다.

이를 제 2 도에서 좀더 상세히 설명하면, 입력전류(Iin)는 트랜지스터(Q₁∼Q₈) 저항(R₁∼R₆)으로 구성된 입력부(2) 트랜지스터(Q₅)의 콜렉터와 트랜지스터(Q₈)의 베이스와 연결되는 동시에 저항(R₆)을 통해 접지로 연결되고 트랜지스터(Q₅)의 에미터는 저항(R₄)을 거쳐 단자(Vcc)과 연결되고 트랜지스터(Q₅, Q₆)의 베이스에는 저항(R₃)을 통해 인가되는 전원(Vcc)이 연결되고 또 저항(R₃)을 통해 인가되는 전원(Vcc)은 트랜지스터(Q₃)의 에미터와 연결되고 트랜지스터(Q₃)의 콜렉터는 접지되고 트랜지스터(Q₃)의 베이스는 트랜지스터(Q₂)의 베이스와 접속되어 트랜지스터(Q₂, Q₄)의 콜렉터에 동시연결되고 트랜지스터(Q₂)의 에미터는 트랜지스터(Q₁)의 콜렉터-베이스와 연결되고 트랜지스터(Q₁)의 에미터는 저항(R₁)을 통해 전원과 연결되고 트랜지스터(Q₅, Q₆)의 에미터는 저항(R₄, R₅)을 각각 거쳐 전원과 연결되며 트랜지스터(Q₄)의 에미터는 저항(R₂)을 통해 접해 접지되고 트랜지스터(Q₈)의 콜렉터는 접지되고 그 에미터는 트랜지스터(Q₇)의 에미터와 연결되고 트랜지스터(Q₇)의 베이스는 트랜지스터(Q₆, Q₇)의 콜렉터와 연결되는 동시에 저항(R₇, R₈) 캐패시터(C₁, C₂)로 구성된 로우 패스 필터(LPF₁)의 저항(R₇)과 연결되고 저항(R₇)은 캐패시터(C₂)와 저항(R₈)에 동시연결되고 저항(R₈)은 캐패시터(C₁)를 통해 접지로 연결되는 동시에 트랜지스터(Q₉∼Q₇) 저항(R₉∼R₁₁)으로 구성된 버퍼(1)에서 트랜지스터(Q₉)의 베이스와 연결되고 캐패시터(C₂)는 트랜지스터(Q₁₆)의 에미터와 연결되고 트랜지스터(Q₉)의 에미터는 트랜지스터(Q₁₃)의 베이스와 연결되는 동시에 트랜지스터(Q₁₀)의 콜렉터와 연결되고 트랜지스터(Q₁₆)의 에미터는 저항(R₁₂) 캐패시터(C₃)의 로우 패스 필터(LPF₂)의 저항(R₁₂)과 연결되는 동시에 트랜지스터(Q₁₄)의 베이스와 트랜지스터(Q₁₇)의 콜렉터와 공통연결되고 트랜지스터(Q₁₃, Q₁₄)의 에미터는 접속되어 트랜지스터(Q₁₅)의 콜렉터와 연결되고 트랜지스터(Q₁₀, Q₁₅, Q₁₇)의 각 에미터는 저항(R₉-R₁₁)을 각각 거쳐 접지되고 트랜지스터(Q₁₄)의 콜렉터는 트랜지스터(Q₁₆)의 베이스와 연결되는 동시에 트랜지스터(Q₁₂)의 콜렉터와 연결되고 트랜지스터(Q₁₃)의 콜렉터는 트랜지스터(Q₁₁)의 콜렉터와 접속되어 트랜지스터(Q₁₁, Q₁₂)의 베이스에 공통 연결되고 트랜지스터(Q₁₁, Q₁₂)의 에미터는 전원(Vcc)과 연결되고 트랜지스터(Q₁₆)의 콜렉터는 전원과 연결되며 저항(R₁₂)은 캐패시터(C₃)를 거쳐 접지되는 동시에 저항(R₁₃, R₁₄) 트랜지스터(Q₁₈)로 구성된 출력부(3) 트랜지스터(Q₁₈)의 베이스와 연결되고 트랜지스터(Q₁₈)의 콜렉터는 저항(R₁₃)을 통해 전원과 연결되고 트랜지스터(Q₁₈)의 에미터는 출력단(Vout)과 연결되는 동시에 저항(R₁₄)을 거쳐 접지로 연결되며 트랜지스터(Q₄, Q₁₀, Q₁₅, Q₁₇)의 베이스에 바이어스 전원이 인가되는 구성이다.

상기 구성회로는 최근까지 가장 많이 쓰이는 필터회로인데 이러한 필터회로는 설계시 캐패시터(C)의 값을 결정하기가 어렵다(현재 바이폴라 공정에서 모스-캐패시터의 설계오차률 10% 이상이 됨).

여기서는 모스-캐패시터가 정확히 설계되었다고 가정하고 동작상태를 설명하면, 아래와 같이 컷 오프 주파수(F_c)를 계산할 수 있다.

(여기서 V_①은 저항(R₇·R◎)과 캐패시터(C₂)의 접속접전압이고 V_②는 버퍼(1)의 출력단자 저항(R₁₂) 및 캐패시터(C₂)의 접속점 전압이다.)

〈1식〉과 〈2식〉에서

여기서

이다.

따라서 상기 구성회로는 제 3 도와 같은 CPF 특성을 갖는다.

즉 상기와 같은 종래회로에서는 f_c(컷오프 주파수)의 값이 캐패시터값이 민감하게 변화하므로 정확한 필터를 IC 내장형으로 만들 경우 설계상 난점이 있고 프로세서의 변수로 인해 정확한 필터의 구성이 어려운 단점이 있었다.

본 고안은 이러한 단점을 해결하기 위해 안출된 것으로 첨부도면을 참조하여 상세히 설명하면 다음과 같다.

먼저 제 4 도에서 그 구성을 보면 입력전압(Vin)과 컷 오프 주파수(f_c) 제어전압은 저항(R₁₄)과 연결되고 저항(R₁₄)은 저항(R₁₅)과 정션(Juntion) 캐패시터(C₂)와 연결되고 저항(R₁₅)은 정션 캐패시터(C₁)를 거쳐 바이어스 전압(Bias_③)과 연결되는 동시에 앰프(A)로 인가되고 또 앰프(A)에는 바이어스 전압(Bias_②)이 인가되며 앰프(A)의 출력은 출력단(Vout)과 연결되는 동시에 정션 캐패시터(C₂)와 연결된다.

여기서 정션 캐패시터(C₁, C₂)는 양단(입력-출력)의 전압차에 따라 캐패시터 값이 변화된다.

이를 제 5 도를 참조하여 좀더 상세히 설명하면, 로우 패스 필터(LPF) 컷 오프 주파수(f_c) 제어전압 입력은 트랜지스터(Q₁∼Q₃, R₁₉)저항(R₁∼R₃)으로 구성된 컷 오프 주파수 제어전압 입력부(B)의 트랜지스터(Q₁) 베이스로 연결되고 트랜지스터(Q₁)의 에미터는 트랜지스터(Q₂)의 에미터와 접속되어 트랜지스터(Q₃)의 콜렉터와 연결되고 트랜지스터(Q₃)의 에미터는 저항(R₃)을 통해 접지되고 트랜지스터(Q₂)의 콜렉터는 자신의 베이스와 접속되어 트랜지스터(Q₁₉)의 콜렉터와 저항(R₂)에 동시연결되고 트랜지스터(Q₁₉)의 에미터는 저항(R₁)을 거쳐 전원(Vcc)과 연결되고 트랜지스터(Q₁)의 콜렉터는 전원(Vcc)과 연결되며 저항(R₂)는 비디오 입력신호(Vin)와 접속되어 트랜지스터(Q₄∼Q₆, Q₂₀)저항(R₄, R₅)으로 구성된 신호입력부(C)의 트랜지스터(Q₄) 베이스로 인가되고 트랜지스터(Q₄)의 에미터는 트랜지스터(Q₅)의 에미터와 접속되어 트랜지스터(Q₆)의 콜렉터와 연결되고 트랜지스터(Q₆)의 에미터는 저항(R₅)을 거쳐 접지되고 트랜지스터(Q₄)의 콜렉터는 전원(Vcc)과 연결되고 트랜지스터(Q₅)의 콜렉터는 트랜지스터(Q₅)베이스와 저항(R₁₄) 및 트랜지스터(Q₂₀)의 콜렉터에 동시 연결되고 트랜지스터(Q₂₀)의 에미터는 저항(R₄)을 통해 전원과 연결되고 저항(R₁₄)은 정션 캐패시터(C₂)와 저항(R₁₅)에 동시연결되고 저항(R₁₅)은 정션 캐패시터(C₁)를 통해 바이어스 전압(Bias_③)과 연결되는 동시에 트랜지스터(Q₁₁∼Q₁₄)와 저항(R₉∼R₁₃)으로 구성된 앰프(A)의 트랜지스터(Q₁₂) 베이스로 연결되고 트랜지스터(Q₁₂)의 에미터는 저항(R₁₀)과 연결되는 동시에 트랜지스터(Q₁₄)의 콜렉터와 연결되고 저항(R₉)을 통해 바이어스 전압(Bias_②)이 베이스로 인가되는 트랜지스터(Q₁₁)의 에미터는 저항(R₁₀)의 다른 일측과 연결되는 동시에 트랜지스터(Q₁₃)의 콜렉터와 연결되고 트랜지스터(Q₁₃, Q₁₄)의 각 에미터는 저항(R₁₂, R₁₃)을 각각 거쳐 접지되고 트랜지스터(Q₁₂)의 콜렉터는 전원(Vcc)과 연결되고 트랜지스터(Q₁₁)의 콜렉터는 트랜지스터(Q₁₅, Q₁₆)와 저항(R₁₆, R₁₇)으로 구성된 피이드백 볼테이지 플로우어(follower)(D)의 트랜지스터(Q₁₆) 베이스와 트랜지스터(Q₁₇, Q₁₈)로 구성된 출력부(E)의 트랜지스터(Q₁₇) 베이스 및 트랜지스터(Q₇∼Q₁₀) 저항(R₆∼R₈)으로 구성된 PNP 액티브로드(F)의 트랜지스터(Q₁₀) 콜렉터와 저항(R₁₁)에 동시연결되고 트랜지스터(Q₁₀)의 에미터는 저항(R₈)을 통해 전원(Vcc)과 연결되고 저항(R₁₁)은 바이어스 전압(Bias_③)과 연결되고 트랜지스터(Q₁₀)의 베이스는 트랜지스터(Q₇)의 베이스와 트랜지스터(Q₉)의 에미터에 동시연결되고 트랜지스터(Q₉)의 콜렉터는 접지되고 그 베이스는 트랜지스터(Q₇, Q₈)의 각 콜렉터에 연결되고 트랜지스터(Q₈)의 에미터는 저항(R₇)을 통해 접지되고 트랜지스터(Q₇)의 에미터는 저항(R₆)을 통해 전원(Vcc)과 연결되고, 트랜지스터(Q₁₆)의 에미터는 트랜지스터(Q₁₅)의 에미터와 접속되어 저항(R₁₇)을 통해 접지되고 트랜지스터(Q₁₆)의 콜렉터는 전원(Vcc)과 연결되고 트랜지스터(Q₁₅)의 베이스는 트랜지스터(Q₁₅)의 콜렉터와 접속되어 정션 캐패시터(C₂)와 연결되는 동시에 저항(R₁₆)을 통해 전원(Vcc)과 연결되고 트랜지스터(Q₁₇)의 콜렉터는 전원(Vcc)과 연결되고 트랜지스터(Q₁₇)의 에미터는 트랜지스터(Q₁₈)의 콜렉터-베이스와 연결되고 트랜지스터(Q₁₈)의 에미터는 출력단(Vout)과 연결되는 동시에 저항(R₁₈)을 거쳐 접지되고 트랜지스터(Q₃, Q₆, Q₈, Q₁₃, Q₁₄)의 베이스에는 바이어스 전압(Bias V_①)이 인가되고 트랜지스터(Q₁₉, Q₂₀)의 베이스에는 바이어스 전압(Bias_③)이 인가된다.

즉 로우 패스 필터 회로의 역할은 비디오신호를 자기테이프에서 재생시킨뒤에 크로마신호(629 KHZ) 성분과 휘도신호(3.4∼4.4MHZ) 성분을 포함한 영상 Y/C 신호에서 크로마신호만을 분리하기 위해 로우 패스 필터링시켜 크로마신호를 뽑아내도록 하는 것인데 이때 로우 패스 필터의 컷 오프 주파수(f_c)를 정확히 설계하지 않으면 색신호를 원활히 추출할 수 없으므로 본 고안에서는 캐패시터의 값을 외부제어전압으로 자동 조절이 가능하게하여 전체 로우 패스 필터(LPF)를 구성한다.

상기 구성의 로우 패스 필터(LPF)회로의 동작상태를 설명하면, 컷 오프 주파수(f_c)제어전압이 트랜지스터(Q₁)의 베이스로 인가되어 볼테이지 플로우(follow)를 거쳐 트랜지스터(Q₂)의 콜렉터로 출력되고 트랜지스터(Q₂)의 콜렉터 출력인 컷-오프 주파수(f_c)제어전압이 저항(R₂)을 통해 비디오 입력신호(Vin)과 합해져서 신호입력부(C)의 트랜지스터(Q₄)로 인가되면 신호입력부(C)의 출력단에서는 컷-오프 주파수(fc) 제어전압에 영상(비디오)입력신호가 실려서 출력되어 저항(R₁₄, R₁₅)을 거쳐 정션 캐패시터(C₁)와 앰프(A)의 트랜지스터(Q₁₂)베이스로 입력된다.

또 저항(R₁₄)에 인가된 신호는 정션 캐패시터(C₂)에도 연결된다.

이때 정션 캐패시터(C₁, C₂)는 P-N 정션방향에 따라 설계된 것으로 컷 오프 주파수(f_c) 제어전압에 따라 정션-캐패시터값이 변화된다.

그리고 앰프(A) 트랜지스터(Q₁₂) 베이스로 입력된 즉 컷-오프 주파수(f_c) 제어신호에 비디오입력신호가 실려서 앰프(A)의 트랜지스터(Q₁₂) 베이스로 입력된 신호는 트랜지스터(Q₇∼Q₁₀)의 PNP 액티브로드(F)를 거쳐서 트랜지스터(Q₁₇, Q₁₈)의 출력부(E)의 트랜지스터(Q₁₇) 베이스로 인가되어 트랜지스터(Q₁₈)을 통해 출력되는 동시에 트랜지스터(Q₁₅, Q₁₆)의 피이드백 볼테이지 플로우어(D)의 트랜지스터(Q₁₆) 베이스로 인가되어 볼테이지 플로우를 거쳐 트랜지스터(Q₁₅)의 콜렉터로 출력되고 트랜지스터(Q₁₅)의 콜렉터출력은 정션 캐패시터(C₂)를 통해 다시 저항(R₁₄, R₁₅)의 접속점으로 피이드백 된다.

따라서 컷 오프 주파수(f_c) 외부제어전압이 필터구성의 로우 패스 필터 특성을 변화시키지 않으면서 P-N 정션 캐패시터의 P 확산영역으로 인가되어 원하는 캐패시터를 외부전압으로 조절가능하다.

본 고안 캐패시터의 컷 오프 주파수(fc)는에서

에 의해 f_c가 계산되고 2ηWn=(C₁+C₂)R₁₄에 의해 Wn이 계산된다.

그러므로 제 6 도와 같이 f_c전압에 의해 캐패시터값을 자유롭게 변경할 수 있다.

즉 본 고안은 정션 캐패시터 전압조절에 의해 캐패시터값을 변화시킬 수 있어 로우 패스 필터(LPF)뿐아니라 하이 패스 필터(HPF) 밴드패스필터(BPF)의 구성도 가능하고 필터전체를 IC에 내장하면 핀수가 감소되고 셋메이커의 주변부품감소로 가격이 다운되는 효과가 있다.

Claims

트랜지스터(Q₁∼Q₃, Q₉) 저항(R₁∼R₃)으로 구성되어 외부의 로우 패스 필터 컷 오프 주파수(f_c) 제어전압을 입력하는 컷오프 주파수 제어전압 입력부(B)와, 트랜지스터(Q₄∼Q₆, Q₂₀) 저항(R₄, R₅)으로 구성되며 상기 컷 오프 주파수 제어전압 입력부(B)의 출력과 비디오신호 입력(Vin)을 받아 컷 오프 주파수(f_c)제어전압에 비디오신호를 실어서 출력하는 신호입력부(C)와, 트랜지스터(Q₁₁∼Q₁₄) 저항(R₉∼R₁₃)으로 구성되며 상기 신호입력부(C)의 출력을 저항(R₁₄, R₁₅)을 통해 입력받아 증폭하는 앰프(A)와, 상기 저항(R₁₅)과 앰프(A)의 입력단 사이에 연결되며 양단전압차에 따라 캐패시터값이 변화되는 정션 캐패시터(C₁)와, 트랜지스터(Q₇∼Q₁₀) 저항(R₆∼R₈)으로 구성되며 상기 앰프(A)에 입력된 신호를 피이드백 볼테이지 플로우어(D)와 출력부(E)로 인가하는 PNP 액티브로드(F)와, 트랜지스터(Q₁₅, Q₁₆)와 저항(R₁₆, R₁₇)으로 구성되며 상기 PNP 액티브로드(F)를 통해 인가된 앰프(A)의 출력을 받아 양단의 전압차에 따라 캐패시터값이 변화되는 정션 캐패시터(C₂)를 통해 저항(R₁₄, R₁₅)의 접속점으로 피이드백시키는 피이드백 볼테이지 폴로우어(E)와, 상기 트랜지스터(Q₁₇, Q₁₈) 저항(R₁₈)으로 구성되며 상기 앰프(A)의 출력을 PNP 액티브로드(F)를 통해 인가받아 출력하는 출력부(E)를 포함하여 구성된 것을 특징으로 하는 로우 패스 필터 회로.