JPS6297426A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6297426A JPS6297426A JP60238144A JP23814485A JPS6297426A JP S6297426 A JPS6297426 A JP S6297426A JP 60238144 A JP60238144 A JP 60238144A JP 23814485 A JP23814485 A JP 23814485A JP S6297426 A JPS6297426 A JP S6297426A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- base
- conductive
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体集積回路装置に係り、例えばＡＬＳ
ＴＴＬ （Ａｄｖａｎｃｅｄ Ｌｏｗ Ｐｏｗｅｒ ５
ｏｈｏｔｔｏｋｙ ＴＴＬ）の出力回路に関するもので
ある。
ＴＴＬ （Ａｄｖａｎｃｅｄ Ｌｏｗ Ｐｏｗｅｒ ５
ｏｈｏｔｔｏｋｙ ＴＴＬ）の出力回路に関するもので
ある。
この種のＡＬＳＴＴＬの出力回路としては、例えば８４
年三菱半導体データブックバイボーラデイジタルエＣ＜
ＡＬＳＴＴＬ＞編２−１５頁に示されたものが知られて
いる。第２図はこのものに記載された出力等価回路を示
すものでるジ、（１）は高電位電源接続用端子、（２）
は低電位電源接続用端子、（３）は出力端子、（４）は
信号がベースに印加され、コレクタが抵抗（至）を介し
て高電位電源接続用端子（１）に接続されるショットキ
クランプドｎｐｎ）ランジスタｃ以下ＳＢＤ ｎｐｎ
Ｔｒと記す）からなる第１のトランジスタ、（６）は第
１のトランジスタ（４）のコレクタにベースが接続され
、コレクタが抵抗α（Ｉ（ｒ介して高電位電源用端子（
１）に接続されているＳＢＤ ｎ、ｐｎ Ｔｒからなる
第２のトランジスタ、（７）は第２のトランジスタ（６
）のエミッタにベースが接続され、エミッタが低電位電
源用端子（２）に接続され、コレクタが出力端子（３）
に接続されるＳＢＤ ｎｐｎ Ｔｒからなる第３のトラ
ンジスタ、（８）は第２のトランジスタ（６）のコレク
タにベースが接続されコレクタが抵抗（ト）を介して高
電位電源用端子（１）に接続されるＳＢＤ ｎｐｎ Ｔ
ｒからなる第４のトランジスタ、（９）は第４のトラン
ジスタ（８）のエミッタにベースが接続され、コレクタ
が第４のトランジスタ（８）のコレクタに接続され、エ
ミッタが出力端子（３）に接続されるｎｐｎ ）ランジ
スタからなる第５のトランジスタ、（１０はアノードが
第１のトランジスタ（４）のエミッタに、カソードが低
電位電源用端子（２）に接続されるｐｎダイオード、Ｑ
ｌ）はアノードが出力端子（３）に、カソードが第２の
トランジスタ（６）のコレクタに接続されるショットキ
ダイオードからなる第２のショットキダイオード、０６
は第５のトランジスタ（９）のベースとエミッタ間に接
続された抵抗、（２）はベースが抵抗αηを介して第３
のトランジスタ（７）のベースに、コレクタが抵抗（ト
）を介して第３のトランジスタ（７）のベースに接続さ
れる８ＢＤ ｎｐｎ Ｔｒからなるｉ６のトランジスタ
である。
年三菱半導体データブックバイボーラデイジタルエＣ＜
ＡＬＳＴＴＬ＞編２−１５頁に示されたものが知られて
いる。第２図はこのものに記載された出力等価回路を示
すものでるジ、（１）は高電位電源接続用端子、（２）
は低電位電源接続用端子、（３）は出力端子、（４）は
信号がベースに印加され、コレクタが抵抗（至）を介し
て高電位電源接続用端子（１）に接続されるショットキ
クランプドｎｐｎ）ランジスタｃ以下ＳＢＤ ｎｐｎ
Ｔｒと記す）からなる第１のトランジスタ、（６）は第
１のトランジスタ（４）のコレクタにベースが接続され
、コレクタが抵抗α（Ｉ（ｒ介して高電位電源用端子（
１）に接続されているＳＢＤ ｎ、ｐｎ Ｔｒからなる
第２のトランジスタ、（７）は第２のトランジスタ（６
）のエミッタにベースが接続され、エミッタが低電位電
源用端子（２）に接続され、コレクタが出力端子（３）
に接続されるＳＢＤ ｎｐｎ Ｔｒからなる第３のトラ
ンジスタ、（８）は第２のトランジスタ（６）のコレク
タにベースが接続されコレクタが抵抗（ト）を介して高
電位電源用端子（１）に接続されるＳＢＤ ｎｐｎ Ｔ
ｒからなる第４のトランジスタ、（９）は第４のトラン
ジスタ（８）のエミッタにベースが接続され、コレクタ
が第４のトランジスタ（８）のコレクタに接続され、エ
ミッタが出力端子（３）に接続されるｎｐｎ ）ランジ
スタからなる第５のトランジスタ、（１０はアノードが
第１のトランジスタ（４）のエミッタに、カソードが低
電位電源用端子（２）に接続されるｐｎダイオード、Ｑ
ｌ）はアノードが出力端子（３）に、カソードが第２の
トランジスタ（６）のコレクタに接続されるショットキ
ダイオードからなる第２のショットキダイオード、０６
は第５のトランジスタ（９）のベースとエミッタ間に接
続された抵抗、（２）はベースが抵抗αηを介して第３
のトランジスタ（７）のベースに、コレクタが抵抗（ト
）を介して第３のトランジスタ（７）のベースに接続さ
れる８ＢＤ ｎｐｎ Ｔｒからなるｉ６のトランジスタ
である。
次にこの様に構成された回路の動作について説明する。
まず第１のトランジスタ（４）のベースにＩＩＨＩＩレ
ベルの信号が印加されると、第１のトランジスタ（４）
とｐｎダイオードＣＩＯが導通し、その結果、第２のト
ランジスタ（６）が非導通になり、第６のトランジスタ
（イ）が過渡的に導通して第３のトランジスタ（７）の
ベース電荷を引き抜くため第３のトランジスタ（７）が
非導通状態となる。また、第２のトランジスタ（６）が
非導通になることにより第４及び第５のトランジスタ（
８） 、 （９）が導通して、高電位電源用端子（１）
から抵抗αｌ１９ｅ介して出力端子（３）に電流が流れ
、出力端子（３）の電位はＩＩＨＩ＋レベルとなるもの
である。
ベルの信号が印加されると、第１のトランジスタ（４）
とｐｎダイオードＣＩＯが導通し、その結果、第２のト
ランジスタ（６）が非導通になり、第６のトランジスタ
（イ）が過渡的に導通して第３のトランジスタ（７）の
ベース電荷を引き抜くため第３のトランジスタ（７）が
非導通状態となる。また、第２のトランジスタ（６）が
非導通になることにより第４及び第５のトランジスタ（
８） 、 （９）が導通して、高電位電源用端子（１）
から抵抗αｌ１９ｅ介して出力端子（３）に電流が流れ
、出力端子（３）の電位はＩＩＨＩ＋レベルとなるもの
である。
一方、第１のトランジスタ（４）のベースにＩＩＬ１１
レベルの信号が印加されると第１のトランジスタ（４）
とｐｎダイオードＣＩＩが非導通になシ、その結果、第
２、第３のトランジスタ（６） 、 （７）が導通して
出力端子（３）から電流を吹込むため、出力端子（３）
の電位は＋１Ｌ１１レベルとなる。この時第２のトラン
ジスタ（６）は導通しているため、第４及び第５のトラ
ンジスタ（８） 、 （９）は非導通状態となっている
ものである。
レベルの信号が印加されると第１のトランジスタ（４）
とｐｎダイオードＣＩＩが非導通になシ、その結果、第
２、第３のトランジスタ（６） 、 （７）が導通して
出力端子（３）から電流を吹込むため、出力端子（３）
の電位は＋１Ｌ１１レベルとなる。この時第２のトラン
ジスタ（６）は導通しているため、第４及び第５のトラ
ンジスタ（８） 、 （９）は非導通状態となっている
ものである。
第１のトランジスタ（４）は低電位電源用端子（１）の
電位を基準として、ｐｎダイオードＱ０のアノ−ドラカ
ソード間電圧Ｖ、σＱと第１のトランジスタ（４）のベ
ース・エミッタ間電圧ＶＢＥ（４）との和よシベースに
印加される信号が高い時導通し、低い時は非導通となる
ものである。
電位を基準として、ｐｎダイオードＱ０のアノ−ドラカ
ソード間電圧Ｖ、σＱと第１のトランジスタ（４）のベ
ース・エミッタ間電圧ＶＢＥ（４）との和よシベースに
印加される信号が高い時導通し、低い時は非導通となる
ものである。
ところで、上記の様に構成された回路において、出力端
子（３）にノイズが印加され出力端子（３）の電位が低
電位電源端子（２）の電位よシ低くなると、この出力端
子（３）の電位を基準として第３のトランジスタ（７）
のベース・コレクタ聞電圧ＷＢＣ（７）と、第２のトラ
ンジスタ（６）のベース・エミッタ間電圧ｖＢＥ （６
）との和によシ第２のトランジスタ（２）の導通、非導
通状態が決定されるため第２のトランジスタ（６）のベ
ース電位がＩＩ Ｌ Ｉ＋レベルであるにもかかわらず
第２のトランジスタ（６）が導通状態になる恐れが生じ
てしまうものであった。この様な状態が第２のトランジ
スタ（６）のペース電位がＩＩ ＨＩ＋レベルかうＩＩ
ＬＩＩレベルに変化した時に生じると、第２のトランジ
スタ（６）が導通状態のままになり、出力端子（３）の
電位が低電位点（２）の電位よシ高くなるまで導通状態
となるため、回路としての伝搬遅延時間が長くなるとい
う問題点を有した。
子（３）にノイズが印加され出力端子（３）の電位が低
電位電源端子（２）の電位よシ低くなると、この出力端
子（３）の電位を基準として第３のトランジスタ（７）
のベース・コレクタ聞電圧ＷＢＣ（７）と、第２のトラ
ンジスタ（６）のベース・エミッタ間電圧ｖＢＥ （６
）との和によシ第２のトランジスタ（２）の導通、非導
通状態が決定されるため第２のトランジスタ（６）のベ
ース電位がＩＩ Ｌ Ｉ＋レベルであるにもかかわらず
第２のトランジスタ（６）が導通状態になる恐れが生じ
てしまうものであった。この様な状態が第２のトランジ
スタ（６）のペース電位がＩＩ ＨＩ＋レベルかうＩＩ
ＬＩＩレベルに変化した時に生じると、第２のトランジ
スタ（６）が導通状態のままになり、出力端子（３）の
電位が低電位点（２）の電位よシ高くなるまで導通状態
となるため、回路としての伝搬遅延時間が長くなるとい
う問題点を有した。
この発明は上記した点に鑑みてなされたものであシ、出
力端子（３）に例え低電位点（２）の電位よシ低い電位
とするノイズが印加されたとしても、伝搬遅延時間が長
くならないノイズに強い半導体集積回路装置を得ること
を目的とするものである。
力端子（３）に例え低電位点（２）の電位よシ低い電位
とするノイズが印加されたとしても、伝搬遅延時間が長
くならないノイズに強い半導体集積回路装置を得ること
を目的とするものである。
この発明に係る半導体集積回路装置は、ベースに入力さ
れる信号に応じて導通、非導通状態となる第１のトラン
ジスタに応じて非導通、導通となる第２のトランジスタ
及び第３のトランジスタを有し、この第１のトランジス
タのエミッタにアノードが接続され、第３のトランジス
タのベースにカソードが接続される第１のショットキー
バリアダイオードを設けたものである。
れる信号に応じて導通、非導通状態となる第１のトラン
ジスタに応じて非導通、導通となる第２のトランジスタ
及び第３のトランジスタを有し、この第１のトランジス
タのエミッタにアノードが接続され、第３のトランジス
タのベースにカソードが接続される第１のショットキー
バリアダイオードを設けたものである。
この発明においては、出力端の電位がノイズ等の影響に
より低電位点の電位よシ低くなるタイミングで第１のト
ランジスタのベース電位が１１１１１からＩＩ ＨＩＩ
に変化しても、第１のショットキーバリアダイオードに
よシ、第１のトランジスタのコレクタ電位は低電位点を
基準にして決まらず、低電位点の電位より低くなった出
力端の電位を基準に決まるため、第２のトランジスタを
非導通状態とするベース電位を決定することができる。
より低電位点の電位よシ低くなるタイミングで第１のト
ランジスタのベース電位が１１１１１からＩＩ ＨＩＩ
に変化しても、第１のショットキーバリアダイオードに
よシ、第１のトランジスタのコレクタ電位は低電位点を
基準にして決まらず、低電位点の電位より低くなった出
力端の電位を基準に決まるため、第２のトランジスタを
非導通状態とするベース電位を決定することができる。
以下、この発明の一実施例を第１図に基づき説明する。
図において、（５）はアノードが第１のトランジスタ（
４）のエミッタに接続され、カソードが第３のトランジ
スタ（７）のベースに接続されたショットキダイオード
からなる第１のショットキダイオードである。
４）のエミッタに接続され、カソードが第３のトランジ
スタ（７）のベースに接続されたショットキダイオード
からなる第１のショットキダイオードである。
次にこの様に構成された回路の動作について説明する。
まず、第１のトランジスタ（４）のベースにＩＩＨ１１
レベルの信号が印加されると、第１のトランジスタ（４
）が導通し、第２のトランジスタ（６）が非導通になる
ことにより、第４及び第５のトランジスタ（８）、（９
）が導通して、高電位電源端子（１）から抵抗（５）ヲ
介して出力端子（３）に電流が流れ、出力端子（３）の
電位はＩＩＨ１１レベルとなる。
レベルの信号が印加されると、第１のトランジスタ（４
）が導通し、第２のトランジスタ（６）が非導通になる
ことにより、第４及び第５のトランジスタ（８）、（９
）が導通して、高電位電源端子（１）から抵抗（５）ヲ
介して出力端子（３）に電流が流れ、出力端子（３）の
電位はＩＩＨ１１レベルとなる。
次に、第１のトランジスタ（４）のベースにＩＩＬＩＩ
レベルの信号が印加されると、第１のトランジスタ（４
）が非導通となり、第２及び第３のトランジスタ（６）
、 （７）が導通して出力端子（３）から電流を吸込
むため、出力端子（３）の電位はＩＩＬ１１レベルとな
る。この時、第２のトランジスタ（６）が導通している
ため、第４及び第５のトランジスタ（８） 、 （９）
は非導通状態になっているものである。
レベルの信号が印加されると、第１のトランジスタ（４
）が非導通となり、第２及び第３のトランジスタ（６）
、 （７）が導通して出力端子（３）から電流を吸込
むため、出力端子（３）の電位はＩＩＬ１１レベルとな
る。この時、第２のトランジスタ（６）が導通している
ため、第４及び第５のトランジスタ（８） 、 （９）
は非導通状態になっているものである。
出力端子（３）が低電位電源用端子（１）の電位よシ高
いときは、第１のトランジスタ（４）は、低電位電源用
端子（１）の電位を基準として、ｐｎダイオード（１０
のアノード・カソード間電圧■Ｆσ０と第１のトランジ
スタ（４）のベース・エミッタ間電圧■Ｂゆ（４）との
和よＱベーマに印加される信号が高いと導通し、低いと
非導通となる。
いときは、第１のトランジスタ（４）は、低電位電源用
端子（１）の電位を基準として、ｐｎダイオード（１０
のアノード・カソード間電圧■Ｆσ０と第１のトランジ
スタ（４）のベース・エミッタ間電圧■Ｂゆ（４）との
和よＱベーマに印加される信号が高いと導通し、低いと
非導通となる。
出力端子（３）の電位が低電位電源用端子（１）の電位
より低いときは、第１のトランジスタ（４）は出力端子
（３）の電位を基準として、第３のトランジスタ（７）
のベース曽コレクタ聞電圧Ｖ！Ｉｃ（７）と第１のショ
ットキダイオード（５）の７ノード・カソード間電圧Ｖ
ｒ（５）と第１のトランジスタ（４）のベース・エミッ
タ間電圧Ｖｎｒ（４）との和よｐベースに印加される電
圧が高いと導通し、低いと非導通になる。
より低いときは、第１のトランジスタ（４）は出力端子
（３）の電位を基準として、第３のトランジスタ（７）
のベース曽コレクタ聞電圧Ｖ！Ｉｃ（７）と第１のショ
ットキダイオード（５）の７ノード・カソード間電圧Ｖ
ｒ（５）と第１のトランジスタ（４）のベース・エミッ
タ間電圧Ｖｎｒ（４）との和よｐベースに印加される電
圧が高いと導通し、低いと非導通になる。
この発明は以上に述べたように、ベースに信号が印加さ
れる第１のトランジスタのエミッタと第１のトランジス
タの動作状態に応じて動作する第３のトランジスタのベ
ースとの間にショットキーダイオードを接続したことに
よｐ１出力端の電位がノイズ等により低電位点の電位よ
りも低くなっても、第１のトランジスタの導通は出力端
子の電位を基準に決まるため、第１のトランジスタのコ
レクタ電位は第２のトランジスタを時間遅れなく非導通
にするので伝搬遅延時間が長くならないという効果を有
するものである。
れる第１のトランジスタのエミッタと第１のトランジス
タの動作状態に応じて動作する第３のトランジスタのベ
ースとの間にショットキーダイオードを接続したことに
よｐ１出力端の電位がノイズ等により低電位点の電位よ
りも低くなっても、第１のトランジスタの導通は出力端
子の電位を基準に決まるため、第１のトランジスタのコ
レクタ電位は第２のトランジスタを時間遅れなく非導通
にするので伝搬遅延時間が長くならないという効果を有
するものである。
第１図はこの発明の一実施例を示す回路図、第２図は従
来のＡＬＳＴＴＬの出力回Ｆｌｌｒ’ｉ示す回路図であ
る。 図において、（１）は高電位電源用端子、（２）は低電
位電源用端子、（４）は第１のトランジスタ、（５）は
第１のショットキダイオード、（６）ｆｄ第２のトラン
ジスタ、（７）は第３のトランジスタ、（１０はｐｎダ
イオードである。 なお、各図中同一符号は同−又は相当部分を示す。
来のＡＬＳＴＴＬの出力回Ｆｌｌｒ’ｉ示す回路図であ
る。 図において、（１）は高電位電源用端子、（２）は低電
位電源用端子、（４）は第１のトランジスタ、（５）は
第１のショットキダイオード、（６）ｆｄ第２のトラン
ジスタ、（７）は第３のトランジスタ、（１０はｐｎダ
イオードである。 なお、各図中同一符号は同−又は相当部分を示す。
Claims (1)
- 信号がベースに入力されるとともにコレクタが高電位点
に接続される第１のトランジスタ、この第１のトランジ
スタのエミツタにアノードが接続され、カソードが低電
位点に接続され、上記第１のトランジスタが導通すると
導通し、非導通になると非導通になるｐｎダイオード、
前記第１のトランジスタのコレクタにベースが接続され
、コレクタが高電位点に接続される第２のトランジスタ
、この第２のトランジスタのエミッタにベースが接続さ
れ、エミツタが低電位点に接続される第３のトランジス
タ、前記第１のトランジスタのエミッタにアノードが接
続されカソードが第３のトランジスタのベースに接続さ
れる第１のシヨツトキダイオードを備えた半導体集積回
路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60238144A JPS6297426A (ja) | 1985-10-22 | 1985-10-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60238144A JPS6297426A (ja) | 1985-10-22 | 1985-10-22 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6297426A true JPS6297426A (ja) | 1987-05-06 |
Family
ID=17025838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60238144A Pending JPS6297426A (ja) | 1985-10-22 | 1985-10-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6297426A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123180A (ja) * | 1987-11-09 | 1989-05-16 | New Japan Radio Co Ltd | 高周波パルス成形回路 |
| JPH0245784A (ja) * | 1988-08-08 | 1990-02-15 | Mitsubishi Electric Corp | 後方散乱系数測定装置 |
| JPH07318637A (ja) * | 1994-05-30 | 1995-12-08 | Nec Corp | レーダ装置 |
-
1985
- 1985-10-22 JP JP60238144A patent/JPS6297426A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01123180A (ja) * | 1987-11-09 | 1989-05-16 | New Japan Radio Co Ltd | 高周波パルス成形回路 |
| JPH0245784A (ja) * | 1988-08-08 | 1990-02-15 | Mitsubishi Electric Corp | 後方散乱系数測定装置 |
| JPH07318637A (ja) * | 1994-05-30 | 1995-12-08 | Nec Corp | レーダ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2927733A (en) | Gating circuits | |
| JPH0121703B2 (ja) | ||
| JPS6297426A (ja) | 半導体集積回路装置 | |
| US4740719A (en) | Semiconductor integrated circuit device | |
| JPH0339426B2 (ja) | ||
| US4562364A (en) | TTL Circuit in which transient current is prevented from flowing therethrough | |
| JPH05243504A (ja) | 導通電力損失を最適化する集積ブリッジ・デバイス | |
| JPS63133719A (ja) | 論理回路 | |
| JPS63115420A (ja) | バイポ−ラ論理回路 | |
| JPH084122B2 (ja) | 半導体装置 | |
| JPS62260423A (ja) | バイポ−ラ論理回路 | |
| JPS6378617A (ja) | バイポ−ラ論理回路 | |
| JPH01165224A (ja) | バイポーラ論理回路 | |
| JPH0378316A (ja) | バイポーラ論理回路 | |
| JPS6342214A (ja) | バイポ−ラ論理回路 | |
| JPS61276426A (ja) | 半導体集積回路装置 | |
| JP2594063Y2 (ja) | ピン・エレクトロニクス・カード用ドライバ回路 | |
| JPS6373716A (ja) | 論理回路 | |
| JPS58159027A (ja) | Ｔｔｌ回路 | |
| JPH0744435B2 (ja) | ３値回路 | |
| JPS5954330A (ja) | 電流切換え論理回路 | |
| JPS62206924A (ja) | 半導体集積回路装置 | |
| JPS62161213A (ja) | 半導体集積回路装置 | |
| JPH0263214A (ja) | バイポーラ論理回路 | |
| JPS61146013A (ja) | 出力回路 |