JPS58159027A - Ttl回路 - Google Patents
Ttl回路Info
- Publication number
- JPS58159027A JPS58159027A JP4079882A JP4079882A JPS58159027A JP S58159027 A JPS58159027 A JP S58159027A JP 4079882 A JP4079882 A JP 4079882A JP 4079882 A JP4079882 A JP 4079882A JP S58159027 A JPS58159027 A JP S58159027A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- level
- circuit
- supplied
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/088—Transistor-transistor logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はT T L (Transistor Tra
nsistorLogic)@路に関する。
nsistorLogic)@路に関する。
従来のTTL回路には、第1図に示す如き回路構成のも
のがある。Q、はマルチエミッタトランジスタ、Q2は
いわゆるC−E分割のためのトランジスタ、Qa +
Qaはプッシュプル回路な構成すルトランジスタ、Q
、もプッシュプル回路を構成する出力用トランジスタで
ある。lは、アクティブ・プルダウン回路でありて、入
出力@違特性な改善する働きとトランジスタQ、のベー
スニ蓄積さnた電荷な強制的に放電させるためのもので
ある。シ璽ットキーダイオードSD1.SD重はクラン
プ回路な構成する。なお、端子T、、T。
のがある。Q、はマルチエミッタトランジスタ、Q2は
いわゆるC−E分割のためのトランジスタ、Qa +
Qaはプッシュプル回路な構成すルトランジスタ、Q
、もプッシュプル回路を構成する出力用トランジスタで
ある。lは、アクティブ・プルダウン回路でありて、入
出力@違特性な改善する働きとトランジスタQ、のベー
スニ蓄積さnた電荷な強制的に放電させるためのもので
ある。シ璽ットキーダイオードSD1.SD重はクラン
プ回路な構成する。なお、端子T、、T。
には、パルス状の入力信号が供給さnるーまた端子T、
には電源電圧vccが供給され、端子T4からは出力信
号が得られる。端子T、はグラウンド用である。ところ
で、トランジスタQI +Q鵞+Qs+Q、、Q・は、
第2図に示す如きベースとコレクタ関tシ膿ットキバリ
アダイオードSBDでクランプされたものである。第2
図に示す如き回路構成は既によく知られているが、その
目的はトランジスタの飽和領域を浅くして、トランジス
タのスイッチング速度電高めるためである。
には電源電圧vccが供給され、端子T4からは出力信
号が得られる。端子T、はグラウンド用である。ところ
で、トランジスタQI +Q鵞+Qs+Q、、Q・は、
第2図に示す如きベースとコレクタ関tシ膿ットキバリ
アダイオードSBDでクランプされたものである。第2
図に示す如き回路構成は既によく知られているが、その
目的はトランジスタの飽和領域を浅くして、トランジス
タのスイッチング速度電高めるためである。
上述の如く構成されたTTL回路において、端子Tsに
電源電圧vccが供給されると、抵抗R1を介してトラ
ンジスタQ、にベース電圧が供給さn、抵抗R6を介し
てトランジスタQtKコレクタ電圧が供給さnる。また
抵抗R1を介してトランジスタQs r Q4 ic
コレクタ電圧が供給され、端子T、が1/2vccの電
圧レベルになされる。
電源電圧vccが供給されると、抵抗R1を介してトラ
ンジスタQ、にベース電圧が供給さn、抵抗R6を介し
てトランジスタQtKコレクタ電圧が供給さnる。また
抵抗R1を介してトランジスタQs r Q4 ic
コレクタ電圧が供給され、端子T、が1/2vccの電
圧レベルになされる。
なお抵抗R4は、トランジスタQ4のバイアX[抗であ
る。
る。
この状態で、端子T、、T、にそれぞrLHレベルの入
力信号が供給されると、トランジスタQlがオフ状lI
Kなる、従ってそのコレクタ電圧が高くなり、トランジ
スタQ、のベース電圧V、 カ高くなって、これがオン
状lIKなる。この結果、トランジスタQ、のベース電
圧VBが低下するので、このトランジスタQ、及びトラ
ンジスタQ4がオフ状態になる。そしてトランジスタQ
、はオン状態になるので、端子T4の電圧レベルはLレ
ベルになる。
力信号が供給されると、トランジスタQlがオフ状lI
Kなる、従ってそのコレクタ電圧が高くなり、トランジ
スタQ、のベース電圧V、 カ高くなって、これがオン
状lIKなる。この結果、トランジスタQ、のベース電
圧VBが低下するので、このトランジスタQ、及びトラ
ンジスタQ4がオフ状態になる。そしてトランジスタQ
、はオン状態になるので、端子T4の電圧レベルはLレ
ベルになる。
一方、端子T、、T、に供給されていた入力信号の何n
かがHレベルからLレベルに切換えられると、トランジ
スタQ、のコレクタ電圧が低下するO従りてトランジス
タQ!はオフ状態になり、そのコレクタ電圧が高くなる
。この結果、トランジス’ Qs t Q4 カオン
状態になり、トランジスタQ、がオフ状態になる。そし
て端子T、の電圧レベル、すなわち出力信号の電圧レベ
ルは、LレベルからHレベルに変化する。
かがHレベルからLレベルに切換えられると、トランジ
スタQ、のコレクタ電圧が低下するO従りてトランジス
タQ!はオフ状態になり、そのコレクタ電圧が高くなる
。この結果、トランジス’ Qs t Q4 カオン
状態になり、トランジスタQ、がオフ状態になる。そし
て端子T、の電圧レベル、すなわち出力信号の電圧レベ
ルは、LレベルからHレベルに変化する。
ところで、トランジスタQ、がオン状態に切換えらn時
、出力信号はLレベルになるが、その電圧レベルなでき
るだけ低下させるために、トランジスタQsK過剰なベ
ース電流が流さnる。この結果、トランジスタQ、のベ
ースに電荷が蓄積さnる。そしてトランジスタQ、がオ
フ状IIVCなり、トランジスタメQ、がオン状層にな
って、出力信号がLレベルからHレベルになる時、上記
電荷な放電させないと第3図に示す如ぎ立上り部分の歪
んだ波形になる。この波形歪の発生を防止するためK、
従来は図示の如き回路構成のアクティブ・プルダウン回
路1が設けられている。すなわち、トランジスタQsが
オン状態からオフ状態に切換えられた時、ベースに蓄積
さnた電荷によってベース電圧V□はオン状態の時の電
圧レベルを保持している。そしてベース電圧■□が抵抗
Ra&’介してトランジスタQ6のコレクタに供給さn
、抵抗Rs&介してベースに供給さnる。この結果、ト
ランジスタQ、がオン状IIKなって、上記蓄積さnた
電荷がアースラインにfILnる。このように蓄積さn
た電荷が放電されることにより、第3図に示す出力信号
の波形歪は若干補正される。しかし上述の回路構成では
、蓄積電荷の放電動作、いわゆる吸込み動作に時間がか
かり、波形歪の補正に限界がある。
、出力信号はLレベルになるが、その電圧レベルなでき
るだけ低下させるために、トランジスタQsK過剰なベ
ース電流が流さnる。この結果、トランジスタQ、のベ
ースに電荷が蓄積さnる。そしてトランジスタQ、がオ
フ状IIVCなり、トランジスタメQ、がオン状層にな
って、出力信号がLレベルからHレベルになる時、上記
電荷な放電させないと第3図に示す如ぎ立上り部分の歪
んだ波形になる。この波形歪の発生を防止するためK、
従来は図示の如き回路構成のアクティブ・プルダウン回
路1が設けられている。すなわち、トランジスタQsが
オン状態からオフ状態に切換えられた時、ベースに蓄積
さnた電荷によってベース電圧V□はオン状態の時の電
圧レベルを保持している。そしてベース電圧■□が抵抗
Ra&’介してトランジスタQ6のコレクタに供給さn
、抵抗Rs&介してベースに供給さnる。この結果、ト
ランジスタQ、がオン状IIKなって、上記蓄積さnた
電荷がアースラインにfILnる。このように蓄積さn
た電荷が放電されることにより、第3図に示す出力信号
の波形歪は若干補正される。しかし上述の回路構成では
、蓄積電荷の放電動作、いわゆる吸込み動作に時間がか
かり、波形歪の補正に限界がある。
従って本発明の目的とするところは、出力用トランジス
タに蓄積さnた電荷を強制的に放電し、出力信号に埃わ
れる波形歪の発生を、防止したTrL回路を提供するこ
とKある。
タに蓄積さnた電荷を強制的に放電し、出力信号に埃わ
れる波形歪の発生を、防止したTrL回路を提供するこ
とKある。
次に本発明ケ適用したTTL回路の一実施例につき、第
4図及び第5図を参照して説明する。なお従来例と同一
の回路動作ななす部分には、同−符号又は記号を付して
その説明を省略する。
4図及び第5図を参照して説明する。なお従来例と同一
の回路動作ななす部分には、同−符号又は記号を付して
その説明を省略する。
アクティブ・プルダウン回路Iにおいて、トランジスタ
Q6のベースは、抵抗R,ヲ介してトランジスタQ、の
エミッタに接続さtでいる。そしてトランジスタQ、の
コレクタは、抵抗R6を介してトランジスタQ、のベー
スに接続さn、このトランジスタQsのベース電圧V□
がコレクタ電圧として供給されるようになされている。
Q6のベースは、抵抗R,ヲ介してトランジスタQ、の
エミッタに接続さtでいる。そしてトランジスタQ、の
コレクタは、抵抗R6を介してトランジスタQ、のベー
スに接続さn、このトランジスタQsのベース電圧V□
がコレクタ電圧として供給されるようになされている。
上述の如き回路構成のアクディプ・プルダウン回路1は
、以下に述べるように動作する。
、以下に述べるように動作する。
端子T、、T、に供給される入力信号が、何nもHレベ
ルである時は、トランジスタQ、のベース電圧はLレベ
ルである。従ってトランジスタQ3はオフ状態であり、
トランク、スタQ6にベース電流が流れずオフ状態であ
る、この時、トランジスタQ、は上述の如く動作してオ
フ状態になり、出力信号の電圧レベルがLレベルになる
。すなわち、上述の動作が行われている間、アクティブ
−プルダウン回路1はまったく無関係である。
ルである時は、トランジスタQ、のベース電圧はLレベ
ルである。従ってトランジスタQ3はオフ状態であり、
トランク、スタQ6にベース電流が流れずオフ状態であ
る、この時、トランジスタQ、は上述の如く動作してオ
フ状態になり、出力信号の電圧レベルがLレベルになる
。すなわち、上述の動作が行われている間、アクティブ
−プルダウン回路1はまったく無関係である。
一方、端子T、、T、に供給さtていた入力信号のうち
何れかがLレベルになると、トランジスタQ、のコレク
タ電圧がHレベルになる。そしてトランジスタQ、がオ
ン状1llKなり、エミッタ電流の一部分がトランジス
タQ4のベース電流となる。従りてトランジスタQ4が
オン状態になり、トランジスタQ、にはペース電流が供
給されなくなってオフ状態になる。この結果、端子T、
に現われる出力信号の電圧レベルは、LレベルからHレ
ベルに切換えられる。
何れかがLレベルになると、トランジスタQ、のコレク
タ電圧がHレベルになる。そしてトランジスタQ、がオ
ン状1llKなり、エミッタ電流の一部分がトランジス
タQ4のベース電流となる。従りてトランジスタQ4が
オン状態になり、トランジスタQ、にはペース電流が供
給されなくなってオフ状態になる。この結果、端子T、
に現われる出力信号の電圧レベルは、LレベルからHレ
ベルに切換えられる。
トランジスタQ、がオン状態に切換えらnることによっ
て、抵抗Rs’に介してトランジスタQ6にペース電流
が供給される。そしてトランジスタQaのコレクタには
、トランジスタQsのベース電圧■□がコレクタ電圧と
して供給さrLる。従りてトランジスタQ6は、トラン
ジスタQ、がオフ状態になった一関から、こnK同期し
てオン状−になる。これと同時に、トランジスタQ5が
オフ状llKなるので、この瞬間からトランジスタQ。
て、抵抗Rs’に介してトランジスタQ6にペース電流
が供給される。そしてトランジスタQaのコレクタには
、トランジスタQsのベース電圧■□がコレクタ電圧と
して供給さrLる。従りてトランジスタQ6は、トラン
ジスタQ、がオフ状態になった一関から、こnK同期し
てオン状−になる。これと同時に、トランジスタQ5が
オフ状llKなるので、この瞬間からトランジスタQ。
9ベースに蓄積さnた電荷の放電動作が行われる。
コノ際、注目すべきはトランジスタQ6のベース電圧が
、上記電荷の減少にともなって変化しないことである。
、上記電荷の減少にともなって変化しないことである。
丁なわち、従来の回路構成では、蓄積さnた電荷の放電
によってトランジスタQ6のコレクタ電圧、ベース電圧
がともに低下する。
によってトランジスタQ6のコレクタ電圧、ベース電圧
がともに低下する。
しかるに、本実施例における回路構成では、トランジス
タQ、がオン状態である間、トランジスタQsK所定の
ペース電流が流n、ベース電圧C低下することがない。
タQ、がオン状態である間、トランジスタQsK所定の
ペース電流が流n、ベース電圧C低下することがない。
従ってトランジスタQ、のベースに蓄積さnた電荷は、
トランジスタQa&介してmW的にアースラインに放電
される。従って放電時間が極めて短かく、第2図に示す
如き波形歪の発生が防止できる。
トランジスタQa&介してmW的にアースラインに放電
される。従って放電時間が極めて短かく、第2図に示す
如き波形歪の発生が防止できる。
なお上記アクティブ・プルダウン回路lは、第゛・1
5桑に示すような回路構成でもよい。
この場合、トランジスタQ、のベースに蓄積さnた電荷
は、2111mのトランジスタQetQa’によっで強
制的に放電される。そして出力信号の電圧レベルが、L
レベルからHレベルに切換えられた時、出・力信号に波
形歪が現わルない、本発明は上述の如く、極めて簡単な
回路構成でありながら、TTL回路において出力信号に
現わ扛る波形歪の発生を未然に防止できる。
は、2111mのトランジスタQetQa’によっで強
制的に放電される。そして出力信号の電圧レベルが、L
レベルからHレベルに切換えられた時、出・力信号に波
形歪が現わルない、本発明は上述の如く、極めて簡単な
回路構成でありながら、TTL回路において出力信号に
現わ扛る波形歪の発生を未然に防止できる。
第1図はアクティブ・プルダウン回路を有する従来のT
TL回路の回路図、第2図はシ1ットキバリアダイオー
ドでクランプされたトランジスタの回路図、第3図は
波形歪な示す出力波形図、第4図は本発明を通用したT
TL回路の一実施例を示す回路図、第5図は同上の変形
例を示j回路図である。 Ql・・・マルチエミッタトランジスタ、Q!・・・C
−E分割トランジスタ、Qs 、Ql −Qs ・
・・出力用トランジスタ、Q= 、Qt・・・アクテ
ィブ・プルダウン回路を構成するトランジスタ、l・・
・アクティブ・プルダウン回路。 代壌人 9f珊士 薄 1)利 幸輩ふを 第 4 図 7゜ 第 5 図
TL回路の回路図、第2図はシ1ットキバリアダイオー
ドでクランプされたトランジスタの回路図、第3図は
波形歪な示す出力波形図、第4図は本発明を通用したT
TL回路の一実施例を示す回路図、第5図は同上の変形
例を示j回路図である。 Ql・・・マルチエミッタトランジスタ、Q!・・・C
−E分割トランジスタ、Qs 、Ql −Qs ・
・・出力用トランジスタ、Q= 、Qt・・・アクテ
ィブ・プルダウン回路を構成するトランジスタ、l・・
・アクティブ・プルダウン回路。 代壌人 9f珊士 薄 1)利 幸輩ふを 第 4 図 7゜ 第 5 図
Claims (1)
- 1、複数の入力端と檗−の出力端とを有する増幅器と、
この増幅器の出力信号の電圧レベルの変化に対応して互
いに逆位相の二つの出力信号を得るための信号分割回路
と、上記二つの出力信号が個別に供給さnるグツシスプ
ル出力回路とを有するTTL回路において、放電用トラ
ンジスタの制御端を上記プツシ−プル回路な構成する一
方のトランジスタの入力端に接続するとともに、出力端
を上記ブツシュプル回路を構成する他方のトランジスタ
の入力端に接続し、上記他方のトランジスタが導通状態
から非導通状態に切換えらnた時に、上記一方のトラン
ジスタの入力端のレベルf化に応答して上記放電用トラ
ンジスタな導通状態にし、上記他方のトランジスタの入
力端に蓄積された電荷が放電用トランジス24介して放
電されることを%黴とするTTL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4079882A JPS58159027A (ja) | 1982-03-17 | 1982-03-17 | Ttl回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4079882A JPS58159027A (ja) | 1982-03-17 | 1982-03-17 | Ttl回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58159027A true JPS58159027A (ja) | 1983-09-21 |
Family
ID=12590638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4079882A Pending JPS58159027A (ja) | 1982-03-17 | 1982-03-17 | Ttl回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58159027A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296427A (ja) * | 1988-09-30 | 1990-04-09 | Matsushita Electric Ind Co Ltd | Ttl回路 |
-
1982
- 1982-03-17 JP JP4079882A patent/JPS58159027A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0296427A (ja) * | 1988-09-30 | 1990-04-09 | Matsushita Electric Ind Co Ltd | Ttl回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4945263A (en) | TTL to ECL/CML translator circuit with differential output | |
JPS58159027A (ja) | Ttl回路 | |
US3749945A (en) | Constant current pull-up circuit for a mos memory driver | |
US3760190A (en) | Non-current summing multiple input latching circuit | |
JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
US3204122A (en) | Two-way current steering switching circuit | |
JPS63169117A (ja) | 電流パルス発生回路 | |
JPS6297426A (ja) | 半導体集積回路装置 | |
JPS58220526A (ja) | 論理回路 | |
US20040090258A1 (en) | Clock pulse generator | |
JP2822931B2 (ja) | 出力回路 | |
JPS58220525A (ja) | 論理回路 | |
JPH0380617A (ja) | バイポーラ論理回路 | |
JPH0231517A (ja) | 高から低への出力遷移期間中に過渡的性能向上を有するttl電流シンク回路 | |
JPH08256049A (ja) | バイポーラトランジスタ出力回路 | |
KR0141610B1 (ko) | 3상태를 갖는 전류 드라이버 회로 | |
JPH01165224A (ja) | バイポーラ論理回路 | |
JPS6345916A (ja) | 半導体論理回路 | |
JPS5954330A (ja) | 電流切換え論理回路 | |
JPS6348914A (ja) | バイポ−ラ論理回路 | |
JPS63128814A (ja) | レベル変換回路 | |
JPS63133719A (ja) | 論理回路 | |
GB1241450A (en) | T-trigger constructed from logic circuits | |
JPH02306717A (ja) | エミッタ結合論理回路装置 | |
JPS63119322A (ja) | インバ−タ回路 |