JPH0380617A - バイポーラ論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明はバイポーラ論理回路に関し、特に例えばＬＳ
ＴＴＬ　（Ｌｏｗ　ｐｏｗｅｒ　５ｃｈｏｔｔｋｙ　Ｔ
ｒａｎｓｉｓｔｏｒＴｒａｎｓｉｓｔｏｒ　Ｌｏｇｉｃ
）において、ノイズにより回路中の電位レベルに変動か
あっても、その影響を受けることなく入力の論理を実質
的な時間遅れを伴なうことなく確実に出力に伝送するこ
とのできるバイポーラ論理回路に関する。

〔従来の技術〕

従来のバイポーラ論理回路として、例えば゛８５年三菱
半導体データツック　バイポーラディジタルＩＣ＜ＬＳ
ＴＴＬ　＞編２−１９頁に示されたものか知られている
。

第４図はこの文献に記載された従来のＬＳＴＴＬの出力
部の等価回路を示す回路図であり、図において（２）は
高電位電源接続用端子、（４）は低電位電源接続用端子
、（６）は出力端子である。（８）はショットキバリア
ダイオード付ｎｐｎ　トランジスタ（以下５ＢＤｎｐｎ
　トランジスタと記す）て、そのベースには入力端子（
ｌＯ）からロウおよびハイの論理出力を指定する信号が
供給され、そのコレクタは抵抗（１２）を介して高電位
電源接続用端子（２）に接続され、エミッタは順方向接
続されたダイオード（１４）を経て低電位電源接続用端
子（４）に接続されている。ＴＴＬに用いられるハイレ
ベルの最小値およびロウレベルの最大値は例えばそれぞ
れ２ｖおよび０．８Ｖと規定されており、第４図の回路
ては５ＢＤｎｐｎ　）ランジスタ（８）のベース・エミ
ッタ間電圧（＝　０．７５Ｖ　）とタイオート（１４）
の順方向電圧（＝　０．７５Ｖ　）とにより、はぼ中間
的な１．５　ＶノＩｍ値電圧を実現している。

（１６）は５ＢＤｎｐｎ　トランジスタ（８）の非導通
に応答して導通し、５ＢＤｎｐｎ　トランジスタ（８）
が導通すると非導通になる５ＢＤｎｐｎ　トランジスタ
であり、そのベースは上記５ＢＤｎｐｎ　）ランジスタ
（８）のコレクタに接続され、コレクタは抵抗（１８）
を介して高電位電源接続用端子（２）に接続されている
。

（２０）および（２２）はそれぞれダーリントン接続さ
れた５８Ｄｎｐｎ　）−ランジスタおよびｎｐｎ　）−
ランジスタてあり、等価的に１つのトランジスタ素子と
考えてよく、！ＪＤｎｐｎ　）ランシスタ（１６）の非
導通に応答して導通し、出力端子（６）を高電位側に選
択的に接続するためのものである。ｎｐｎ　）−ランジ
スタ（２２）のエミッタは上記出力端子（６）に接続さ
れ、５ＢＤｎｐｎ　）−ランシスタ（２０）およびｎｐ
ｎ　）−ランシスタ（２２）のコレクタは互いに接続さ
れて抵抗（２４）を介して高電位Ｍｌ源接続用端子（２
）に接続されてい／る。ｎｐｎ　）−ランシスタ（２２
）のベースと出力端子（６）との間には抵抗（２６）が
接続され、この抵抗（２６）はｎｐｎ　）ランジスタ（
２２）のベース中の過剰電荷を放電するように作用する
。

（２８）は５ＢＤｎｐｎ　）ランジスタ（１δ）の導通
に応答して導通し、出力端子（６）を低電位側に選択的
に接続するための５ＢＤｎｐｎ　）ランジスタてあり、
そのベースは上記５ＢＤｎｐｎ　トランジスタ（１６）
のニジツタに、コレクタは出力端子（６）に、エミッタ
は低電位電源接続用端子（４）にそれぞれ接続されてい
る。

（３０）は５ＢＤｎｐｎ　）ランジスタ（２８）の導通
状態から非導通状態への反転時にそのベース電荷を引き
抜くための５ＢＤｎｐｎ　トランジスタであり、そのベ
ースおよびコレクタはそれぞれ抵抗（３２）、（３４）
を介して５ＢＤｎｐｎ　トランジスタ（１６）のエミッ
タと５ＢＤｎｐｎ　トランジスタ（２８）のベースとの
接続点に接続され、そのエミッタは低電位電源接続用端
子（４）に接続されている。

（３６）は出力端子（６）がノイズにより負電位になっ
た場合に、内部回路が誤動作するのを防止するための出
力クランプ用のショットキバリアダイオード（以下ＳＢ
Ｄと記す）であり、そのカソードは出力端子（６）にア
ノードは低電位電源接続用端子（４）にそれぞれ接続さ
れている。

次に以上のように構成された従来の回路の動作について
説明する。まず、入力端子（１０）から５ＲＤｎｐｎ　
トランジスタ（８）のベースにロウレベルの信号か入力
されると、該５ＢＤｎｐｎ　トランジスタ（８）は非導
通となり、その結果５ＢＤｎｐｎ　）ランジスタ（１６
）、（２８）が導通し、出力端子（６）の電位はロウレ
ベルとなる。また、５ＢＤｎｐｎ　）ランジスタ（１６
）か導通すると、そのコレクタ電位が低下するから、５
ＢＤｎｐｎ　）ランジスタ（２０）、ｎｐｎ　）ランジ
スタ（２２）は共に非導通状態となる。

一方、入力端子（ｌＯ）から５ＢＤｎｐｎ　トランジス
タ（８）のベースにハイレベルの信号が入力されると、
該５ＢＤｎｐｎ　）ランシスタ（８）は導通し、その結
果５ＢＤｎｐｎ　トランジスタ（１６）、（２８）か非
導通となる。

このとき５ＢＤｎｐｎ　トランジスタ（３０）の過渡的
な導通によって５ＢＤｎｐｎ　トランジスタ（２８）の
ベース電荷か引き抜かれるため、該５ＢＤｎｐｎ　）ラ
ンジスタ（２８）のターンオフ時間か速められる。また
５ＢＤｎｐｎ　）ランジスタ（１６）の非導通に伴いそ
のコレクタ電位か上昇し、５ＢＤｎｐｎ　）ランジスタ
（２０）およびｎｐｎ　）−ランジスタ（２２）が導通
するから、高電位電源接続用端子（２）から抵抗（２４
）を経て出力端子（６）に電流が供給され、出力端子（
６）の電位はハイレベルとなる。

以上の動作において、５ＢＤｎｐｎ　トランジスタ（１
６）か導通するのは、低電位電源接続用端子（４）の電
位を基準として５ＢＤｎｐｎ　）−ランジスタ（２８）
のべ−ス・工よツタ間電圧ＶＢ＋！２１１と５ＢＤｎｐ
ｎ　）ランジスタ（１６）のベース・エミッタ間電圧ｖ
ａｔ＋ｔ、との和Ｖ　、、□、＋　Ｖ　Ｒ）：、６より
５ＢＤｎｐｎ　トランジスタ（１６）ノヘースに印加さ
れる信号のレベルか高いときてあり、逆にその信号レベ
ルかＶ。Ｅ２８＋　Ｖ　ＢＥ１６より低いと非導通とな
る。

〔発明か解決しようとする課題） 上記のような従来のバイポーラては、出力端子（６）に
ノイズか印加されて、その電位か出力クランプ用ＳＯＤ
　（：１６）により低電位電源接続用端子（４）の電位
に対して−０，５■程度の電位にクランプされた場合、
５ＢＤｎｐｎ　）−ランジスタ（２８）のベース・コレ
クタ間電圧Ｖａｃｚｓを０．６　Ｖ　（ベース・コレク
タ間をクランプするＳＢＤには通常、チップのパターン
レイアウトの関係て抵抗か直列に入るため、この抵抗て
の電圧降下の影響を０．１■として、これをＳＢＤの順
方向電圧０．５ｖに加味している）、５ＢＤｎｐｎ　ト
ランジスタ（１６）のベース・エミッタ間電圧Ｖ１，６
を０．７５Ｖとすると、このときの５ＢＤｎｐｎ　トラ
ンジスタ（１６）のベース電位は、 −〇・５　■＋ＶＩＩＣ２８＋ＶＢ旧６＝　−０，５Ｖ
　＋　０．６　　Ｖ　＋　０．７５Ｖ＝　０．８５Ｖ となる。

ところて、このバイポーラ論理回路では、前述したよう
に５ＢＤｎｐｎ　トランジスタ（８）のベースにハイレ
ベルの信号か印加されて、ｕｓＢＤｎｐｎトランジスタ
（８）か非導通状態から導通状態に転すると、５ＢＤｎ
ｐｎ　トランジスタ（１６）、（２８）が非導通になっ
て出力端子（６）に得られる論理出力はロウレベルから
ハイレベルに変化するはずであるが、出力端子（６）に
前述のようなノイズか印加された状態では出力端子（６
）の論理出力のレベルは変化することかできない、これ
は次のような理由による。すなわち、５ＢＤｎｐｎ　ト
ランジスタ（８）のコレクタ・工くツタ間飽和電圧Ｖ　
＊ａｔｌｌを０．２５Ｖ、タイオード（１４）の順方向
電圧Ｖ　Ｄ　＋　４を０．７５Ｖとすると、上記５ＢＤ
ｎｐｎ　）ランジスタ（８）のベースにハイレベルの信
号か印加されてこれが導通したとき、そのコレクタ電位
、すなわち５ＢＤｎｐｎ　トランジスタ（１６）のベー
ス電位は０．２５Ｖ　＋　０．７５Ｖ　＝　Ｉ　Ｖとな
り、前述の０．８５Ｖ以下に落ちないからである。そし
て、出力端子（６）の電位が−０，３５Ｖより高電位に
回復し、５ＢＤｎｐｎ　トランジスタ（１６）のエミッ
タ電位が一〇、３５Ｖ　＋　０．６　Ｖ　＝　０．２５
Ｖ、ベース電位か０．２５Ｖ　＋　０．７５ｖ＝ｉｖよ
り高電位に回復して初めて上記５ＢＤｎｐｎトランジス
タ（１６）は非導通に転することになる。

このように、上記した従来のバイポーラ論８！回路では
、ノイズに影響されて回路としてのスイッチンク時間す
なわち出力ＩＩ　Ｌ　ＩＩ、“Ｈ”の伝播に時間遅れか
生ずるという問題点かあった。

この発明は、このような問題点を解消するためになされ
たもので、ノイズに影響されることなく短いスイッチン
ク時間て動作させることのてきるバイポーラ論理回路を
提供することを目的とする。

〔課題を解決するための手段〕

この発明によるバイポーラ論理回路は、ベースに供給さ
れるロウ論理を指定する信号、ハイ論理を指定する信号
のいずれか一方の信号に応答して導通し、他方の信号に
応答して非導通になる第１のトランジスタと、該第１の
トランジスタの導通に応答してロウ論理出力、ハイ論理
出力のいずれか一方の論理出力を発生し、上記第１のト
ランジスタの非導通に応答して他方の論理出力を発生す
る出力端子とを具え、さらに上記第１のトランジスタの
導通に同期して予め設定された微少期間のみ導通して上
記ｉ１のトランジスタのコレクタ電位を、上記第１のト
ランジスタの導通によって表わされる論理か上記出力端
子に実質的な遅れを伴なうことなく伝送される電位レベ
ルに強制的に設定する第２のトランジスタを具備してい
る。

（作用） この発明においては、第１のトランジスタか導通すると
１．これに同期して第２のトランジスタか微少期間のみ
導通する。第２のトランジスタが導通すると第１のトラ
ンジスタのコレクタ電位を、上記第２のトランジスタに
よって決定されるレベルに強制的に設定する。これによ
り、上記第１のトランジスタか非導通の間にノイズによ
りそのコレクタ電位か所定値と異なる電位にあっても、
上記第１のトランジスタの導通によって表わされる論理
は出力端子に実質的な遅れを伴なうことなく伝送される
。上記微少期間経過後は、第２のトランジスタは非導通
状態となり、その後のバイポーラ論理回路の動作に何ら
の悪影響も与えない。

（実施例） 第１図はこの発明によるバイポーラ論理回路の第１の実
施例を示す。同図で（２）〜（３６）は第４図の従来の
バイポーラ論理回路と同一のものであるから、それらに
関する説明は省略する。この回路で第１のトランジスタ
として作用する５ＢＤｎｐｎ　）−ランジスタ（８）と
ダイオード（１４）との直列接続に対して、上記５ＢＤ
ｎｐｎ　）ランジスタ（８）のコレクタ電位レベルを設
定するレベル設定回路（３７）か設けられている。

次に、このレベル設定回路（３７）の構成を説明する。

　ＳＢＤ　（３８）のカソードは５ＢＤｎｐｎ　トラン
ジスタ（８）のベースに接続され、アノードは５ＢＤｎ
ｐｎ　トランジスタ（４０）のベースに接続されている
。５ＢＤｎｐｎトランジスタ（４０）のベースはまた抵
抗（４２）を介して高電位電源接続用端子（２）に接続
され、且つキャパシタ（４４）を介して低電位電源接続
用端子（４）に接続されている。これらの抵抗（４２）
とキャパシタ（４４）は後程説明する第２のトランジス
タとして作用する５ＩＩＤｎｐｎ　トランジスタ（５８
）の導通期間を決定するタイくング回路として作用する
。５ＢＤｎｐｎ　）ランシスタ（４０）のエミッタと低
電位電源接続用端子（４）との間にはＳＲＤ　（４６）
とダイオード（４８）とか順方向に直列に接続されてい
る。（５０）は５ＢＤｎｐｎ　）ランシスタで、そのエ
ミッタはＳＢＤ　（：１８）のカソードに接続され、−
ベースは抵抗（５２）を介して高電位′７Ｉ！源接続用
端子（２）に接続され、コレクタは５ＢＤｎｐｎ　トラ
ンジスタ（４０）のコレクタに接続されている。また、
５ＢＤｎｐｎ　トランジスタ（５０）のコレクタは順方
向に直列接続されたＳＢＤ　（５４）、（５６）を経て
第２のトランジスタとして作用する５ＢＤｎｐｎ　ｌ−
ランジスタ（５８）のベースに接続されている。５ＢＤ
ｎｐｎトランジスタ（５８）のエミッタは低電位電源接
続用端子（４）に直接接続され、ベースは抵抗（５０）
を介して低電位電源接続用端子（４）に接続されている
。

また、５ＢＤｎｐｎ　トランジスタ（５８）のコレクタ
にはＳＢＤ　（６２）のカソードが接続され、該ＳＢＤ
　（６２）のアノードは５ＢＤｎｐｎ　トランジスタ（
８）のコレクタに接続されている。

次に上記のように構成された第１図の回路の動作につい
て説明する。まず第１のトランジスタである５ＢＯｎｐ
ｎ　トランジスタ（８）のベースに入力端子（１０）か
らロウレベルの信号か入力されると、第４図の従来回路
と同様に該５ＢＤｎｐｎ　）ランシスタ（８）は非導通
状態となる。また、５ＢＤｎｐｎ　）ランジスタ（５０
）は導通、５ＢＤｎｐｎ　トランジスタ（４０）は非導
通となり、５ＢＤｎｐｎ　）ランジスタ（５８）は非導
通となる。

その結果５ＢＤｎｐｎ　トランジスタ（１６）、（２８
）が導通する。また、５ＢＤｎｐｎ　トランジスタ（１
６）のコレクタ電位が低下するため、５ＢＤｎｐｎ　ト
ランジスタ（２０）およびｎｐｎ　トランジスタ（２２
）は非導通となる。それによって出力端子（６）の電位
はロウレベルになる。

一方、入力端子（１０）からＳＢ、Ｄｎｐｎトランジス
タ（８）のベースにハイレベルの信号か入力されると、
従来回路と同様に該５ＢＤｎｐｎ　トランジスタ（８）
は導通状態となる。また、５ＢＤｎｐｎ　トランジスタ
（５ｏ）のコレクタ・エミッタ間は非導通となるが、ベ
ース・コレクタ間は順バイアスされ、そのベースからコ
レクタに電流か流れる。これによって５ＢＤｎｐｎ　ト
ランジスタ（５８）が導通する。一方、キャパシタ（４
４）力＼“抵抗（４２）を介して所定レベルにまて充電
されると５ＢＤｎｐｎ　トランジスタ（４０）か導通し
、上記５ＢＤｎｐｎトランジスタ（５８）は非導通とな
る。

具体的な数値を示して説明すると、例えば、５ＢＤｎｐ
ｎ　トランジスタ（８）のベースに供給されるロウレベ
ル信号の電位を１．ＯＶとすると、ＳＢＤ　（３８）の
アノードの論理振幅ＶＰ−Ｐ３８は、次の（１）式によ
って約０．５ｖとなる。

Ｖ　ｐ−Ｐ３Ｂ、＝　（Ｖ　ＩＩＥ４Ｑ＋　Ｖ　５ＢＤ
４６　＋　Ｖ　ｐＮ４６）（１，ＯＶ　＋　Ｖ　５Ｂｏ
ｉａ　） ユ（０，７５Ｖ　＋　０．５　Ｖ　＋　０−７５Ｖ　）
−（１０Ｖ＋０．５　Ｖ） ＝０．５Ｖ　　　　　　　・・・・・・・・・・（１）
但し、ＶＢＥ４０は５ＢＤｎｐｎ　トランジスタ（４ｏ
）ノヘース・工よツタ間電圧、 Ｖ、ｉＩ！０４Ｂは５ＢＤ（４６）のアノード・カソー
ド間電圧、 ＶＰ□８はタイオード（４８）のアノード・カソード間
電圧、 ｖｓａｏ：＋ａはＳＢＤ　（３８）のアノード・カソー
ド間電圧である。

この場合、５ＢＤｎｐｎ　トランジスタ（５０）か非導
通になった後、５ＢＤｎｐｎ　トランジスタ（４０）が
導通するまでの時間Δｔは、次の（２）式によって０．
１７ＣＲとなる。

＝　０．］７ＣＲ・・・・・・・・・・（２）但し、Ｒ
は抵抗（４２）の抵抗値、 Ｃはキャパシタ（４４）の容量値、 １、は抵抗（４２）を流れる電流、 Ｖ　ｃｃ　（＝５　Ｖ　）は高電位型ＴＡ接続用端子（
２）の電圧である。

従って、５ＢＤｎｐｎ　）−ランジスタ（５８）は０．
１７ＣＲて規定される時間たけ導通する。

５ＢＤｎｐｎ　トランジスタ（５８）か導通している時
の５ＢＤｎｐｎ　ｈランジスタ（８）のコレクタ電位は
［＋　、　７５　Ｖ（”＝Ｖ　＊ａｔ８ａ　＋　Ｖ　５
ＢＤ６２　＝　０．２５Ｖ　＋　０．５　Ｖ　）　テす
る。但し、Ｖ□ｔｓ１３はトランジスタ（５８）のコレ
クタ・エミッタ間飽和電圧、Ｖ５Ｂｏ６□はＳＢＤ　（
６２）のアノード・カソード間電圧である。

従って１．出力端子（６）にノイズが印加されて、その
電位か出力クランプ用ＳＢＤ　（３６）の順方向電圧−
Ｏ，ＳＶ程度にクランプされても、５ＢＤｎｐｎ　トラ
ンジスタ（８）のコレクタ電圧、すなわち５ＢＤｎｐｎ
　トランジスタ（１６）のベース電位は、従来回路のよ
うに出力端子（６）の電圧に依存せず、強制的に上記０
．７５Ｖ　（ユＶ　＊ａｔ＋ｓｅ　＋　Ｖ　５ＢＤ６２
　）　ニ設定される。

このため、出力端子（６）のノイズによる出力“ロウ”
、“ハイ”伝播の遅延は起こらない。

また、５ＢＤｎｐｎ　トランジスタ（５８）の導通期間
はキャパシタ（４４）と抵抗（４２）とからなるタイミ
ング回路により前述の０．１７ＣＲの期間のみに限定さ
れ、出力かハイからロウに変化する直前の５ＢＤｎｐｎ
　）−ランシスタ（８）のコレクタ電位は本来の１．Ｏ
Ｖ　（）Ｖ　＊ａｔ６＋　Ｖ　ＰＨ１０）に設定できる
。従って、この発明の回路では、出力のノイズの有無に
拘らず出力“ハイ”、′ロウ”の伝播時間は出力にノイ
ズかない場合の従来回路のそれと同一になる。

第２図に、５ＢＤｎｐｎ　トランジスタ（８）のベース
電位、コレクタ電位、出力端子（６）の電位レベルの変
化を表わすタイミング図を示す。同図において、ｔｌて
入力端子（１０）から５ＢＤｎｐｎ　トランジスタ（８
）のベースにハイレベルの信号ｖｆ）Ｉか印加されると
、トランジスタ（８）固有の遅れΔｔまたけ遅れたｔ２
て、該トランジスタ（８）のコレクタ電位は、５ＢＤｎ
ｐｎ　）ランシスタ（５８）が導通することによりＶ　
！１８０８２　＋　Ｖ　ｇ−ｔ５ａ　＝　０．２５Ｖ　
＋　０．５　Ｖ　＝　０．７５Ｖになる。ｔ２から回路
固有の伝播時間Δｔ２遅れたｔ３で出力端子（６）の論
理はハイレベルＶ。＋（になる。５ＢＤｎｐｎ　トラン
ジスタ（５８）がｔ２で導通してから抵抗（４２）とキ
ャパシタ（４４）とによって決まる０、１７ＣＲ後のｔ
４で上記５ＢＤｎｐｎ　トランジスタ（５８）は非導通
になり、上記５ＢＤｎｐｎ　トランジスタ（８）のコレ
クタ電位はＶ　Ｄ、、　＋　Ｖ　、、ｔ８＝＝　０．７
５Ｖ　＋　０．２５Ｖ＝ＩＶになる。よって、その後は
レベル設定回路（３７）か無い従来のバイポーラ論理回
路と同様に動作する。

上述の第１図に示す第１の実施例ては、５ＢＤｎｐｎト
ランジスタ（５８）か導通した時の５ＢＤｎｐｎ　トラ
ンジスタ（８）のコレクタ電位０．７５Ｖを得るために
、ＳＢＤ　（６２）を５ＢＤｎｐｎ　トランジスタ（５
８）のコレクタと５ＢＤｎｐｎ　トランジスタ（８）の
コレクタとの間に接続したか、第３図に示すこの発明の
第２の実施例では、第１図の回路におけるＳＢＤ　（５
６）とＳＢＤ　（６２）を取り除き、５ＢＤｎｐｎ　ト
ランジスタ（５８）のエミッタと低電位電源接続用端子
（２）との間に第１図の回路のＳＢＤ　（６２）と同様
なＳＢＤ　（６４）か接続されている。

第３図の実施例の動作態様は第１図の回路のそれと全く
同様であり、また、第１図の回路と同様の機能を果たす
ことができる。

第５図は、この発明のバイポーラ論理回路の第３の実施
例で、第１図に示す第１の実施例におけるレベル設定回
路（３７）中の５ＢＤｎｐｎ　トランジスタ（５０）を
取り除き、代わりにＳＢＤ　（６５）を使用したもので
ある。すなわち、ＳＢＤ　（５５）のカソードは５ＢＤ
（３８）のカソードに接続され、ＳＢＤ　（６５）のア
ノードは抵抗（５２）を介して高電位″ｆｒＬ源接続相
接続用端子に接続され、ＳＢＤ　（６５）のアノードと
抵抗（５２）との接続点（６６）は５ＢＤｎｐｎ　）ラ
ンジスタ（４０）のコレクタに接続されている。

第５図のバイポーラ論理回路のレベル設定回路（３７）
以外の回路の動作は第４１１の従来のバイポーラ論理回
路の動作と同様である。第５図のバイポーラ論理回路に
おいて、入力端子（１０）からロウレベルの信号が入力
されると、レベル設定回路（３７）の５ＢＤｎｐｎ　）
ランジスタ　（４０）は非導通になり、−方、上記ＳＢ
Ｄ　（６５）は導通する。ＳＢＤ　（５５）か導通する
ことにより接続点（６６）のレベルか低下して５ＢＤｎ
ｐｎトランジスタ　（５８）は非導通になる。

入力端子（１０）からハイレベルの信号か入力されると
、レベル設定回路（３７）のＳＢＤ　（６５）は非導通
になって、接続点（６６）のレベルは高くなる。これに
よって、５ＢＤｎｐｎ　トランジスタ（５８）は導通す
る。また、キャパシタ（４４）か抵抗（４２）を介して
所定レベルにまで充電されると、５ＢＤｎｐｎ　トラン
ジスタ（４０）は導通し、これによって上記５ＢＤｎｐ
ｎ　）−ランジスタ　（５８）は非導通になる。その他
の動作および機能は第１図のバイポーラ論理回路のそれ
と全く同様である。

第６図はこの発明のバイポーラ論理回路の第４の実施例
で、第３図に示す＄２の実施例におけるレベル設定回路
（３７）中の５ＢＤｎｐｎ　トランジスタ（５０）を取
り除き、代わりにＳＢＤ　（６５）を使用したもので、
ＳＢＤ　（６５）のカソードはＳＢＤ　（３８）のカソ
ードに接続され、ＳＢＤ　（６５）のアノードは抵抗（
５２）を介して高電位電源接続用端子（２）に接続され
、５ＢＤ（６５）のアノードと抵抗（５２）との接続点
（６６）は５ＢＤｎｐｎ　トランジスタ（４０）のコレ
クタに接続されている。この第６図のバイポーラ論理回
路の動作、機能は前述の第１図および第５図のバイポー
ラ論理回路のそれと全く同様である。

なお、本願発明の各実施例におけるレベル設定回路（３
７）の５ＢＤｎｐｎ　）ランジスタ（５８）の導通期間
は数ｎｓでよいのて、この導通期間を決定するタイミン
グ回路を構成するキャパシタ（４４）を半導体の接合容
量、酸化膜容量、窒化膜容量等で構成しても、これによ
りチップのサイズか特に大きくなることはない。

（発明の効果） 以上のように、この発明によれば、第１のトランジスタ
である５ＢＤｎｐｎ　トランジスタ（８）の導通に同期
してレベル設定回路（３７）の第２のトランジスタであ
る５ＢＤｎｐｎ　）ランシスタ（５８）が予め定められ
た期間だけ導通し、上記第１のトランジスタである５Ｂ
Ｄｎｐｎ　）ランジスタ（８）のコレクタ電位が、該５
ＢＤｎｐｎ　）ランジスタ（８）のみの導通によって設
定されるコレクタ電位より低い電位に強制的に引下げら
れるから、出力端子（６）に導入されるノイズの影響を
受けて５ＢＤｎｐｎ　トランジスタ（１５）のベース電
位、つまり上記５ＢＤｎｐｎ　）ランジスタ（８）のコ
レクタ電位が所定値よりも低くなることがあっても、出
力端子（８）への論理レベルの伝播に時間遅れか生ずる
ことはない。

【図面の簡単な説明】

第１図はこの発明によるバイポーラ論理回路の第１の実
施例の回路図、第２図は第１図の論理回路の動作タイく
ングを示す図、第３図はこの発明によるバイポーラ論理
回路の第２の実施例の回路図、第４図は従来のバイポー
ラ論理回路の一例を示す回路図等各ミ、第５図はこの発
明によるバイポーラ論理回路の第３の実施例の回路図、
第６図はこの発明によるバイポーラ論理回路の第４の実
施例の回路図である。 （６）・・・・出力端子、（８）・・・・第１のトラン
ジスタ、（３７）・・・・レベル設定回路、（５８）・
・・・第２のトランジスタ。 第３ 閉 第６ 閏 手続補正書（自発）

Claims (1)

【特許請求の範囲】
1. （１）ベースに供給されるロウ論理を指定する信号、ハ
   イ論理を指定する信号のいずれか一方の信号に応答して
   導通し、他方の信号に応答して非導通になる第１のトラ
   ンジスタと、該第１のトランジスタの導通に応答してロ
   ウ論理出力、ハイ論理出力のいずれか一方の論理出力を
   発生し、上記第１のトランジスタの非導通に応答して他
   方の論理出力を発生する出力端子とを具えたバイポーラ
   論理回路において、上記第１のトランジスタの導通に同
   期して予め設定された微少期間のみ導通して上記第１の
   トランジスタのコレクタ電位を、該第１のトランジスタ
   の導通によって表わされる論理が上記出力端子に伝送さ
   れる電位レベルに強制的に設定する第２のトランジスタ
   を含むレベル設定回路を設けたことを特徴とするバイポ
   ーラ論理回路。