DE1789194B1 - Verfahren zur Herstellung eines Feldeffekttransistors - Google Patents

Verfahren zur Herstellung eines Feldeffekttransistors

Info

Publication number
DE1789194B1
DE1789194B1 DE19671789194 DE1789194A DE1789194B1 DE 1789194 B1 DE1789194 B1 DE 1789194B1 DE 19671789194 DE19671789194 DE 19671789194 DE 1789194 A DE1789194 A DE 1789194A DE 1789194 B1 DE1789194 B1 DE 1789194B1
Authority
DE
Germany
Prior art keywords
oxide layer
layer
silicon
source
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19671789194
Other languages
English (en)
Inventor
Selser Michael J
Boyd G Watkins
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Arris Technology Inc
Original Assignee
Arris Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Arris Technology Inc filed Critical Arris Technology Inc
Publication of DE1789194B1 publication Critical patent/DE1789194B1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • C—CHEMISTRY; METALLURGY
    • C11—ANIMAL OR VEGETABLE OILS, FATS, FATTY SUBSTANCES OR WAXES; FATTY ACIDS THEREFROM; DETERGENTS; CANDLES
    • C11C—FATTY ACIDS FROM FATS, OILS OR WAXES; CANDLES; FATS, OILS OR FATTY ACIDS BY CHEMICAL MODIFICATION OF FATS, OILS, OR FATTY ACIDS OBTAINED THEREFROM
    • C11C5/00—Candles
    • C11C5/002—Ingredients
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Feldeffekttransistors mit einer isolierten Gate-Elektrode aus Silizium, wobei auf einem Halbleiterkörper eines Leitfähigkeitstyps eine Oxidschicht erzeugt wird, diese Oxidschicht mit öffnungen versehen wird, durch diese öffnungen ein Dotierungsstoff zur Bildung einer Source- und einer Drainzone des entgegengesetzten Leitfähigkeitstyps in den Halbleiterkörper eindiffundiert wird, auf die Oxidschicht im Bereich zwischen der Source- und Drainzone die Gate-Elektrode aus Silizium aufgebracht wird und die Source- und die Drainzone und die Gate-Elektrode aus Silizium aufgebracht wird und die Source- und die Drainzone und die Gate-Elektrode mit Anschlußleitungen versehen werden.
Aus IBM Technical Disclosure Bulletin, VoI. 8, Nn 4, Sept. 65, Seiten 675 und 676, ist es bekannt, zur Herstellung eines Feldeffekttransistors die Oberfläche eines Siliziumsubstrats zu oxidieren, sodann von dem Siliziumsubstrat an den Stellen, an denen ein Dotierungsmittel eindiffundiert werden soll, die Oxidschicht wieder zu entfernen, hierauf das Dotierungsmittel durch Diffundieren an den freigelegten Source- und Drainzonen einzubringen, sodann die freigelegten Bereiche wiederum zu oxidieren und nach nochmaligem Entfernen der Oxidschicht an den Kontaktierungsstellen die Source-, Gate- und Drain-Elektroden durch Aufdampfen von Aluminium, Magnesium, Titan, Chrom oder Silizium aufzubringen. Abschließend wird noch eine Wärmebehandlung bei einer Temperatur im Bereich zwischen 300 und 700° C vorgenommen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das mit möglichst wenigen Verfahrensschritten auskommt, bei dem durch die Art der Herstellung eine präzise Ausrichtung der diffundierten Source- und Drainzonen zueinander und zur Gate-Elektrode möglich ist und das es gestattet, Feldeffekttransistoren mit niedriger Gate-Schwellenspannung herzustellen.
Ausgehend von dem eingangs genannten Verfahren löst die Erfindung diese Aufgabe dadurch, daß auf die auf dem Halbleiterkörper erzeugte Oxidschicht eine Schicht aus polykristallinem Silizium aufgebracht wird, daß vorgegebene Bereiche der Schicht aus polykristallinem Silizium entfernt werden, daß die durch die Entfernung dieser vorgegebenen Bereiche freigelegten Bereiche der Oxidschicht entfernt werden, daß durch die in der Schicht aus polykristallinem Silizium und in der
Oxidschicht erzeugte öffnungen der Dotierungsstoff für die Source- und die Drainzone in den Halbleiterkörper eindiffundiert wird, daß der im Bereich zwischen der Source- und der Drainzone liegende Teil der Schicht aus polykristallinem Silizium als Gate-Elektrode verwendet wird, und daß die Source- und die Drain-Zone und die Gate-Elektrode mit Anschlußleitungen versehen werden.
Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
Durch die Erfindung wird der Vorteil erzielt, daß die polykristalline Siliciumschicht gleichzeitig als Maske zur Begrenzung der Source- und Drainbereiche und damit zur Herstellung einer selbstausrichtenden Gateelektrode dient.
Der nach dem erfindungsgemäßen Verfahren hergestellte Feldeffekttransistor hat folgende vorteilhafte Eigenschaften:
1) Die Schicht aus dem polykristallinen Silicium, soweit sie nicht als Gate-Elektrode verwendet ist, dient als elektrostatische Abschirmung zur Verringerung unerwünschter Inversion zwischen aneinandergrenzenden Diffusionsbereichen.
2) Es kann eine dickere Gate-Oxydschicht verwendet werden, ohne daß hierdurch die Schwellenspannung des Transistors verändert wird.
3) Für das Verhältnis zwischen der Schwellenspannung des Transistors einerseits und der Durchbruchspannung der Oberflächenoxydschicht des Transistors andererseits wird ein verbesserter Werterzielt.
Im folgenden wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung erläutert; in dieser zeigen die
Fig. 1 bis 5, 7, 9, 11, 12, 14 und 16 jeweils in schematischer Schnittansicht einen Feldeffekttransistor in verschiedenen Stadien der Herstellung;
die Fig.6, 15 und 17 schematische Draufsichten auf den Feldeffekttransistor in verschiedenen Herstellungs-Stadien;
die Fig.8, 10 und 13 schematisierte perspektivische Ansichten des Feldeffekttransistors in verschiedenen Herstellungsstadien;
F i g. 18 eine Draufsicht auf mehrere Feldeffekttransistoren auf einem Plättchen;
Fig. 19 eine perspektivische Ansicht des Feldeffekttransistors im aufmontierten Zustand auf einem Sockel;
Fig.20 eine perspektivische Ansicht des in dem Sockel mit einer hermetisch schließenden Kappe verpackten Feldeffekttransistors.
Zur Herstellung eines Feldeffekttransistors innerhalb einer integrierten Schaltung wird ein N-Silicium-Substrat bzw. -plättchen verwendet; jedoch kann auch ein P-Silicium-Substratkörper verwendet werden.
In F i g. 1 ist ein Halbleiterplättchen 30 aus monokristallinem N-Silicium gezeigt. Herkömmlicherweise wird die N-Silicium-Kristallscheibe geläppt, gereinigt, entfettet und chemisch geätzt, um Läppschäden an der Oberfläche zu beseitigen und die Oberfläche für den nachfolgenden Schritt vorzubereiten.
Sodann wird auf der Oberfläche des Substrats 30 eine Schicht 31 (Fig.2) aus Siliciumoxid erzeugt, vorzugsweise besteht diese Oxidschicht aus Siliciumdioxid. Wie dem Fachmann bekannt, kann diese Oxidschicht in einem Ofen unter Verwendung von Dampf oder trockenem Sauerstoff als einem geeigneten Oxidationsmittel, oder durch pyrolytische Zersetzung von Siloxanen hergestellt werden.
Gemäß dem Grundgedanken der vorliegenden Erfindung wird auf der freiliegenden Oberfläche der Oxidschicht 31 eine Schicht 35 (F i g. 3) aus polykristallinem Silicium erzeugt Die Schicht 35 aus polykristallinem Silicium kann durch Abscheidung einer Siliciumschicht auf der Oxidschicht 31 gebildet werden.
Nach Durchführung dieses Verfahrensschrittes wird über der polykristallinen Siliciumschicht 35 eine zweite Siliciumoxidschicht 36 (F i g. 4) erzeugt. Die Oxidschicht 36 wird in gleicher oder ähnlicher Weise wie für die Erzeugung der Oxidschicht 31 beschrieben hergestellt. Im gezeigten Ausführungsbeispiel besteht die Oxidschicht 36 aus Siliciumdioxid.
In diesem Zeitpunkt werden sodann Teile der Oxidschicht 36 zur Bildung von öffnungen 38 und 39 (F i g. 5 und 6) entfernt, in welchen die polykristalline Schicht 35 offengelegt ist Bei dem beschriebenen Ausführungsbeispiel umgibt die öffnung 38 den einen Gate-Elektrode G bildenden Bereich, während die öffnung 39 den einen Widerstand R bildenden Bereich umgibt.
Die Entfernung von Teilen der Oxidschicht 36 zur Erzeugung der Fenster 38 und 39 erfolgt mittels selektiver Ätztechniken und -verfahren. Beispielsweise können Photoresist-Verfahren oder Lichtdruckverfahren verwendet werden. Hierbei wird lichtempfindliches Material verwendet, das als Maske gegen chemische Ätzmittel wirkt
Beispielshalber sei angenommen, daß ein Resist-Material auf die Oxidschicht 36 aufgebracht wird. Es wird an Luft getrocknet und zur Bildung einer harten Emulsion erhitzt Das Plättchen 30 wird durch ein Vakuum niedergehalten und eine Glasmaske über das Substrat 30 gelegt Die Maske wird ausgerichtet und herabgelassen und sodann das ganze Gebilde in einer Lehre festgehalten. Als nächstes wird das Gebilde mit UV-Strahlung belichtet; die UV-Strahlung durchdringt die klarsichtigen Teile der Glasmaske und polymerisiert die gesamte Oberfläche des Resist-Materials mit Ausnahme der maskierten, für die Öffnungen 38 und 39 vorgesehenen Bereiche. Das polymerisierte lichtempfindliche Material ist ätzfest. Das nicht belichtete lichtempfindliche Material bleibt unpolymerisiert und wird durch ein geeignetes Lösungsmittel entfernt. Die verbleibenden Teile der Resist-Schicht dienen als Ätzmaske für die darunterliegende Süiciumdioxidschicht schicht 36; als Ätzmittel für Siliciumdioxid eignet sich eine Fluorwasserstoffsäurelösung. Nach dem Ätzen der öffnungen 38 und 39 wird das polymerisierte Photoresist-Material durch ein geeignetes Lösungsmittel, beispielsweise Schwefelsäure, entfernt
Nunmehr werden Teile der polykristallinen Siliciumschicht 35 zur Herstellung der öffnungen 41 und 42 (Fig.7 und 8) entfernt. Die Öffnungen 41 und 42 stimmen in ihrer Konfiguration mit den in der Oxidschicht 36 erzeugten öffnungen 38 und 39 überein und sind in vertikaler Ausrichtung mit diesen angeordnet.
Wie oben erwähnt, ist für Siliciumdioxyd als Ätzlösung Fluorwasserstoffsäure erforderlich. Für polykristallines Silicium hingegen ist eine andere Ätzlösung notwendig; vorzugsweise dient hierzu eine Ätzlösung, welche 15 Volumenteile konzentrierte Salpetersäure, 5 Volumenteile Eisessigsäure sowie 2 Volumenteile konzentrierte Fluorwasserstoffsäure enthält. Die Oxidschicht 36 dient dabei als Maske zur Herstellung der Öffnungen 41 und 42 in der Schicht 35 aus polykristallinem Silicium; die durch die Öffnungen 38 und 39 freiliegenden Teile dieser polykristallinen Siliciumschicht 35 sind der Einwirkung der Ätzlösung für polykristallines Silicium ausgesetzt, wodurch die Öffnungen 41 und 42 gebildet werden.
Als nächstes werden nun Teile der ersten Oxidschicht 31 entfernt (Fig.9 und 10), derart, daß Öffnungen 44a und 44b entstehen. Außerdem wird auch der über der Gate-Elektrode liegende Bereich der zweiten Oxidschicht 36 entfernt. Ferner werden auch Teile der Oxidschicht 31 über den Widerstandsanschlußlaschen entfernt, derart, daß öffnungen 45 entstehen. Zur Begrenzung der Öffnungen 44 und 45 werden wiederum, wie weiter oben beschrieben, Photoresist-Verfahren verwendet. Die öffnung 44a gewährt einen Zugang für die Diffusion eines Source-Bereichs, und entsprechend die öffnung 44b für die Diffusion eines Drain-Bereichs.
Da das polykristalline Silicium durch die Fluorwasserstoffsäure, welche zum Ätzen von Siliciumdioxid dient, nicht angegriffen wird, kann die polykristalline Siliciumschicht 35 als Maske für die Herstellung der Öffnungen 44a und 44b in der Oxidschicht 31 dienen. Die verbleibenden Bereiche der Oxidschicht 36 und die den Widerstandsbereich umgebende Oxidschicht 31 sind durch die Resist-Maske geschützt.
Sodann wird die Resist-Maske entfernt und das Plättchen 30 nunmehr in herkömmlicher Weise, beispielsweise durch Eintauchen in Fluorwasserstoffsäure, gereinigt.
Sodann werden zur Herstellung des Sourcebereichs 50 und des Drainbereichs 51 durch die öffnungen 44a und 44b P-Bereiche durch Eindiffundieren in dem Plättchen 30 erzeugt (Fig. 11). Während dieses Diffusionsvorgangs werden der Gateelektrodenbereich und die Widerstandskontaktlaschen (Schicht 35) dotiert, derart, daß widerstandsarme polykristalline Bereiche entstehen. Die Diffusionbehandlung kann mit Bor durchgeführt werden, indem man Bortrichlorid in meßbar kontrollierter Weise in ein Trägergas (das zur Verringerung von Korrosion Sauerstoff enthält) einleitet; die Diffusionsbehandlung kann bei einer Diffusionstemperatur von 11500C während 60 Minuten erfolgen. Das Eindiffundieren von Bor ist in der Fachwelt bekannt und beispielsweise auf den Seiten 274—276 des Buchs
»Microelectronics« von Edward Keonjian, McGraw-Hill Book Company, Inc, 1963, beschrieben.
Als nächstes wird über dem Sourcebereich 50, dem Drainbereich 51 und den freiliegenden Teilen der polykristallinen Siliciumschicht 35 eine Oxidschicht 55 aufgebracht (Fig. 12 und 13). Die Oxidschicht 55, die entweder aus Siliciumoxid oder aus Siliciumdioxid bestehen kann, wird in gleicher oder ähnlicher Weise wie oben für die Herstellung der Oxidschicht 31 beschrieben erzeugt. Im gezeigten speziellen Ausführungsbeispiel besteht die Oxidschicht 55 aus Siliciumdioxid. Nach dem Stande der Technik kann die Diffusion und die Reoxidation in ein und demselben Ofen durchgeführt werden.
Sodann werden zur Herstellung von öffnungen 60 bis 64 (Fi g. 14 und 15) Teile der Oxidschichten 55 entfernt. Die Öffnung 60 dient zur Freilegung des Sourcebereichs 50, die Öffnung 61 zur Freilegung des Drainbereichs 51, die Öffnung 62 zur Freilegung des Gateelektrodenanschlusses und die öffnungen 63 und 64 zur Freilegung der Widerstandsanschlüsse. Die Herstellung der öffnungen 60 bis 64 erfolgt in gleicher Weise wie oben für die Herstellung der Öffnungen 38, 39 und 44 beschrieben.
Sodann wird ein dünner Metallfilm 70 (Fig. 16), beispielsweise aus Aluminium, durch Vakuumabscheidung auf die Oberseite des Plättchens auf die freiliegenden Oberflächen der Oxidschichten 31,36 und 55 aufgebracht Der Aluminium-Dünnfilm 70 dient zur Kontaktierung für die Halbleitervorrichtung. Der Aluminium-Dünnfilm 70 wird entweder in einer herkömmlichen Aufdampfvorrichtung durch Erhitzen von Aluminium mittels eines hitzebeständigen Metalldrahtes oder durch Elektronenstrahlaufdampfung abgeschieden.
Um die gezeigte Kontakt-Konfiguration zu erhalten, werden Teile des Aluminiumfilms 70 wieder entfernt (Fig. 17). Für diesen Zweck finden herkömmliche Photoresist- und Lichtätzverfahren von gleicher oder ähnlicher Art, wie sie oben für die Entfernung einer
ίο Oxidschicht beschrieben wurden, Anwendung. Jedoch wird als Ätzmittel Natriumhydroxid oder Auro-Strip verwendet. Sodann wird das Aluminium in herkömmlicher Weise mit dem darunterliegenden Halbleiter legiert.
Als nächstes wird nunmehr das Plättchen 30 (F i g. 18) in eine Vielzahl getrennter Halbleiteranordnungen, beispielsweise nach Art der Halbleiteranordnung 90 (Fig. 19), zerschnitten. Diese Halbleiteranordnung 90 wird in einem Behälter 91 gekapselt In dem Behälter 91 befindet sich ein hartes, isolierendes Glas, wie beispielsweise Borsilikat. Die Halbleiteranordnung 90 ist in das Glas 92 eingebettet und mit den Sockelstiften 94 durch Leiter 95 verbunden, wobei die erforderlichen elektrischen Verbindungen durch Lötung oder Schweißung hergestellt sind. Mit der Kapsel bzw. dem Sockel 91 ist eine Kappe 96 (Fig.20) hermetisch dichtschließend verbunden.
Für den Widerstand und das Verfahren zu seiner Herstellung wird im Rahmen dieser Patentanmeldung kein Schutz beansprucht.
Hierzu 3 Blatt Zeichnungen

Claims (3)

Patentansprüche:
1. Verfahren zur Herstellung eines Feldeffekttransistors mit einer isolierten Gate-Elektrode aus Silizium, wobei auf einem Halbleiterkörper eines Leitfähigkeitstyps eine Oxidschicht erzeugt wird, diese Oxidschicht mit öffnungen versehen wird, durch diese öffnungen ein Dotierungsstoff zur Bildung einer Source- und einer Drainzone des entgegengesetzten Leitfähigkeitstyps in den Halbleiterkörper eindiffundiert wird, auf die Oxidschicht im Bereich zwischen der Source- und Drainzone die Gate-Elektrode aus Silizium aufgebracht wird und die Source- und die Drainzone und die Gate-Elektrode mit Anschlußleitungen versehen werden, dadurch gekennzeichnet, daß auf die auf dem Halbleiterkörper erzeugte Oxidschicht eine Schicht aus polykristallinem Silizium aufgebracht wird, daß vorgegebene Bereiche der Schicht aus polykristallinem Silizium entfernt werden, daß die durch die Entfernung dieser vorgegebenen Bereiche freigelegten Bereiche der Oxidschicht entfernt werden, daß durch die in der Schicht aus polykristallinem Silizium und in der Oxidschicht erzeugten öffnungen der Dotierungsstoff für die Source- und die Drainzone in den Halbleiterkörper eindiffundiert wird, daß der im Bereich zwischen der Source- und der Drainzone liegende Teil der Schicht aus polykristallinem Silizium als Gate-Elektrode verwendet wird, und daß die Source- und die Drain-Zone und die Gate-Elektrode mit Anschlußleitungen versehen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Halbleitersubstrat aus Silizium besteht und die Oxidschicht aus Siliziumdioxid besteht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schicht aus polykristallinem Silizium als Ätzmaske beim Wegätzen freiliegender Teile der Oxidschicht verwendet wird.
DE19671789194 1966-09-26 1967-09-26 Verfahren zur Herstellung eines Feldeffekttransistors Ceased DE1789194B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58205366A 1966-09-26 1966-09-26
US59516366A 1966-11-17 1966-11-17

Publications (1)

Publication Number Publication Date
DE1789194B1 true DE1789194B1 (de) 1980-04-10

Family

ID=27078481

Family Applications (3)

Application Number Title Priority Date Filing Date
DENDAT158928D Active DE158928C (de) 1966-09-26
DE19671789194 Ceased DE1789194B1 (de) 1966-09-26 1967-09-26 Verfahren zur Herstellung eines Feldeffekttransistors
DE1967G0051179 Ceased DE1589852B2 (de) 1966-09-26 1967-09-26 Feldeffekttransistor

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DENDAT158928D Active DE158928C (de) 1966-09-26

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE1967G0051179 Ceased DE1589852B2 (de) 1966-09-26 1967-09-26 Feldeffekttransistor

Country Status (2)

Country Link
DE (3) DE1789194B1 (de)
GB (1) GB1186625A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2020531C2 (de) * 1970-04-27 1982-10-21 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren
JPS4982257A (de) * 1972-12-12 1974-08-08
JPS58165341A (ja) * 1982-03-26 1983-09-30 Toshiba Corp 半導体装置の製造方法
JPH0529329A (ja) * 1991-07-24 1993-02-05 Canon Inc 半導体装置の製造方法
DE102007041229A1 (de) * 2007-08-31 2009-03-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Schaltungsanordnung und ein Verfahren zum Verkapseln derselben

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3189973A (en) * 1961-11-27 1965-06-22 Bell Telephone Labor Inc Method of fabricating a semiconductor device

Also Published As

Publication number Publication date
DE1589852A1 (de) 1970-08-06
GB1186625A (en) 1970-04-02
DE158928C (de)
DE1589852B2 (de) 1979-08-02

Similar Documents

Publication Publication Date Title
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2153103C3 (de) Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE2745857C2 (de)
DE2213037C2 (de) Verfahren zur Herstellung eines MOS-Feldeffekttransistors mit einer polykristallinen Silizium-Gate-Elektrode
DE2125303B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2423670A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2928923A1 (de) Halbleitervorrichtung
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2103468B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
CH495633A (de) Halbleiteranordnung
DE1296263B (de) Verfahren zur Herstellung eines Transistors und nach diesem Verfahren hergestellter Transistor
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2723374A1 (de) Halbleiterstruktur mit mindestens einem fet und verfahren zu ihrer herstellung
DE3230569A1 (de) Verfahren zur herstellung eines vertikalkanaltransistors
DE2152296A1 (de) FET-Speicher-Mikrobaustein,FET-Einrichtungen dafuer und Verfahren zur Herstellung der FET-Einrichtungen
DE1789194B1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
EP0216945B1 (de) Verfahren zum Anbringen eines Kontaktes an einem Kontaktbereich eines Substrats aus Halbleitermaterial
EP0005181B1 (de) Verfahren zur Herstellung einer, Bauelemente vom Feldeffekttransistortyp enthaltenden, Halbleiteranordnung
DE1564528A1 (de) Verfahren zum Herstellen eines elektrisch leitenden Kanals in einem kristallinen Halbleiterkoerper

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OD Request for examination
8235 Patent refused