JPS58197730A - 集積回路装置の配線パタ−ン形成方法 - Google Patents
集積回路装置の配線パタ−ン形成方法Info
- Publication number
- JPS58197730A JPS58197730A JP7955082A JP7955082A JPS58197730A JP S58197730 A JPS58197730 A JP S58197730A JP 7955082 A JP7955082 A JP 7955082A JP 7955082 A JP7955082 A JP 7955082A JP S58197730 A JPS58197730 A JP S58197730A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- electron beam
- resist layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007261 regionalization Effects 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 238000010894 electron beam technology Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 9
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 3
- 230000035945 sensitivity Effects 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路装置の配線パターン形成方ン入に関し
、特に半導体集積回路装置の電極配線形成に際し用いら
れるいわゆるリフトオフ法の改良に関するものである。
、特に半導体集積回路装置の電極配線形成に際し用いら
れるいわゆるリフトオフ法の改良に関するものである。
２１１のレジスト層を用いて電極配線パターンを形成す
る方法の１つにいわゆるリフトオフ法があり、第１図（
Ａ）〜（Ｅ）にその方法の一例が示されている。図にお
いて、集積回路用半導体基板１の一生面上にフォトレジ
スト層２を被着形成しくＡ）、次にこのレジスト層２上
に更に第２のフォトレジスト層３を形成する（Ｂ）。し
かる後に、所望配線パターンに対応したパターンをもっ
て第２層レジスト３を露光現象処理するわけであるが、
第１層フォトレジスト２と第２層フォトレジスト３とを
同一エツチング剤に対してエツチング感度が異なるよう
に選定しておく。すなわち、第１層フォトレジスト２の
感度が第２層フェトレジスト３のそれに対して大となる
ような材質としておけば、当該エツチング剤に対して第
１層フォトレジスト２の開孔幅が第２１１フヤトレジス
ト３に比しより大となり、図（Ｃ）に示す如き断面を有
する開孔パターン４が得られる。
る方法の１つにいわゆるリフトオフ法があり、第１図（
Ａ）〜（Ｅ）にその方法の一例が示されている。図にお
いて、集積回路用半導体基板１の一生面上にフォトレジ
スト層２を被着形成しくＡ）、次にこのレジスト層２上
に更に第２のフォトレジスト層３を形成する（Ｂ）。し
かる後に、所望配線パターンに対応したパターンをもっ
て第２層レジスト３を露光現象処理するわけであるが、
第１層フォトレジスト２と第２層フォトレジスト３とを
同一エツチング剤に対してエツチング感度が異なるよう
に選定しておく。すなわち、第１層フォトレジスト２の
感度が第２層フェトレジスト３のそれに対して大となる
ような材質としておけば、当該エツチング剤に対して第
１層フォトレジスト２の開孔幅が第２１１フヤトレジス
ト３に比しより大となり、図（Ｃ）に示す如き断面を有
する開孔パターン４が得られる。
かかる状態で基板１の一主面全面に金属配線となるべき
例えばアルミニウム蝙５を被着すれば（Ｄ）、パターン
開孔部４において上層レジスト３が突出している関係−
ト、開孔部４内の基板１に直接被着された金属層５ａと
最上層金属層５とは完全に分離された状態となっている
。従って、フォトレジスト層２．３をすべて除去すれば
、基板１に直接被着している金属１１５ａのみが残って
、所望の配線パターンが形成されるのである。
例えばアルミニウム蝙５を被着すれば（Ｄ）、パターン
開孔部４において上層レジスト３が突出している関係−
ト、開孔部４内の基板１に直接被着された金属層５ａと
最上層金属層５とは完全に分離された状態となっている
。従って、フォトレジスト層２．３をすべて除去すれば
、基板１に直接被着している金属１１５ａのみが残って
、所望の配線パターンが形成されるのである。
他のリフトオフ法として、電子線用レジストを上下層共
に用い、上層レジストを電子ビーム露光処理して現像し
、しかるのちにこの上層レジストをマスクとして下層レ
ジストを酸素プラズマにより選択開孔する例があり、こ
の場合にもｉ！素プラズマに対する上下層レジストのエ
ツチング感度を異ならしめて第１図（Ｃ）の開孔４の如
き形状を得るものである。
に用い、上層レジストを電子ビーム露光処理して現像し
、しかるのちにこの上層レジストをマスクとして下層レ
ジストを酸素プラズマにより選択開孔する例があり、こ
の場合にもｉ！素プラズマに対する上下層レジストのエ
ツチング感度を異ならしめて第１図（Ｃ）の開孔４の如
き形状を得るものである。
、Ｆ述した従来のリフトオフ法では、エツチング剤や酸
素プラズマに対するエツチング感度差が人なるものが得
られず、よって開孔４の上下層の断差が太き（取れない
。従って、金属配線層５を全面に被着した時、レジスト
層トの配線１ｉ１５と基板１に直接被着した配線層５ａ
との完全な分離が困難となって、パターン欠落やリフト
オフ時の残り部が生じ正確で微細なパターンが形成困難
である。
素プラズマに対するエツチング感度差が人なるものが得
られず、よって開孔４の上下層の断差が太き（取れない
。従って、金属配線層５を全面に被着した時、レジスト
層トの配線１ｉ１５と基板１に直接被着した配線層５ａ
との完全な分離が困難となって、パターン欠落やリフト
オフ時の残り部が生じ正確で微細なパターンが形成困難
である。
本発明の目的は正確でかつ微細パターンの形成が可能な
集積回路装置の配線パターン形成方法を提供することで
ある。
集積回路装置の配線パターン形成方法を提供することで
ある。
本発明による配線パターン形成方法は、電子線用レジス
トの酸素プラズマに対するエツチング速度がフォトレジ
ストのそれに比し著しく大であるという事実を利用した
ものであって、その特徴とするところは、第１層レジス
トに電子線用レジストを用い、その上の第２層レジスト
にフォトレジストを用いたものである。
トの酸素プラズマに対するエツチング速度がフォトレジ
ストのそれに比し著しく大であるという事実を利用した
ものであって、その特徴とするところは、第１層レジス
トに電子線用レジストを用い、その上の第２層レジスト
にフォトレジストを用いたものである。
以下に図面を用いて本発明につき説明する。
第２図は本発明の実施例の製造工程順の断面図であり、
半導体基板１の一主面上に電子線用レジスト６を塗布し
くＡ）、そのｔに２層目レジストとして例えばＡＺタイ
プの７オトレジストアを被着形成する（Ｂ）。このフォ
トレジストアとしては、電子ビーム露光可能なレジスト
を用いれば電子ビーム露光方によって微細な加工が可能
となるが、光学的処理力によっても良い。電子ビーム又
は光学的露光及び現像処理により、配線パターンに対応
したエツチングパターンが第２層レジスト７に形成され
る（Ｃ）。
半導体基板１の一主面上に電子線用レジスト６を塗布し
くＡ）、そのｔに２層目レジストとして例えばＡＺタイ
プの７オトレジストアを被着形成する（Ｂ）。このフォ
トレジストアとしては、電子ビーム露光可能なレジスト
を用いれば電子ビーム露光方によって微細な加工が可能
となるが、光学的処理力によっても良い。電子ビーム又
は光学的露光及び現像処理により、配線パターンに対応
したエツチングパターンが第２層レジスト７に形成され
る（Ｃ）。
しかる後に、この第２層レジストアをマスクとして第１
層レジスト６に選択的にパターンを形成するものである
が、この場合酸素プラズマエツチング処理をなす。この
酸素プラズマに対しては、下層の電子線用レジスト６が
上−のフォトレジスト７に比し著しくエツチング速度が
大であることから、開孔４のレジスト層の断差は極めて
人とし得る（Ｄ）。こうして得られた基板上面にアルミ
ニウム等の金属層５を被着しくＥｅ、しかる後にレジス
ト層をすべて除去し不要の金属層５がリフトオフされて
、所望の金属層５ａのみが残って配線パターンが、形成
される（Ｆ）。尚、（Ｅ）の１程において、金属層５を
被着形成する場合、下層レジスト層６の厚さを金属層５
よりも大としておけば、金属１１５と５８との分離はよ
り一層完↑となる。
層レジスト６に選択的にパターンを形成するものである
が、この場合酸素プラズマエツチング処理をなす。この
酸素プラズマに対しては、下層の電子線用レジスト６が
上−のフォトレジスト７に比し著しくエツチング速度が
大であることから、開孔４のレジスト層の断差は極めて
人とし得る（Ｄ）。こうして得られた基板上面にアルミ
ニウム等の金属層５を被着しくＥｅ、しかる後にレジス
ト層をすべて除去し不要の金属層５がリフトオフされて
、所望の金属層５ａのみが残って配線パターンが、形成
される（Ｆ）。尚、（Ｅ）の１程において、金属層５を
被着形成する場合、下層レジスト層６の厚さを金属層５
よりも大としておけば、金属１１５と５８との分離はよ
り一層完↑となる。
叙上の如く、本発明によれば、２層レジストの開孔部に
おける断差が従来に比し著しく大とし得るので金属配線
パターンの欠落やりフトオフ時の残り等の問題が解決さ
れ、正確な微細パターンの形成が容易となる。
おける断差が従来に比し著しく大とし得るので金属配線
パターンの欠落やりフトオフ時の残り等の問題が解決さ
れ、正確な微細パターンの形成が容易となる。
第１図は従来のリフトオフ法を説明する製造工程順の断
面図、第２図は本発明の実施例の製造工程順のｌｌｉ向
図である。 主要部分の符号の説明 １・・・・・・半導体基板 ５・・・・・・金属配線層 ６・・・・・・電子線用レジスト層 ７・・・・・・フォトレジスト層 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 革、１図 ２ 襄２０
面図、第２図は本発明の実施例の製造工程順のｌｌｉ向
図である。 主要部分の符号の説明 １・・・・・・半導体基板 ５・・・・・・金属配線層 ６・・・・・・電子線用レジスト層 ７・・・・・・フォトレジスト層 出願人 パイオニア株式会社 代理人 弁理士 藤村元彦 革、１図 ２ 襄２０
Claims (1)
- 所定基板上に電子線用レジスト層を被着形成し、前記電
子線用、レジスト層上に更に光用レジスト顧を被着形成
し、前記光用レジスト層を選択的に除去して所望パター
ンを形成し、前記所望パターンが形成された前記光用レ
ジスト層をマスクとして下層の前記電子線用レジスト層
を酸素プラズマを用いて選択的に除去し、こうして得ら
れた前記所定基板上に配線層を被着してしかる後に前記
電子線レジスト層をすべて除去するようにしたことを特
徴とする集積回路装置の配線パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7955082A JPS58197730A (ja) | 1982-05-12 | 1982-05-12 | 集積回路装置の配線パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7955082A JPS58197730A (ja) | 1982-05-12 | 1982-05-12 | 集積回路装置の配線パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197730A true JPS58197730A (ja) | 1983-11-17 |
Family
ID=13693111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7955082A Pending JPS58197730A (ja) | 1982-05-12 | 1982-05-12 | 集積回路装置の配線パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197730A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51136538A (en) * | 1975-05-09 | 1976-11-26 | Ibm | Method of forming thin film having desired pattern on substrate |
| JPS5612599B2 (ja) * | 1973-12-17 | 1981-03-23 | ||
| JPS574127A (en) * | 1980-06-10 | 1982-01-09 | Fujitsu Ltd | Formation of conductor pattern |
-
1982
- 1982-05-12 JP JP7955082A patent/JPS58197730A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5612599B2 (ja) * | 1973-12-17 | 1981-03-23 | ||
| JPS51136538A (en) * | 1975-05-09 | 1976-11-26 | Ibm | Method of forming thin film having desired pattern on substrate |
| JPS574127A (en) * | 1980-06-10 | 1982-01-09 | Fujitsu Ltd | Formation of conductor pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3430290B2 (ja) | 半導体装置の製造方法 | |
| JPS58197730A (ja) | 集積回路装置の配線パタ−ン形成方法 | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| KR910007532B1 (ko) | 다층 레지스트 구조를 가진 부품 및 이의 제조 방법 | |
| JPH03209711A (ja) | 半導体装置の製造方法 | |
| JP2767594B2 (ja) | 半導体装置の製造方法 | |
| JPS62195125A (ja) | 微細パタ−ンの形成方法 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| JPS604221A (ja) | 半導体装置の製造方法 | |
| JPS5856422A (ja) | パタ−ン形成法 | |
| JPH03142466A (ja) | 半導体装置の製造方法及びそれに用いられるマスク | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPH03263834A (ja) | 半導体装置の製造方法 | |
| JPS6359540B2 (ja) | ||
| JPS61245585A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH01126606A (ja) | 回折格子の製造方法 | |
| JPH05241350A (ja) | レジストパターン形成方法 | |
| JPH02280316A (ja) | 集積回路のパターン形成方法 | |
| JPH03266437A (ja) | 半導体装置の製造方法 | |
| JPS5941832A (ja) | 位置検出用マ−クの形成方法 | |
| JPS63296344A (ja) | リフトオフ方法 | |
| JPS6341027A (ja) | レジストパタ−ン形成方法 | |
| JPS63221619A (ja) | 半導体装置の製造方法 | |
| JPH0666290B2 (ja) | 半導体装置の製造方法 |