DE10054936C1 - Herstellungsverfahren für eine integrierte Schaltung unter zumindest teilweisem Umwandeln einer Oxidschicht in eine leitfähige Schicht - Google Patents

Herstellungsverfahren für eine integrierte Schaltung unter zumindest teilweisem Umwandeln einer Oxidschicht in eine leitfähige Schicht

Info

Publication number
DE10054936C1
DE10054936C1 DE10054936A DE10054936A DE10054936C1 DE 10054936 C1 DE10054936 C1 DE 10054936C1 DE 10054936 A DE10054936 A DE 10054936A DE 10054936 A DE10054936 A DE 10054936A DE 10054936 C1 DE10054936 C1 DE 10054936C1
Authority
DE
Germany
Prior art keywords
oxide film
intermediate layer
layer
region
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10054936A
Other languages
English (en)
Inventor
Wolfram Karcher
Dieter Zeiler
Matthias Lehr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10054936A priority Critical patent/DE10054936C1/de
Priority to PCT/EP2001/011076 priority patent/WO2002037557A2/de
Priority to US10/415,416 priority patent/US20040048473A1/en
Priority to TW090127421A priority patent/TW533541B/zh
Application granted granted Critical
Publication of DE10054936C1 publication Critical patent/DE10054936C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

Die vorliegende Erfindung schafft ein Herstellungsverfahren für eine integrierte Schaltung mit den Schritten Bereitstellen eines Schaltungssubstrats (1); Vorsehen von einem ersten Metallisierungsbereich (10a) und einem zweiten Metallisierungsbereich (10b) aus einem ersten Metall in dem Schaltungssubstrat (1); Vorsehen einer Zwischenschicht (15) über dem ersten Metallisierungsbereich (10a) und dem zweiten Metallisierungsbereich (10b); Entfernen der Zwischenschicht (15) über dem ersten Metallisierungsbereich (10a) durch einen Ätzprozess unter gleichzeitiger Bildung eines Oxidfilms (100) an der Oberfläche des ersten Metallisierungsbereichs (10a) und zumindest teilweises Umwandeln des Oxidfilms (100) an der Oberfläche des ersten Metallisierungsbereichs (10a), so dass eine leitende Verbindung aus dem ersten Metall durch den Oxidfilm (100) entsteht, welche einen Anschluss zum ersten Metallisierungsbereich (10a) an der Oberfläche der resultierenden Struktur bildet.

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für eine integrierte Schaltung unter teilweisem Umwandeln ei­ ner Oxidschicht in eine leitfähig Schicht.
Aus der JP 2000-124175 A ist ein Herstellungsverfahren für eine integrierte Schaltung bekannt, wobei auf eine erste Me­ tallisierungsebene eine isolierende Schicht aufgetragen wird, in der Kontaktlöcher gebildet werden. Auf der resultierenden Struktur wird eine Metallschicht für die Kontakte aufgetra­ gen, welche anschließend zurückpoliert wird, so daß sie nur noch in den Kontaktlöchern verbleibt. Anschließend werden die Oberseiten der Kontakte von einer durch das Polieren erzeug­ ten Oxidschicht durch Ätzen gereinigt.
Die JP 3-76632 A und die JP 2000-91556 A offenbaren die Um­ wandlung von Wolframoxidschichten und das Unterdrücken ihrer Entstehung.
Die DE 199 01 210 A1 offenbart die Ätzung eine Schicht aus Wolframoxid mittels einer Halogenverbindung in einer oxidie­ renden Atmosphäre.
Obwohl prinzipiell auf beliebige integrierte Schaltungen an­ wendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf integrierte Schal­ tungen in Silizium-Technologie erläutert.
Fig. 3a-d zeigen schematische Darstellungen verschiedener Prozeßschritte eines bekannten Herstellungsverfahrens für ei­ ne integrierte Schaltung in Silizium-Technologie.
In Fig. 3a bezeichnet Bezugszeichen 1 ein Schaltungssubstrat aus Siliziumdioxid, in das zwei Metallisierungsbereiche 10a, 10b aus Wolfram eingebracht sind. Dieses Einbringen der Me­ tallisierungsbereiche 10a, 10b läßt sich beispielsweise da­ durch bewirken, dass im Anschluß an eine Grabenätzung Wolfram ganzflächig über dem Schaltungssubstrat 1 abgeschieden wird und danach durch chemisch-mechanisches Polieren derart ent­ fernt wird, dass die getrennten Metallisierungsbereiche 10a, 10b entstehen.
Mit dem gezeigten Verfahren soll erreicht werden, dass neben standardmäßigen Wolframkontakten auf den ersten Metallisie­ rungsbereich 10a auch eine zweite Art von Kontakten geschaf­ fen wird, bei denen eine Zwischenschicht 15 auf dem zweiten Metallisierungsbereich liegt, welche von oben durch einen Kontakt kontaktiert wird. Im vorliegenden Fall dient die Zwi­ schenschicht als Fusable Link und besteht aus SiN/WSix. Sie körnte jedoch auch eine metallische Barrierenschicht sein.
Wie in Fig. 3b gezeigt, wird in einem anschließenden Pro­ zeßschritt die Zwischenschicht 15 aus SiN/WSix über der resultierenden Struktur abgeschieden, so dass sie den ersten und zweiten Metallisierungsbereich 10a, 10b bedeckt. In einem darauffolgenden Prozeßschritt wird eine Photomaske 20 derart gebildet, dass sie die Zwischenschicht 15 über dem zweiten Metallisierungsbereich 10b abdeckt, die Zwischenschicht 15 jedoch über dem ersten Metallisierungsbereich 10a frei läßt.
Mit Bezug auf Fig. 3b finden danach ein Ätzprozeß und ein Lackstrip statt, beispielsweise in einem NF3-haltigen Plasma, um die Zwischenschicht 15 oberhalb des ersten Metallisie­ rungsbereichs 10a zu entfernen. Während dieses Ätzvorgangs und auch während des Lackstrips bildet sich oberhalb des Wolframs des ersten Metallisierungsbereichs 10a ein Oxidfilm 100 aus WOx. Die Bildung einer derartigen WOx-Schicht ist nachteilhafterweise nicht zu vermeiden.
Gemäß Fig. 3d wird im Anschluß an den vorhergehenden Pro­ zeßschritt ganzflächig eine Isolationsschicht 25, z. B. aus Siliziumdioxid, über der resultierenden Struktur abgeschie­ den. Danach werden Kontaktlöcher 12a, 12b oberhalb des ersten bzw. zweiten Metallisierungsbereichs 10a, 10b gebildet und diese mit Kontakten 11a, 11b aus Wolfram gefüllt. Letzteres Auffüllen mit den Kontakten kann analog zur Bildung des ers­ ten und zweiten Metallisierungsbereichs 10a, 10b dadurch vollzogen werden, dass Wolfram ganzflächig über der Struktur mit den Kontaktlöchern 12a, 12b abgeschieden wird und an­ schließend durch chemische-mechanisches Polieren wieder teil­ weise entfernt wird.
Wie Fig. 3d zu entnehmen bleibt beim bekannten Prozeß der Oxidfilm 100 erhalten, weshalb der Kontaktwiederstand zwi­ schen dem Kontakt 11a und dem ersten Metallisierungsbereich 10a unerwünschterweise erhöht ist.
Die der vorliegenden Erfindung zugrunde liegende allgemeine Problematik besteht also darin, dass die Oberflächen von be­ stimmten Metallschichten bzw. -bahnen, z. B. bei Verwendung von Wolfram als Metall, unter Einwirkung von bestimmten Äzga­ sen an der Oberfläche oxidieren können.
Beispielsweise haben solche WOx-Schichten den Nachteil, dass sie einen wesentlich höheren Widerstand als reines Wolfram besitzen, wodurch der Kontaktwiderstand zu darüberliegenden Ebenen, welche durch einen Kontakt damit verbunden sind, er­ höht wird. Weiterhin wird bei der Entstehung der WOx- Schichten ein Teil des Wolframs verbraucht, wodurch sich der Schichtwiderstand der Wolframbahn erhöht und die Planarität gestört ist.
Daher ist es Aufgabe der vorliegenden Erfindung, ein Herstel­ lungsverfahren für eine integrierte Schaltung zu schaffen, wobei einer Kontaktverschlechterung und Bahnwiderstandserhö­ hung durch die Ätzung der Zwischenschicht bzw. den Lackstrip entgegengewirkt werden kann.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Herstellungsverfahren gelöst.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, zumindest teilweise den Oxidfilm oberhalb des ersten Metallisierungsbereichs derart umzuwandeln, dass eine leiten­ de Verbindung aus dem ersten Metall durch den Oxidfilm ent­ steht, welche einen Anschluß zum ersten Metallisierungsbe­ reich an der Oberfläche der resultierenden Struktur bildet.
Das erfindungsgemäße Herstellungsverfahren weist gegenüber dem bekannten Lösungsansatz u. a. den Vorteile auf, dass der Kontaktwiderstand bei dem Kontakt ohne Zwischenschicht erheb­ lich reduziert ist und der Bahnwiderstand reduziert ist.
Ein weiterer Vorteil liegt darin, dass der Prozeßschritt zur Umwandlung des Oxidfilms in situ unmittelbar nachdem Pro­ zeßschritt zur Ätzung der Zwischenschicht vorzugsweise im gleichen Prozeßreaktor durchgeführt werden kann.
Ein weiterer Vorteil liegt darin, dass die Umwandlung be­ wirkt, dass die Volumenzunahme und damit Topologieänderung durch die Bildung des Oxidfilms zumindest teilweise rückgän­ gig gemacht wird.
In der. Unteransprüchen finden sich vorteilhafte Weiterbildun­ gen und Verbesserungen des in Anspruch 1 angegebenen Herstel­ lungsverfahrens.
Gemäß einer bevorzugten Weiterbildung wird die. Zwischen­ schicht derart strukturiert, dass sie einen Anschluß zum zweiten Metallisierungsbereich an der Oberfläche der resul­ tierenden Struktur bildet.
Gemäß einer weiteren bevorzugten Weiterbildung ist das erste Metall Wolfram, wobei das Gas WF6 aufweist.
Gemäß einer weiteren bevorzugten Weiterbildung werden über der resultierenden Struktur eine Isolationsschicht abgeschie­ den wird und darin ein erster Kontakt zum Kontaktieren des ersten Metallisierungsbereichs und ein zweiter Kontakt zum Kontaktieren der Zwischenschicht über dem zweiten Metallisie­ rungsbereich vorgesehen.
Gemäß einer weiteren bevorzugten Weiterbildung ist das Mate­ rial der Zwischenschicht SiN/WSix. Damit ist die Zwischen­ schicht als Fusable Link ausgebildet.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
Es zeigen:
Fig. 1a-e schematische Darstellungen verschiedener Pro­ zeßschritte eines Herstellungsverfahren für eine integrierte Schaltung in Silizium-Technologie als Ausführungsform der vorliegenden Erfindung;
Fig. 2 eine vergrößerte schematische Darstellung des Be­ reichs 100' in Fig. 1e; und
Fig. 3a-d schematische Darstellungen verschiedener Pro­ zeßschritte eines bekannten Herstellungsverfahrens für eine integrierte Schaltung in Silizium- Technologie.
In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Bestandteile.
Fig. 1a-e zeigen schematische Darstellungen verschiedener Prozeßschritte eines Herstellungsverfahren für eine integ­ rierte Schaltung in Silizium-Technologie als Ausführungsform der vorliegenden Erfindung, und Fig. 2 zeigt eine vergrößerte schematische Darstellung des Bereichs 100' in Fig. 1e.
Die in Fig. 1a bis 1c dargestellten Prozeßschritte entspre­ chen den bereits eingangsbeschriebenen Prozeßschritten gemäß Fig. 3a bis 3c. Daher wird auf eine wiederholte Beschreibung verzichtet.
Der Kernpunkt der beschriebenen Ausführungsform liegt im Pro­ zeßschritt, welcher im Zusammenhang mit Fig. 1d illustriert ist. In diesem Prozeßschritt wird der Oxidfilm 100 aus WOx mittels eines CVD-Prozesses mit dem Gas WF6 und optioneller­ weise Ar bei einer Temperatur von 400 bis 500°C zumindest teilweise umgewandelt. Zumindest teilweise umgewandelt heißt in diesem Zusammenhang, dass der Oxidfilm 100 in einen Film 100' umgewandelt wird, welcher isolierende Wolframoxidinsel­ chen 105 und leitende Wolframinselchen 110 aufweist, wobei verbundene Wolframinselchen Nebenschlüsse bilden, welche ei­ nen Anschluß vom ersten Metallisierungsbereich 10a zur Ober­ fläche des Films 100' darstellen.
Dies ist Fig. 2 deutlich erkennbar, welche eine vergrößerte schematische Darstellung des Bereichs 100' darstellt.
Folgende Reaktionen werden zur Erklärung dieses Umwandlungs­ phänomens benutzt:
3WO3+/-x + H2O + WF6 = 4WO3 + 6HF; 2HF + WO3 = WO2F2 + H2O
Im darauffolgenden in Verbindung mit Fig. 1e illustrierten Prozeßschritt wird analog zu Fig. 3d ein Isolationsfilm 25 auf der Oberfläche der resultierenden Struktur gebildet, wo­ nach Kontaktlöcher 12a, 12b geätzt werden. Diese Kontaktlö­ cher 12a, 12b werden anschließend mit Wolframkontakten 11a, 11b gefüllt, um den ersten Metallisierungsbereich direkt mit dem Kontakt 11a zu kontaktieren und den zweiten Metallisie­ rungsbereich 10b unter Zwischenschaltung der (leicht angeätz­ ten) Zwischenschicht 15' durch den Kontakt 11b zu kontaktie­ ren.
Mit diesen erfindungsgemäßen Prozeßschritt wird also er­ reicht, dass sich das WOx zumindest teilweise wieder zu W um­ wandelt und dadurch die Kontaktierung des ersten Metallisie­ rungsbereichs 10a mit einem im Vergleich zum Stand der Tech­ nik reduzierten Kontaktwiderstand und Bahnwiderstand gelingt.
Obwohl die vorliegende Erfindung vorstehend anhand eines be­ vorzugten Ausführungsbeispiels beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Wei­ se modifizierbar.
Insbesondere ist die Auswahl der Schichtmaterialien und Ätz­ mittel nur beispielhaft und kann in vielerlei Art variiert werden.
Bezugszeichenliste
10
a erster Metallisierungsbereich
10
b zweiter Metallisierungsbereich
1
Schaltungssubstrat
15
,
15
' Zwischenschicht
20
Photomaske
100
Oxidfilm
100
' Oxidfilm mit Nebenschlüssen aus Metall
25
Isolationsschicht
12
a,
12
b Kontaktlöcher
11
a,
11
b Kontakte
105
Oxidbereich
110
metallischer Nebenschluß

Claims (5)

1. Herstellungsverfahren für eine integrierte Schaltung mit den Schritten:
Bereitstellen eines Schaltungsubstrats (1)
Vorsehen von einem ersten Metallisierungsbereich (10a) und einem zweiten Metallisierungsbereich (10b) aus einem ersten Metall in dem Schaltungssubstrat (1)
Vorsehen einer Zwischenschicht (15) über dem ersten Metal­ lisierungsbereich (10a) und dem zweiten Metallisierungsbe­ reich (10b);
Entfernen der Zwischenschicht (15) über dem ersten Metalli­ sierungsbereich (10a) durch einen Ätzprozeß unter gleich­ zeitiger Bildung eines Oxidfilms (100) oberhalb des ersten Metallisierungsbereichs (10a); und
zumindest teilweises Umwandeln des Oxidfilms (100) oberhalb des ersten Metallisierungsbereichs (10a), so daß eine lei­ tende Verbindung aus dem ersten Metall durch den Oxidfilm (100) entsteht, welche einen Anschluß zum ersten Metalli­ sierungsbereich (10a) an der Oberfläche der resultierenden Struktur bildet;
wobei
das Umwandeln mittels eines CVD-Prozesses unter Verwendung von einem Gas durchgeführt wird, das als Bestandteile zu­ mindest das erste Metall und ein Halogen aufweist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Zwischenschicht (15) derart strukturiert wird, daß sie einen Anschluß zum zweiten Metallisierungsbereich (10b) an der Oberfläche der resultierenden Struktur bildet.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das erste Metall Wolfram ist und das Gas WF6 aufweist.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß über der resultierenden Struktur eine Isolationsschicht (25) abgeschieden wird und darin ein erster Kontakt (11a) zum Kontaktieren des ersten Metallisierungsbereichs (10a) und ein zweiter Kontakt (11b) zum Kontaktieren der Zwi­ schenschicht (15') über dem zweiten Metallisierungsbereich (10b) vorgesehen werden.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Material der Zwischenschicht (15) SiN/WSix ist.
DE10054936A 2000-11-06 2000-11-06 Herstellungsverfahren für eine integrierte Schaltung unter zumindest teilweisem Umwandeln einer Oxidschicht in eine leitfähige Schicht Expired - Fee Related DE10054936C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10054936A DE10054936C1 (de) 2000-11-06 2000-11-06 Herstellungsverfahren für eine integrierte Schaltung unter zumindest teilweisem Umwandeln einer Oxidschicht in eine leitfähige Schicht
PCT/EP2001/011076 WO2002037557A2 (de) 2000-11-06 2001-09-25 Herstellungsverfahren für eine integrierte schaltung unter zumindest teilweisem umwandeln einer oxidschicht in eine leitfähige schicht
US10/415,416 US20040048473A1 (en) 2000-11-06 2001-09-25 Method for producing an integrated circuit, at least partially transforming an oxide layer into a conductive layer
TW090127421A TW533541B (en) 2000-11-06 2001-11-05 Manufacturing method of integrating circuit for converting at least a portion of an oxide layer into a conducting layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10054936A DE10054936C1 (de) 2000-11-06 2000-11-06 Herstellungsverfahren für eine integrierte Schaltung unter zumindest teilweisem Umwandeln einer Oxidschicht in eine leitfähige Schicht

Publications (1)

Publication Number Publication Date
DE10054936C1 true DE10054936C1 (de) 2002-04-25

Family

ID=7662286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10054936A Expired - Fee Related DE10054936C1 (de) 2000-11-06 2000-11-06 Herstellungsverfahren für eine integrierte Schaltung unter zumindest teilweisem Umwandeln einer Oxidschicht in eine leitfähige Schicht

Country Status (4)

Country Link
US (1) US20040048473A1 (de)
DE (1) DE10054936C1 (de)
TW (1) TW533541B (de)
WO (1) WO2002037557A2 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276632A (ja) * 1990-03-26 1991-12-06 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000091556A (ja) * 1998-09-11 2000-03-31 Nec Corp 電極・配線膜およびこれを用いた半導体装置
JP2000124175A (ja) * 1998-10-15 2000-04-28 Hitachi Ltd 半導体装置の製造方法
DE19901210A1 (de) * 1999-01-14 2000-07-27 Siemens Ag Halbleiterbauelement und Verfahren zu dessen Herstellung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993011558A1 (en) * 1991-11-26 1993-06-10 Materials Research Corporation Method of modifying contact resistance in semiconductor devices and articles produced thereby
FR2695410B1 (fr) * 1992-09-04 1994-11-18 France Telecom Procédé de prétraitement d'un substrat pour le dépôt sélectif de tungstène.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03276632A (ja) * 1990-03-26 1991-12-06 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000091556A (ja) * 1998-09-11 2000-03-31 Nec Corp 電極・配線膜およびこれを用いた半導体装置
JP2000124175A (ja) * 1998-10-15 2000-04-28 Hitachi Ltd 半導体装置の製造方法
DE19901210A1 (de) * 1999-01-14 2000-07-27 Siemens Ag Halbleiterbauelement und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
US20040048473A1 (en) 2004-03-11
TW533541B (en) 2003-05-21
WO2002037557A2 (de) 2002-05-10
WO2002037557A3 (de) 2002-08-01

Similar Documents

Publication Publication Date Title
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE10256346B4 (de) Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
EP1454344B1 (de) Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
WO2001043171A1 (de) Verfahren zur herstellung einer hartmaske
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE19629886A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE102005038219A1 (de) Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE10223482A1 (de) Verfahren zum Bilden einer Metallschicht eines Halbleiterelementes
DE60132707T2 (de) Niedrigtemperaturverfahren zur Unterdrückung von Hügeln in Verbindungsleitungen von integrierten Schaltkreisen
DE4433535C2 (de) Programmierbares Halbleiter-Bauelement mit Verbindungsherstellstruktur und Verfahren zum Herstellen eines solchen
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE19943175A1 (de) Ätzverfahren und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung des Ätzverfahrens
DE10344273B4 (de) Verbesserter Kontakt für Speicherzellen
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE10107666C1 (de) Herstellungsverfahren für eine integrierte Schaltung, insbesondere eine Antifuse
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee