CN112435959A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN112435959A
CN112435959A CN202011311630.2A CN202011311630A CN112435959A CN 112435959 A CN112435959 A CN 112435959A CN 202011311630 A CN202011311630 A CN 202011311630A CN 112435959 A CN112435959 A CN 112435959A
Authority
CN
China
Prior art keywords
plating layer
layer
copper
additive
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011311630.2A
Other languages
English (en)
Inventor
吕术亮
李�远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011311630.2A priority Critical patent/CN112435959A/zh
Publication of CN112435959A publication Critical patent/CN112435959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供一种半导体器件及其制备方法。半导体器件的制备方法包括：提供半导体基体，其中，所述半导体基体上形成有多个间隔设置的导通孔；在所述导通孔内形成第一电镀层，其中，所述第一电镀层的厚度小于所述导通孔的深度；在形成有所述第一电镀层的导通孔内形成第二电镀层，其中，所述第二电镀层填充所述导通孔。本发明解决了半导体器件的导通孔内形成的电镀层内部有气孔，这会影响电镀层的导通性能的技术问题。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种半导体器件及其制备方法。
背景技术
随着半导体技术的不断发展，目前存储器制造技术已经逐步从简单的平面结构过渡到较为复杂的三维结构，三维存储器的技术研发是国际研发的主流之一。
然而，目前半导体器件的导通孔内形成的电镀层内部有气孔，这会影响铜结构的导通性能。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，以解决半导体器件的导通孔内形成的电镀层内部有气孔，这会影响电镀层的导通性能的技术问题。
本发明提供一种半导体器件的制备方法，包括：提供半导体基体，其中，所述半导体基体上形成有多个间隔设置的导通孔；在所述导通孔内形成第一电镀层，其中，所述第一电镀层的厚度小于所述导通孔的深度；在形成有所述第一电镀层的导通孔内形成第二电镀层，其中，所述第二电镀层填充所述导通孔。
其中，所述第一电镀层为第一铜电镀层，所述第一铜电镀层由第一铜电镀液电镀形成，所述第二电镀层为第二铜电镀层，所述第二铜电镀层由第二铜电镀液电镀形成，所述第一铜电镀液的成分与所述第二铜电镀液的成分不同。
其中，所述第一铜电镀液的成分包括抑制剂、加速剂以及平整剂，用于使得所述第一铜电镀层无缝隙形成在所述导通孔内。
其中，所述第二铜电镀液的成分包括抑制剂、位阻剂以及平整剂，用于形成Cu(111)晶面结构的第二铜电镀层。
其中，所述第一铜电镀液中添加有第一添加剂，所述第一添加剂具有第一参数；所述第二铜电镀液中添加有第二添加剂，所述第二添加剂具有第二参数，所述第一参数与所述第二参数不同。
本发明提供一种半导体器件，包括：半导体基体，其中，所述半导体基体上形成有多个间隔设置的导通孔；第一电镀层，所述第一电镀层形成在所述导通孔内，且所述第一电镀层的厚度小于所述导通孔的深度；第二电镀层，所述第二电镀层填充形成有所述第一电镀层的导通孔。
其中，所述第一电镀层为第一铜电镀层，所述第二电镀层为第二铜电镀层，所述第一铜电镀层的成分与所述第二铜电镀层的成分不同。
其中，所述第一铜电镀层无缝隙形成在所述导通孔内。
其中，所述第二铜电镀层为Cu(111)晶面结构。
其中，所述第一铜电镀层中添加有第一添加剂，所述第一添加剂具有第一参数；所述第二铜电镀层中添加有第二添加剂，所述第二添加剂具有第二参数，所述第一参数与所述第二参数不同。
综上所述，本申请第一电镀层的厚度小于导通孔的深度，第一电镀层的厚度较小，在形成较小厚度的第一电镀层工艺步骤中，第一电镀层内部就不易形成气孔，在导通孔内形成第二电镀层后，由于第一电镀层填充了部分导通孔，第二电镀层的厚度也较小，较小厚度的第二电镀层内部也不会形成气孔，进而整个导通孔内的电镀层就不会有气孔的产生，不会影响电镀层的导通性能，半导体器件的电性能较好。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1-图2为传统的半导体器件的制备工艺流程图；
图3为本发明提供的半导体器件的制备方法的工艺流程图；
图4是在图3中的导通孔内形成第一电镀层的结构示意图；
图5是在图4中的导通孔内填充第二电镀层的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在描述本发明的具体实施方式之前，先简单介绍下传统的半导体器件的制备方法。其一般过程(图1-图2)包括：在的半导体基体10的导通孔20内直接形成电镀层70，如铜电镀层，电镀层70填满导通孔20。然而，由于导通孔20一般较深，上述方法在导通孔20内形成的电镀层70一般存在气孔A，这会影响电镀层的导通性能。
基于上述问题，本发明提供一种半导体器件的制备方法。请参阅图3，图3为本发明提供的一种半导体器件的制备方法的工艺流程图。本申请首先在在导通孔20内形成厚度小于导通孔20深度的第一电镀层30，然后在导通孔20内形成填满导通孔20的第二电镀层40，这使得第一电镀层30的厚度较小，在形成较小厚度的第一电镀层30工艺步骤中，第一电镀层30内部就不易形成气孔A，在导通孔20内形成第二电镀层40后，由于第一电镀层30填充了部分导通孔20，第二电镀层40的厚度也较小，较小厚度的第二电镀层40内部也不会形成气孔A，进而整个导通孔20内的电镀层就不会有气孔A的产生，不会影响电镀层的导通性能，半导体器件的电性能较好。半导体器件的制备方法包括S1、S2、S3。S1、S2、S3详细介绍如下。
S1，请继续参阅图1，提供半导体基体10，其中，半导体基体10上形成有多个间隔设置的导通孔20。本步骤中，半导体基体10包括本体101与阻挡层102，本体101上设有连接孔，阻挡层102形成在连接孔的孔壁上，连接孔内填充有阻挡层50后的剩余空间形成导通孔20。
S2，请参阅图4，在导通孔20内形成第一电镀层30，其中，第一电镀层30的厚度H小于导通孔20的深度L。可选地，第一电镀层30的厚度H可以为导通孔20深度L的一半以上，如第一电镀层30的厚度H可以为导通孔20深度L的2/3，4/5等，本申请在此不限定第一电镀层30的具体厚度。
S3，请参阅图5，在形成有第一电镀层30的导通孔20内形成第二电镀层40，其中，第二电镀层40填充导通孔20。可以理解的是，第二电镀层40不仅填充导通孔20，第二电镀层40还覆盖半导体基体10的顶面。也就是说，在第二电镀层40包括第一部分以及与第一部分连接的第二部分，第一部分填充导通孔20，第二部分形成在半导体基体10与第一部分上。可以理解的是，第二电镀层40完全填充导通孔20。
本申请中，与图2所描述的方案相比，第一电镀层30的厚度H小于导通孔20的深度L，第一电镀层30的厚度较小，在形成较小厚度的第一电镀层30工艺步骤中，第一电镀层30内部就不易形成气孔A，在导通孔20内形成第二电镀层40后，由于第一电镀层30填充了部分导通孔20，第二电镀层40的厚度也较小，较小厚度的第二电镀层40内部也不会形成气孔A，进而整个导通孔20内的电镀层就不会有气孔A的产生，不会影响电镀层的导通性能，半导体器件的电性能较好。
在一个具体的实施例中，第一电镀层30为第一铜电镀层，第一铜电镀层由第一铜电镀液电镀形成，第二电镀层40为第二铜电镀层，第二铜电镀层由第二铜电镀液电镀形成，第一铜电镀液的成分与第二铜电镀液的成分不同。具体的，由于第一铜电镀液的成分与第二铜电镀液的成分不同，则形成的第一铜电镀层的成分与第二铜电镀层的成分就不同，这使得导通孔20内的铜电镀层既具有第一铜电镀层的特性，又具有第二铜电镀层的特性，导通孔20内的铜电镀层具有多种性能。从而，本申请的导通孔20内的铜电镀层不仅不会产生气孔A，而且还由于具有多种成分而具有不同的性能。
当然，在其他实施方式中，第一电镀层30还可以为其他材质的电镀层，如钨(W)电镀层；第二电镀层40也可以为其他材质的电镀层，如钨(W)电镀层。
第一铜电镀液的成分包括抑制剂、加速剂以及平整剂，用于使得第一铜电镀层无缝隙形成在导通孔20内。具体的，第一铜电镀液的上述成分的特性为在第一铜电镀液内不容易形成气孔A，第一铜电镀液电镀形成的第一铜电镀层密堆积，第一铜电镀层内不会有气孔A。从而，本申请的第一铜电镀液的成分特性以及导通孔20内的铜电镀层分两次电镀形成的综合作用使得第一铜电镀层内部就完全不会有气孔A产生，提升了铜电镀层的导通性能。本申请中，第一铜电镀层无缝隙形成在导通孔20内也可以理解为形成在导通孔20内的第一铜电镀层内部没有缺陷，如没有点缺陷，没有线缺陷，也没有面缺陷。
第二铜电镀液的成分包括抑制剂、位阻剂以及平整剂，用于形成Cu(111)晶面结构的铜电镀层。可以理解的是，Cu(111)为晶面指数为(111)的铜(Cu)。位组剂用于形成特定晶面指数为(111)的铜(Cu)。
晶面指数是晶体的常数之一，通过空间点阵中任意三结点的平面称为晶面。点阵中有一系列间距相等的晶面与此晶面相平行。为表征晶面，采用晶面指数，亦称为米勒(M.H.Miller)指数。晶面指数是晶面在3个结晶轴上的截距系数的倒数比，当化为整数比后，所得出的3个整数称为该晶面的米勒指数(Miller index)。也就是说，只要求得任一晶面与三条晶轴的三个截距，取其倒数，用最小公倍数乘之，将所得最小(互质)整数加以圆括号，即为晶面指数(若截距为负值，需在晶面指数上加一负号)。
Cu(111)是铜晶格的原子密排面堆积结构，和Cu(100)相比，Cu(111)薄膜具有不易氧化，表面扩散系数高，抗电迁移能力强，可靠性高等特点,并且对于只能用低温连接的产品有着巨大的优势。
本申请中，第二铜电镀液的上述成分用于形成Cu(111)晶面结构的铜电镀层。也就是说，第二铜电镀液的上述成分能够使得Cu(111)择优生长，使得导通孔20内的铜结构具有不易氧化，表面扩散系数高，抗电迁移能力强，可靠性高等性能。
从而，当本申请的导通孔20内的铜电镀层由第一铜电镀层和第二铜电镀层形成时，铜电镀层不仅填充性能良好，铜电镀层内不会有缺陷，不会有气孔A，铜电镀层也具有不易氧化，表面扩散系数高，抗电迁移能力强，可靠性高等特性，提升了半导体器件的导通性能，便于半导体器件后续的连接制程。
在一个具体的实施例中，第一铜电镀液中添加有第一添加剂，第一添加剂具有第一参数；第二铜电镀液中添加有第二添加剂，第二添加剂具有第二参数，第一参数与第二参数不同。可以理解的是，第一添加剂用于使得第一铜电镀液形成的第一铜电镀层无缝隙形成在导通孔20的孔壁。第二添加剂用于使得第二铜电镀液形成的第二铜电镀层为Cu(111)晶面结构。
从而，本申请通过第一添加剂的添加改变了第一铜电镀液的成分，以使得第一铜电镀层无缝隙形成在导通孔20内，通过第二添加剂的添加改变了第二铜电镀液的成分，以使得第二铜电镀层为Cu(111)的晶面结构。
可以理解的是，第一添加剂的第一参数包括第一添加剂的种类，第二添加剂的第二参数包括第二添加剂的种类，第一添加剂的种类与第二添加剂的种类不同。也就是说，添加剂的种类可以改变铜电镀液的特性，不同种类的添加剂可以使得铜电镀液具有不同的特性。
可以理解的是，第一添加剂的第一参数包括第一添加剂的浓度，第二添加剂的第二参数包括第二添加剂的浓度，第一添加剂的浓度与第二添加剂的浓度不同。也就是说，添加剂的浓度可以改变铜电镀液的特性，不同浓度的添加剂可以使得铜电镀液具有不同的特性。
可以理解的是，第一添加剂为多种，第一添加剂的第一参数包括第一添加剂的种类与浓度，多种第一添加剂的浓度配比为第一配比，第二添加剂为多种，第二添加剂的第二参数包括第二添加剂的种类与浓度，多种第二添加剂的浓度配比为第二配比，第一配比与第二配比不同。也就是说，添加剂的种类、和浓度配比均可以改变铜电镀液的特性，不同的添加剂种类、不同添加剂的浓度配比均可以使得铜电镀液具有不同的特性。
以上描述了本发明实施例的制备半导体器件的方法，本发明实施例还提供了一种半导体器件，该半导体器件可以使用但不限于使用上述制备方法来制备。图5是示出根据本发明实施例的半导体器件的示意图。
如图5所示，半导体器件包括：半导体基体10、第一电镀层30以及第二电镀层40。半导体基体10上形成有多个间隔设置的导通孔20，第一电镀层30形成在导通孔20内，且第一电镀层30的厚度H小于导通孔20的深度L，第二电镀层40填充形成有第一电镀层30的导通孔20。可以理解的是，第二电镀层40不仅填充导通孔20，第二电镀层40还覆盖半导体基体10的顶面。也就是说，在第二电镀层40包括第一部分以及与第一部分连接的第二部分，第一部分填充导通孔20，第二部分形成在半导体基体10与第一部分上。可以理解的是，第二电镀层40完全填充导通孔20。
本申请中，与图2的技术方案相比，半导体器件的第一电镀层30的厚度H小于导通孔20的深度L，第一电镀层30的厚度较小，在形成较小厚度的第一电镀层30工艺步骤中，第一电镀层30内部就不会形成气孔A，在导通孔20内形成第二电镀层40后，由于第一电镀层30填充了部分导通孔20，第二电镀层40的厚度也较小，较小厚度的第二电镀层40内部也不会形成气孔A，进而整个导通孔20内的电镀层就不会有气孔A的产生，不会影响电镀层的导通性能，半导体器件的电性能较好。
在一个具体的实施例中，第一电镀层30为第一铜电镀层，第二电镀层40为第二铜电镀层，第一铜电镀层的成分与第二铜电镀层的成分不同。可以理解的是，第一铜电镀层的成分与第二铜电镀层的成分不同，这使得导通孔20内的铜电镀层既具有第一铜电镀层的特性，又具有第二铜电镀层的特性，导通孔20内的铜电镀层具有多种性能。从而，本申请的导通孔20内的铜电镀层不仅不会产生气孔A，而且还由于具有多种成分而具有不同的性能。
在一个具体的实施例中，第一铜电镀层无缝隙形成在导通孔20内。根据上文论述可知，第一铜电镀液的成分特性为在第一铜电镀液内不容易形成气孔A，第一铜电镀液电镀形成的第一铜电镀层密堆积，第一铜电镀层内不会有气孔A。从而，本申请的第一铜电镀层的特性以及导通孔20内的铜电镀层分两次电镀形成的综合作用使得第一铜电镀层内部就完全不会有气孔A产生，提升了铜电镀层的导通性能。本申请中，第一铜电镀层无缝隙形成在导通孔20内也可以理解为形成在导通孔20内的第一铜电镀层内部没有缺陷，如没有点缺陷，没有线缺陷，也没有面缺陷。
在一个具体的实施例中，第二铜电镀层为Cu(111)晶面结构。根据上文论述可知，第二铜电镀层由第二铜电镀液电镀形成，第二铜电镀液的成分可以使得Cu(111)择优生长，使得导通孔20内的铜结构具有不易氧化，表面扩散系数高，抗电迁移能力强，可靠性高等性能。
在一个具体的实施例中，第一铜电镀层中添加有第一添加剂，第一添加剂具有第一参数；第二铜电镀层中添加有第二添加剂，第二添加剂具有第二参数，第一参数与第二参数不同。
根据上文描述可知，第一添加剂用于使得第一铜电镀液形成的第一铜电镀层无缝隙形成在导通孔20的孔壁。第二添加剂用于使得第二铜电镀液形成的第二铜电镀层为Cu(111)晶面结构。
可以理解的是，第一添加剂的第一参数包括第一添加剂的种类，第二添加剂的第二参数包括第二添加剂的种类，第一添加剂的种类与第二添加剂的种类不同。也就是说，添加剂的种类可以改变铜电镀液的特性，不同种类的添加剂可以使得铜电镀液具有不同的特性。
可以理解的是，第一添加剂的第一参数包括第一添加剂的浓度，第二添加剂的第二参数包括第二添加剂的浓度，第一添加剂的浓度与第二添加剂的浓度不同。也就是说，添加剂的浓度可以改变铜电镀液的特性，不同浓度的添加剂可以使得铜电镀液具有不同的特性。
可以理解的是，第一添加剂为多种，第一添加剂的第一参数包括第一添加剂的种类与浓度，多种第一添加剂的浓度配比为第一配比，第二添加剂为多种，第二添加剂的第二参数包括第二添加剂的种类与浓度，多种第二添加剂的浓度配比为第二配比，第一配比与第二配比不同。也就是说，添加剂的种类、和浓度配比均可以改变铜电镀液的特性，不同的添加剂种类、不同添加剂的浓度配比均可以使得铜电镀液具有不同的特性。
本申请通过第一添加剂的添加改变了第一铜电镀层的特性，以使得第一铜电镀层无缝隙形成在导通孔20内，通过第二添加剂的添加改变了第二铜电镀层的特性，以使得第二铜电镀层为Cu(111)的晶面结构。
以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种半导体器件的制备方法，其特征在于，包括：
提供半导体基体，其中，所述半导体基体上形成有多个间隔设置的导通孔；
在所述导通孔内形成第一电镀层，其中，所述第一电镀层的厚度小于所述导通孔的深度；
在形成有所述第一电镀层的导通孔内形成第二电镀层，其中，所述第二电镀层填充所述导通孔。
2.根据权利要求1所述的制备方法，其特征在于，所述第一电镀层为第一铜电镀层，所述第一铜电镀层由第一铜电镀液电镀形成，所述第二电镀层为第二铜电镀层，所述第二铜电镀层由第二铜电镀液电镀形成，所述第一铜电镀液的成分与所述第二铜电镀液的成分不同。
3.根据权利要求2所述的制备方法，其特征在于，所述第一铜电镀液的成分包括抑制剂、加速剂以及平整剂，用于使得所述第一铜电镀层无缝隙形成在所述导通孔内。
4.根据权利要求2所述的制备方法，其特征在于，所述第二铜电镀液的成分包括抑制剂、位阻剂以及平整剂，用于形成Cu(111)晶面结构的第二铜电镀层。
5.根据权利要求2～4任一项所述的制备方法，其特征在于，所述第一铜电镀液中添加有第一添加剂，所述第一添加剂具有第一参数；所述第二铜电镀液中添加有第二添加剂，所述第二添加剂具有第二参数，所述第一参数与所述第二参数不同。
6.一种半导体器件，其特征在于，包括：
半导体基体，其中，所述半导体基体上形成有多个间隔设置的导通孔；
第一电镀层，所述第一电镀层形成在所述导通孔内，且所述第一电镀层的厚度小于所述导通孔的深度；
第二电镀层，所述第二电镀层填充形成有所述第一电镀层的导通孔。
7.根据权利要求6所述的半导体器件，其特征在于，所述第一电镀层为第一铜电镀层，所述第二电镀层为第二铜电镀层，所述第一铜电镀层的成分与所述第二铜电镀层的成分不同。
8.根据权利要求7所述的半导体器件，其特征在于，所述第一铜电镀层无缝隙形成在所述导通孔内。
9.根据权利要求7所述的半导体器件，其特征在于，所述第二铜电镀层为Cu(111)晶面结构。
10.根据权利要求7所述的半导体器件，其特征在于，所述第一铜电镀层中添加有第一添加剂，所述第一添加剂具有第一参数；所述第二铜电镀层中添加有第二添加剂，所述第二添加剂具有第二参数，所述第一参数与所述第二参数不同。
CN202011311630.2A 2020-11-20 2020-11-20 半导体器件及其制备方法 Pending CN112435959A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011311630.2A CN112435959A (zh) 2020-11-20 2020-11-20 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011311630.2A CN112435959A (zh) 2020-11-20 2020-11-20 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN112435959A true CN112435959A (zh) 2021-03-02

Family

ID=74693242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011311630.2A Pending CN112435959A (zh) 2020-11-20 2020-11-20 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN112435959A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010921A1 (en) * 1997-08-23 1999-03-04 Applied Materials, Inc. Method of forming a barrier layer in a contact structure
CN1275802A (zh) * 1999-05-26 2000-12-06 日本电气株式会社 半导体器件及其制造方法
CN101840883A (zh) * 2009-03-16 2010-09-22 中芯国际集成电路制造(上海)有限公司 铜薄膜形成方法
CN104934363A (zh) * 2014-03-17 2015-09-23 中芯国际集成电路制造(上海)有限公司 在半导体器件中形成金属结构的方法及互连层的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999010921A1 (en) * 1997-08-23 1999-03-04 Applied Materials, Inc. Method of forming a barrier layer in a contact structure
CN1275802A (zh) * 1999-05-26 2000-12-06 日本电气株式会社 半导体器件及其制造方法
CN101840883A (zh) * 2009-03-16 2010-09-22 中芯国际集成电路制造(上海)有限公司 铜薄膜形成方法
CN104934363A (zh) * 2014-03-17 2015-09-23 中芯国际集成电路制造(上海)有限公司 在半导体器件中形成金属结构的方法及互连层的制作方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
彼得·拉姆: "《晶圆键合手册》", 30 November 2016, 国防工业出版社 *
菲利普•加罗，克里斯多夫•鲍尔: "《3D集成手册 3D集成电路技术与应用》", 31 May 2017, 中国宇航出版社 *

Similar Documents

Publication Publication Date Title
KR101980871B1 (ko) 관통형 ｔｇｖ 금속 배선 형성 방법
CN103730445A (zh) 具有双晶铜线路层的电路板及其制作方法
CN106469677B (zh) 具有双晶界的互连结构及其形成方法
CN104952786B (zh) 电互连结构及其形成方法
CN112435959A (zh) 半导体器件及其制备方法
DE112011101750T5 (de) Verfahren und Struktur zur Verbesserung der Leitfähigkeit enger kupfergefüllter Durchkontaktierungen
CN110021556B (zh) 半导体器件及其形成方法
US20230354505A1 (en) Integrating graphene into the skin depth region of high speed communications signals for a printed circuit board
CN108666261A (zh) 半导体结构及其形成方法
CN113106507B (zh) 一种用于微纳沟槽和盲孔填充的电镀钌镀液及配制方法
CN111668090A (zh) 一种半导体结构及其制造方法
CN102693958A (zh) 一种采用新型扩散阻挡层的铜互连结构及其制备方法
CN211480005U (zh) 半导体结构
CN112435960B (zh) 改善铝互连结构层间对准标记质量的方法
CN106257664B (zh) 具有自退火应变改进的铜层结构的形成
CN112151496B (zh) 一种内嵌电感的tsv结构及其制备方法
CN103077923A (zh) 一种可避免空洞的电镀铜的方法
KR20190045189A (ko) 실리콘에피택셜 웨이퍼의 제조방법 및 반도체 디바이스의 제조방법
Yan et al. Interfacial dynamics and formation of porous structures
JP2006165115A (ja) 半導体装置
CN110379817B (zh) 用于三维存储器的叠层结构、三维存储器及其制备方法
JP2003218115A (ja) ヴィアを有する配線構造
CN112018079B (zh) 一种铜互连结构及其制备方法
US11410931B2 (en) Crystallographic orientations of ruthenium films
CN103094191A (zh) 降低层间介质层介电常数的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210302

RJ01 Rejection of invention patent application after publication