TW464941B - Semiconductor device and production method thereof - Google Patents

Semiconductor device and production method thereof Download PDF

Info

Publication number
TW464941B
TW464941B TW089110102A TW89110102A TW464941B TW 464941 B TW464941 B TW 464941B TW 089110102 A TW089110102 A TW 089110102A TW 89110102 A TW89110102 A TW 89110102A TW 464941 B TW464941 B TW 464941B
Authority
TW
Taiwan
Prior art keywords
layer
wiring
semiconductor device
seed
forming
Prior art date
Application number
TW089110102A
Other languages
English (en)
Inventor
Akira Hoshino
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW464941B publication Critical patent/TW464941B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

464941 五、發明說明（l) 【發明背景】 發明之領域 本發明是關於一種半導體裝置及其產量方 關於一種具有抗電移能力的半導體裝置及复 / ，特別是 相關技術之描述 在一半導體裝置中 知sa从此2 、製造方法。 ^ 1 - ^ ~配線層（一溝槽配線贫 窗插塞）被形成，用以將形成在一半導體基 哪夂一接 點 如此 互作連接及元件與週邊電路之間的連接，正常^ ^件相 之一配線層是由一銘合金（如A1Cu及A1SiCu) $吕’ 當該半導體裝置尺寸變的較小時，—配線 便被製作的更小，此外，為了改進半導體裝置二接點窗 需要使用一較低電阻值的配線，一具有如此低之=的則 線層便是由銅（copper)所製成。 的酉己 圖5為一具有前述配線層（配線層形成區域）的剖面視 圖。 如圖5所示，該配線層形成區域包含一半導體基板 21、一絕緣層22、一阻障金屬23、一種子層（seed layer) 24及一配線層25 β 〇 例如’該半導體基板21為一 S i (矽）基板，且有元件 (未於圖式中繪出）被形成在其上。 該絕緣層22被形成在半導體基板21上，且具有一溝槽 22a，用以形成一配線層25，該絕緣層22係如由Si02(二氧 化矽）所形成’以成為該配線層25與其它配線層間的絕緣 (未於圖式中繪出）。
第5頁 4S4941
該阻障金屬23被形成在該絕緣層22上的一溝槽22a的 内壁上，以防止構成該配線層25的原子擴散進入該絕緣層· ’，者’該阻障金屬23是以如TiN(氮化鈦）、Ta(鈕）、 TaN(氮化鉅）、或者其相似物之類的物質所形成。 、該種子層24被形成在該溝槽22a之阻障金層23上，並 作為該配線層2 5之結晶成長的一核心，再者，該種子層2 4 是以如鋼之類的物質所形成。 該配線層25被形成在該種子層24上，以填充溝槽 2_2a，如上所述，該配線層25將形成在半導體基板2 1上的 元件相互連接’並將該元件與週邊電路連接，再者，該配 線層25是以如鋼之類的物質所形成。 其次’將在具有上述結構所形成之配線構造區域上作 說明。 圖6為一配線層構造區域之形成過程的剖面圖β · —首先’如圖6(a)所示，該半導體基板是由一以CVD(化 學氣相沈積）或者其相似方法所形成之絕緣層2 2所覆蓋， 同時’以光刻或者蝕刻在絕緣層22的預設區域上形成一溝 槽22a，用以構成該配線層25。 例，’如圖6(b)中所示’在該溝槽22a被形成之後， 使用非等向性濺鍍，依序在包含溝槽22a内壁的絕緣層22 Π 上形成阻障金屬23及種子層24，必須注意的是，其可能使 用日本公開專利號6 -140359、7-292474及10-259480所揭 、 露之非等向性技術。 如圖6(c)所示，在該阻障金屬23及種子層24構成之
第6頁 464941
後’以電解液電鍍’在該種子層24上形成一 Cu(鋼）層 2 5a。 於此之後’使用CMP(化學機械拋光）方法或其類似方 法1對該阻障金屬23、種子層24、及Cu層25a施以拋光， 使該絕緣層22的表面暴露，因此，該配線層25被形成以完 成圖5中之配線層形成區域。
在以電解液電鍍之配線層25(Cu層25a)的形成中，因 配線層25幾乎以相同方式成長在種子層24上，則有一如圖 6(c)及圖6(d)所示之殼層（接缝）26殘留在該配線層25上 的狀況，若該殼層26存在於配線層25中，則該殼層26在以 C Μ P化學機械拋光期間會被研磨劑（二氧化石夕及二氧化銘微 粒）所阻塞’此將顯著地降低該配線層25的可靠度及半導 體裝置產品的良率。 關於移除上述殼層2 6的方法，例如有一種稱為由下而 上填充的電解液電鍍方法’例如該由下而上填充被揭露於 nCu Haisen Gizyutu no Saisinno Tenkai (銅配線技術 之新發展）11 Real i zed Co.，Ltd p, 23 [ 1 ]中及"The Role of Additives an Electroplating 〇f Void-Free Cu in Sub-micron Damascene Features”[2]中 。
該由下而上填充為一種技術，係以錢鍍一添加物進乂 該電鍵液及定期施加一電場反轉’以增加自該溝槽（孔）底 部之膜的形成速度，如圖7(a)及圖7(b)中所示，在由下而 上填充中，該Cu(銅）層（配線層25).自溝槽22a底部的成長 速度是較自該絕緣層2 2或者該溝槽2 2 a的側壁還高，因 4S494 1_ 五、發明說明（4) 此，如圖7(c)所示，該殼層26呈現於Cu層25a是短的，所. 以，如圖7(d)所示，在該阻障金屬23、種子層24、及 Cu(銅）層25a被CMP化學機械拋光方法拋光之後，該配線層 25中可離開該殼層26。 在以電解液電鍍形成配線層2 5的技術中，一該配線層 25的電致遷移問題容易被引發。 例如，於"Cu Damascene Interconnects with Crystallographic Texture Control and its Electromigration Performance", Kazuhide Abe et a 1. 1998，IEEE IRPS，p 342 [3]所敘述之電致遷移，文件 [3]顯示一實驗結果，當該cu(銅）層的（丨1 1)結晶方向為 強大時，該電致遷移並不易引發；當該以（銅）層的（1 i 1 )結晶方向為脆弱時，亦即（1 1 1)結晶方向以外的方向為 強大時，則該電致遷移使極易引發。 於圖6所示之製造方法中’因種子層24的結晶方向不 被控制’在成長該種子層24上的配線層25中是由（1 1 1) 結晶方向以外之方向所主導。當在配線層25是由（丨1 n 結晶方向以外之方向所主導時，電致遷移是莽常容易被引 發’其導致所製造之半導體裝置的運作可靠度降低。 【發明概述】 本發明之一目的係提供一可改進運作可靠度的半導體 震置；本發明之另一目的係提供一抑制雷遷移的半導體 製造方法。 為了達到前述之目的，依據本發明之一實施態樣，該
第8頁 4 β 4 9 4 1 五、發明說明（5) 半導體裝置製造方 層，以作為導線之 形成一溝槽，以形 一阻障層以防止構 如當以一可被得到 線層之時，形成一 種子層上形成一具 層，以埋藏該溝槽 依據本發明， 1 )，則形成於其上 方向；因此，便不 裝置的運作可靠度 法包含步驟：在一基板上形成一絕緣 間的絕緣’在該絕緣層的—預設區蜮中 成一配線層；在該溝槽的—内壁上形成 成該配線層的原子擴散進入該絕緣層； 的實質上（1 1 1)結晶方向中形成該配 種子層作為一晶體成長核心；以及在該 有一貫質上（1 1 1 )結晶方向之配線 0 藉由使種子層的結晶方向為實質上（i i 之配線層同時具有實質上（丨1 υ結晶 易引發電致遷移，而改進製造之半導體 _ 鋒 該種子形成步驟可包含一在溝槽底部之阻障層上的種 子層形成步驟。 因此，於溝槽中，該配線層只朝一個方向成長，且無 接缝出現在配線層形成處。 … 前述種子形成步驟可包含一以非等向性濺鍍形成該種 子層的步驟。 該種子形成步驟可包含一蝕刻步驟，以蝕刻及移除形 成在溝槽侧壁上的種子層。 該種子形成步驟可包含一以不被電鍍液溶解物質形成 種子層之步驟。 Λ 該種子形成步驟可包含一以銅形成種子曆之步驟，且 碟配線形成步驟可包含一以銅形成配線層之步驟。
第9頁 五、發明說明（6) 依本發明之另一實施樣態，該半導體裝置包含：一形 成於基板上的絕緣層，且其具有一溝槽，以在一預設區域 處形成一配線層；一形成在一溝槽内壁上的阻障層，以防 止構成該配線層的原子擴散進入該絕緣層；—形成在該阻 障層上的種子層，以作為形成具有實質上（丨i i )結晶;'方 向之配線層時的晶體成長核心；以及一形成在該種子Βθ層上 =配線層，以埋藏該溝槽，並具有實質上（丨！〗）結晶^方 依據此發明’該配線層具有實質上（丨1 1 )結晶方 向’且電致遷移不易被引發，因此，該半 高運作可靠度。. 八有一 該種子層可被形成在溝槽底部之阻障層上。 =子層可被以銅形成，且該配線層可被 【較佳實施例之詳細說明】 办成 圖式ίϊ細將依據一第-實施例的半導體裝置及其 在該半導體裝置中，複數個元件被 被形成，帛以將元件之間作相互連配線層 電路。 按並連接疋件與週邊 區域 結構被形成處（配線層構成處）之 14、及 -半=二示’該上導體裝置的配線層構成區域包含 ”=層15:絕緣層12、-阻障金屬13、-：子含層 464941
例如，該半導體基板丨〗為 (未於圖式中繪出）及一較低層 形成，以將元件之間連接。 一 S i ( 夕）基板，於此，元件 的配線（未於圖式中繪出）被 該絕緣層12被形成在該半導體基板丨丨上，並 配線層與下層配線層之間的絕緣’或者作為配線層^ =〇 V/出)之間的絕緣’例如，該絕緣層 ==上再者’該絕緣層12具有-溝槽心，用 溝槽12a的内壁上，以防止 入絕緣層I 2，該阻障金屬i 3 TaN(氮化組）、或其相似物
e衾阻障金屬13被形成在一 構成該配線層1 5的原子擴散進 是由如TiN(氮化鈦）、Ta(鈕）、 所形成。 該種子層14是被形成在該溝槽12a底部的阻障金屬13 上，該種子層14係作為-配線層15的晶體成長核心，並由 如銅之類物所製成，於種子層14與配線層15之間的邊界具 有（1 1 1)結晶方向。
該配線層1 5為一成長在溝槽丨2a之種子層14上的溝槽 配線，且將組成半導體裝置元件之間作相互連接，並將元 件與週邊電路作連接；再者該配線層15是以如銅之類物質 所製成’且具有一強大的（i 1 1 )結晶方向，必須注意的 是，其雖未於圖式中繪出，但該配線層15可被一其上形成 一上層配線層的絕緣層所覆蓋。 八 其"人’將依據在具有前述結構之配線層構成區域的形 成方法上作詳細解說，圖2(a)至圖2(e)為配線層形成區威 464941 五、發明說明（8) 的形成步驟剖面圖 、、 首先’藉由CVD(化學氣相沈積）方法或其相似之方 法、’，使一絕緣層1 2被形成在該半導體基板丨〗上，其次，使 用光刻、蝕刻、或其相似者使一溝槽1 2 a被形成在如圖 12(a)中所示之絕緣層12中，此溝槽為一如寬〇, 3 及深 1 · 0 # m之尺寸。 於該溝槽12a被形成之後，使用如圖2(b)中所示之非 等向性濺鍍，依序在該含有溝槽12a内壁的絕緣層12上形 成一阻障金屬13及一種子層14，必須注意的是，該非等向 性濺鍍為一如準直管濺鍍。 於該準直管濺鍍中，一具有數個朝垂直方向至絕緣層 12表面的數個孔洞之準直管被置放於一目標及絕緣層12之 間，因此，濺鍍微粒幾乎以垂直方向飛入絕緣層丨2的表 面.，並在此累積；因此，其可能增加阻障金屬13及形成在 該溝槽12a中之種子脣14的底部範圍。 再者，因為該濺鏟微粒幾乎以垂直方向飛入絕緣層12 的表面，該阻障金屬13及種子層14在該絕緣層12表面上及 溝槽1 2a底部處具有較該溝槽} 2a側壁還要大的厚度，必須 2 :是：該膜在溝槽12a底部的厚，是依據溝槽心的實 施樣態比率而設定。例如，若溝槽寬〇3_深〇1 _，則 使用之準直管具有一孔洞之尺寸為深：直徑=1 :丨，5，且最 好在溝槽12a底部形成一在厚度4〇nm的阻障金屬及厚度 lOOnm的種子層14。 再者，其必須在溝槽12a底部形成一種子層14，以具
464941 五、發明說明（9) 有強大的（1 1 1 )結晶方向，關於在溝槽1 2a底部形成一具 有強大的（1 1 1 )結晶方向的種子層1 4，其可能使用前述- 文件[3 ]所揭露之技術，然而，在該溝槽丨2a側壁，並不像 該溝槽1 2a底部，該濺鍍微粒的晶體成長是很難與相關之 膜特性及方向所控制’對此，在以濺鍍形成於溝槽丨2a侧 壁之種子層1 4 ’係由（1 1 1 )結晶方向以外之方向所主 導。
於此之後’如圖2(c)所示，形成在溝槽12a側壁上種 子層14經一濕蝕刻，在此’其必須使用一對種子層1 4與阻 障金屬1 3具有大差別蝕刻之蝕刻液，如硫酸、硫酸銅水溶 液、或者硫酸過氧化氫混合液（SPM)，必須注意的是，因 在含有溝槽12a底部之絕緣層12表面的種子層14是較厚 時，配線層1 5的形成是較為容易的，則前述的蝕刻被即時 I調整’使該種子層14盡可能在含有溝槽12a底部之絕緣層 1 2表面上保有較厚之厚度，因此，藉由自溝槽丨2a之側壁 上移除該種子層1 4，使其只保留具有強大的（丨〗1 )結晶 方向之部分成為可能。 θθ
在種子層1 4蝕刻之後，進行電解液電鍍，像在溝槽 12a底部的種子層14沈積銅至該種子層.14上，形成—Cu層 15a。如上如述，在溝槽12a侧壁上的種子層14，是由（1 1 1 )結晶方向以外的方向所主導。對此，若未蝕刻種子層i 4 而形成Cu層15a ’該成長自溝槽12a侧壁上的cu層15a亦由 (1 1 1)綠晶方向以外之方向所主導，其將極易引發電致 遷移。另一方面，如上所述，若該種子層14已經被蝕刻，
第13頁 46494 t 五、發明說明（ίο) 使其具有強大的（1 1 1)結晶方向的種子層14作為形成Cu 層1 5 a的晶體成長核心，則使獲得具有一強大的（1 1 1 )結 晶方向的Cu層成為可能。 在Cu層1 5a形成之後，使用CMP方法或者其相似之方 法，該阻障金屬1 3、種子層14、及Cu層1 5 a被拋光直到絕 緣層1 2的表面暴露為止，因此，該配線層1 5被形成如圖 2(e)所示，完成如圖1所示之配線層形成區域。 如上所述，在溝槽12a侧壁上之種子層14被移除之 後’該配線層1 5被藉由電解液電鍍形成，因此，使形成無 任何接缝之具有一強大的（1 1 1 )結晶方向的配線層1 5 (Cu 層15a)成為可能，因此，該配線層15增加其抗電移能力， 降低配線崩潰，亦即改善半導體裝置的運作可靠度。 其次’本發明將依據一第二實施例的半導體裝置及其 圖式作詳細之解說。 於第二實施例中之半導體裝置，該配線形成區域實質 上與第一實施例之配線形成區域相等。 以下之詳細解說將依據在具有前述結構之配線層構成 區域的形成方法上。 於第二實施例中，一阻障金屬1 3及一種子層1 4被連續 地形成在具有溝槽12a内壁的絕緣層12上，且形成在溝槽 12a侧壁上的種子層14被移除，亦即，至圖2(c)的步驟是 與第一實施例相同的，必須注意的是，形成在溝槽1 2a底 部的種子層1 4具有一與第一實施例相類似之強大的（1 1 1 )結晶方向。
_ jm
第14頁 464941 五、發明說明（11) ----^ 如圖3(a)(圖2(c))所示之第二實施例中，在自溝槽 12a侧壁上移除種子層〗4之後，該旋塗方法或其相似之方 法係被用以在剩餘含有溝槽丨2a的種子層丨4形成一正型的 光阻16，以及調整曝光量以使光阻16只遺留在如圖3( 示之溝槽1 2 a内部。 其次，使用一較符合阻障金屬1 3之蝕刻選擇率的蝕刻 液（如SPM)，以藉由如圖3(c)所示之濕蝕刻將種子層Η自 絕緣層1 2的表面移除，其必須注意的是，在此蝕刻中，該 敍刻液（如SPM)的濃度及溫度被調整以獲得一較符合光阻 1 6的兹刻選擇率’例如，在S p Μ狀態中，溫度2 4 °c， H2 S 04 : H2 02 : H2 0被調整為1 : 6 :1 0 0 ;再者，先前之滋蚀 刻，該光阻1 6可被經由紫外線照射’或者烘烤，此使光阻 1 6硬化，並增加蝕刻選擇率^ 其次’普通的有機溶液是用以自溝槽12a上移除光阻 16 ’然後’如圖3(d)所示’進行電解液電鑛，以將銅沈積 在種子層14上，而形成一 Cu膜15a。 於Cu膜1 5a形成之後’使用CMP方法拋光該阻障金屬1 3 及Cu層15a，以暴露該絕緣膜12的表面，因此，如圖3(e) 中所示，該配線層1 5被形成，以完成如圖1中所示之該配 線層形成區域^ 如上所述’關於Cu膜15a的形成，該種子層η只出現 在溝槽1 2a的底部，即使以一普通的電解液電鑛，接縫亦 不被產生；再者，因Cu膜15a只成長自溝槽丨2a的底部，其 可能形成具有一強大的（1 1 1)結晶方向的配線層15，因
第15頁 五、發明說明（12) 此’因此不易引發電致遷移，並改善半導體裝置的運作可 靠度。 、 其必須注意的是，當在第一實施例中的Cu層1 5a被形 成日^ ’其可能加一添加物至電鍍液（如硫酸銅溶液），並定 &施一電場反轉，因此，自溝槽12a底部所成長的Cu層 5a疋較自絕緣層a表面成長還快，在如上所述之第一實 施例中’該種子層丨4被藉由蝕刻遺留在溝槽丨2a的底部及 絕緣層12的表面，因此，如圖4(a)中所示，該Cu層15a亦 成長自溝槽12a上之種子層14，並形成突出部分，然而， 藉由增加自溝槽12a底部Cu層15a的成長，其可減少由突出 所生之影響’因此，其可能形成一較佳的Cu層15a(配線層 1 5 ^ ’其必須注意的是，在第二實施例中之種子層丨4在成 長該Cu層15a之前被自絕緣層12表面移除，而無前述突出 之影響。 再者’於第一及第二實施例中，若種子層14未溶於電 鍍液、具有低電阻、及強大的（1丨n結晶方向，則該種 子層14可以是鋼以外之物質。 在形成於絕緣層的溝槽中形成一配線層的技術同被曰 本公開專利3-21 7020 [4]及日本專利2734027 [5]所揭 露，文件[4]及[5]揭露一使用CVD(化學氣相沈積）方法在 溝槽中形成一配線層的技術，在該CVD方法中，該配線層 成長選擇在一金屬膜及一絕緣膜中.被進行，對此，如上所 述’在一阻障金屬13被形成在溝槽12a的内壁上時之狀 況，該Cu層15a不只自種子層14上成長，同時亦自溝槽12a 37 _
46494 ί --- ----------------------- 五、發明說明（13) 侧壁上的阻障金屬1 3上成長’如上所述，其係捧常難以在 溝槽12a的側壁上形成一具有一強大的（丨1 1 )、结晶方向的 層（膜），因此，使用該CVD方法，係可能形成該具有強大 的（1 1 1)結晶方向的Cu層15a。 如上所述之詳細說明，本發明能在具有〆實質上（1 1 1 )結晶方向的種子層上形成一具有實質上（丨1 1 )結晶方 向的配線層’此抑制電致遷移，並改善半導體裝置的可靠 度。
以上所述’係用於方便說明本發明之較佳實施例，而 非將本發明狹義地限制於該較佳實施例。凡依本發明所做 之任何變更，皆屬本發明申請專利之範圍。 ,日本專利申請案第U_1 46 1 25號（3月26曰提出申請）之 說明書、申請專利範圍、圖式及摘要所揭露之内容皆在此 列入作為參考。
T 1 圖式簡單說明 j搭-止/又袖充4 6 4 g 4· 1 Λ M10102 一―和牟今月a日 —魅一 上述本發明之目的 m νι\ ^ 詳細說明、並參# 2特色由以下較佳實 並參考圖式當可更加明白，其 圖1為依本發明之第一實施彳』 、 線層區域剖面圖。 列在—半導體裝置上的配 圖2(a)至圖2(e)為圖}之配 的剖面圖。 、層構造區域的形成過成 圖3(a)至圖3(e)為依本發明之 裝置上的配線層區域剖面圖。乐一'實施例在一半導體 圖4為在第一實施例中之鋼層 圖5為一習知之配線層橋 u成長過程剖面圖。 r™7 圖6⑷至圖6⑷為圖5之配線面圖。 的剖面圖。 冓造區域之形成過程 圖7(a)至圖7(d)為—藉由一 (配線層）之形成過程剖面圖。 下而上填充法銅層 【圖式標號說明】 11〜半導體基板 1 2〜絕緣層 12a〜溝槽 1 3〜阻障金屬 14~種子層 1 5〜配線層 15a~Cu 膜 1 6〜光阻 21〜半導體基板
第18頁 4 6 4 9 4乃口「.弦二/又正/褊克 _案號89110102_年月日 修正 圖式簡單說明 2 2〜絕緣層 22a〜溝槽 23〜阻障金屬 2 4〜種子層 2 5 ~配線層 26~殼層（接縫） 第19頁
1^·

Claims (1)

  1. _ 案號 六、申請專利範圍 1. 一種半導體裝置製造方法，其包含有步驟： 一絕緣層形成步驟，在一基板上形成一絕緣層，以作 為配線之間的絕緣； 一溝槽形成步驟，在該絕緣層的一預&又.G域中形成 溝槽’以形成一配線層； <阻障金屬形成步驟，在該溝槽的一内壁上形成一阻 障金屬，以防止組成該配線層的原子擴散進入該絕緣層 中； 一種子層形成步驟，形成一在形成該配線層時形成作 為晶體成長之核心的種子層，俾能獲得實質上（1 1 1 )結 晶方向；及 一配線層形成步驟，在該種子層上形成一具有一實質 1上G 1 1)結晶方向的配線層，以埋藏該溝槽。 2. 如申請專利範圍第1項之半導體裝置製造方法，其 中’該種子形成步驟包含一在該溝槽底部的阻障金屬上形 成該種子層的步驟。 3. 如申請專利範圍第2項之半導體裝置製造方法，其 中’該種子形成步驟包含一以非等向性濺鍍方式形成該種 子層的步驟。 4. 如申請專利範圍第1項之半導體裝置製造方法，其 中，該種子形成步驟包含一蝕刻步驟，以蝕刻並移除形成 在該溝槽之一側壁上的種子層。 5. 如申請專利範園第2項之半導體裝置製造方法，其 中’該種子形成步驟包含一蝕刻步驟，以蝕刻並移除形成 464941 _案號89110102_年月曰 修正_ 六、申請專利範圍 在該溝槽之一側壁上的種子層。 6. 如申請專利範圍第3項之半導體裝置製造方法，其 中，該種子形成步驟包含一蝕刻步驟，以蝕刻並移除形成 在該溝槽之一側壁上的種子層。 7. 如申請專利範圍第1項之半導體裝置製造方法，其 中，該配線形成步驟包含一該配線層之電解液電鍍步驟。 8. 如申請專利範圍第2項之半導體裝置製造方法，其 中，該配線形成步驟包含一該配線層之電解液電鍍步驟。 9. 如申請專利範圍第3項之半導體裝置製造方法，其 中，該配線形成步驟包含一該配線層之電解液電鍍步驟。 10. 如申請專利範圍第4項之半導體裝置製造方法，其 中，該配線形成步驟包含一該配線層之電解液電鍍步驟。 11. 如申請專利範圍第5項之半導體裝置製造方法，其 中，該配線形成步驟包含一該配線層'之電解液電鍍步驟。 12. 如申請專利範圍第6項之半導體裝置製造方法，其 中，該配線形成步驟包含一該配線層之電解液電鍍步驟。 1 3.如申請專利範圍第7項之半導體裝置製造方法，其 中，該配線形成步驟是以一不被電鍍液溶化之物質所形 成。 1 4.如申請專利範圍第8項之半導體裝置製造方法，其 中，該配線形成步驟是以一不被電鍍液溶化之物質所形 成。 15.如f請專利範圍第9項之半導體裝置製造方法，其 中，該配線形成步驟是以一不被電鍍液溶化之物質所形
    第21頁 464941 _案號89110102_年月日 修正_ 六、申請專利範圍 成。 16. 如申請專利範圍第10項之半導體裝置製造方法， 其中，該配線形成步驟是以一不被電鍍液溶化之物質所形 成。 17. 如申請專利範圍第1項之半導體裝置製造方法，其 中： 該種子形成步驟包含銅形成的該種子層；且 該配線形成步驟包含一以銅形成該配線層之步驟。 1 8.如申請專利範圍第2項之半導體裝置製造方法，其 中： 該種子形成步驟包含銅形成的該種子層；且 該配線形成步驟包含一以銅形成該配線層之步驟。 1 9.如申請專利範圍第3項之半導體裝置製造方法，其 I中： 該種子形成步驟包含銅形成的該種子層；且 該配線形成步驟包含一以銅形成該配線層之步驟。 20. 如申請專利範圍第4項之半導體裝置製造方法，其 中： 該種子形成步驟包含由銅形成該種子層步驟；且 該配線形成步驟包含一以銅形成該配線層之步驟。 21. —種半導體裝置，包含有：· 一形成在一基板上的絕緣層，具有用以在一預設之區 域形成一配線層的一溝槽.； 一形成在該溝槽之一内壁上的阻障金屬，以防止形成
    6 4.9' 4 L _ 案號89110102 年月日 修正 六、申請專利範圍 該配線層之原子擴散進入該絕緣層； 一形成在該阻障金屬上的種子層，以作為在形成該配 線層之時的晶體成長核心，並實質上成（1 1 1 )結晶方 向；及 —形成在該種子層上的配線層，以埋藏該溝槽，並具 有一實質上成（1 1 1)結晶方向》 22.如申請專利範圍第21項之半導體裝置，其中，該 種子層被形成在一該溝槽底部的阻障金屬層上。 2 3,如申請專利範圍第21項之半導體裝置，其中： 該種子層是由銅所製成；及 該配線層是由銅所製成。 24.如申請專利範圍第22項之半導體裝置，其中： 該種子層是由銅所製成；及 該配線層是由銅所製成。
    第23頁
TW089110102A 1999-05-26 2000-05-24 Semiconductor device and production method thereof TW464941B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14612599A JP3358587B2 (ja) 1999-05-26 1999-05-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW464941B true TW464941B (en) 2001-11-21

Family

ID=15400724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089110102A TW464941B (en) 1999-05-26 2000-05-24 Semiconductor device and production method thereof

Country Status (5)

Country Link
US (1) US6342447B1 (zh)
JP (1) JP3358587B2 (zh)
KR (1) KR100369481B1 (zh)
CN (1) CN1154171C (zh)
TW (1) TW464941B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009149A (ja) * 2000-06-20 2002-01-11 Toshiba Corp 半導体装置およびその製造方法
KR100404941B1 (ko) * 2000-06-20 2003-11-07 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법
KR100407681B1 (ko) * 2000-06-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
KR100413794B1 (ko) * 2001-03-08 2003-12-31 삼성전자주식회사 이종의 희생막 형성방법
JP3530149B2 (ja) * 2001-05-21 2004-05-24 新光電気工業株式会社 配線基板の製造方法及び半導体装置
US6534865B1 (en) * 2001-06-12 2003-03-18 Advanced Micro Devices, Inc. Method of enhanced fill of vias and trenches
US6861354B2 (en) * 2002-02-04 2005-03-01 Asm Nutool Inc Method and structure to reduce defects in integrated circuits and substrates
JP3556206B2 (ja) * 2002-07-15 2004-08-18 沖電気工業株式会社 金属配線の形成方法
US7129165B2 (en) * 2003-02-04 2006-10-31 Asm Nutool, Inc. Method and structure to improve reliability of copper interconnects
KR101057692B1 (ko) * 2003-12-05 2011-08-19 매그나칩 반도체 유한회사 반도체 소자의 트렌치 버텀 산화막 형성 방법
US8703602B2 (en) * 2010-12-02 2014-04-22 Qualcomm Incorporated Selective seed layer treatment for feature plating
JP2012231096A (ja) * 2011-04-27 2012-11-22 Elpida Memory Inc 半導体装置及びその製造方法
CN102956546A (zh) * 2011-08-30 2013-03-06 中芯国际集成电路制造(上海)有限公司 铜互连结构及其形成方法
US8518818B2 (en) * 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
CN103258789A (zh) * 2013-04-17 2013-08-21 华中科技大学 一种通孔互联结构的制作方法及其产品
CN104143527A (zh) * 2013-05-09 2014-11-12 中芯国际集成电路制造(上海)有限公司 一种导电插塞和tsv的形成方法
CN103325700B (zh) * 2013-05-09 2015-11-18 华中科技大学 一种通过自底向上填充实现通孔互联的方法及其产品
US8828863B1 (en) * 2013-06-25 2014-09-09 Lam Research Corporation Electroless copper deposition with suppressor
US20200135464A1 (en) * 2018-10-30 2020-04-30 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
CN112435959A (zh) * 2020-11-20 2021-03-02 长江存储科技有限责任公司 半导体器件及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734027B2 (ja) 1988-11-25 1998-03-30 ソニー株式会社 配線形成方法
JP2985204B2 (ja) * 1990-01-22 1999-11-29 ソニー株式会社 半導体装置の製造方法
JP2725944B2 (ja) 1991-04-19 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 金属層堆積方法
JPH0799199A (ja) * 1993-06-03 1995-04-11 Nec Corp 半導体装置の製造方法
JP3573218B2 (ja) 1994-04-22 2004-10-06 株式会社アルバック 薄膜製造方法
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer
KR0147996B1 (ko) * 1995-06-30 1998-10-15 배순훈 박막 헤드의 패턴 평탄화 방법
JP3517802B2 (ja) * 1995-09-01 2004-04-12 富士通株式会社 埋め込み導電層の形成方法
US5656545A (en) * 1996-02-26 1997-08-12 Taiwan Semiconductor Manufacturing Company, Ltd Elimination of tungsten dimple for stacked contact or via application
US6063707A (en) * 1996-10-11 2000-05-16 California Institute Of Technology Selective PVD growth of copper on patterned structures by selectively resputtering and sputtering areas of a substrate
US6174806B1 (en) * 1997-01-28 2001-01-16 Micron Technology, Inc. High pressure anneals of integrated circuit structures
JP4355036B2 (ja) 1997-03-18 2009-10-28 キヤノンアネルバ株式会社 イオン化スパッタリング装置
JP3540699B2 (ja) * 1998-01-12 2004-07-07 松下電器産業株式会社 半導体装置の製造方法
US6284652B1 (en) * 1998-07-01 2001-09-04 Advanced Technology Materials, Inc. Adhesion promotion method for electro-chemical copper metallization in IC applications
JP4307592B2 (ja) * 1998-07-07 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体素子における配線形成方法
JP2000183064A (ja) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体装置およびその製造方法
JP2000208517A (ja) * 1999-01-12 2000-07-28 Fujitsu Ltd 半導体装置の製造方法
US6135693A (en) * 1999-03-23 2000-10-24 Pivot Point, Inc. Bow tie locking cotter
US6194307B1 (en) * 1999-04-26 2001-02-27 Taiwan Semiconductor Manufacturing Company Elimination of copper line damages for damascene process

Also Published As

Publication number Publication date
CN1154171C (zh) 2004-06-16
KR20010014932A (ko) 2001-02-26
JP2000340563A (ja) 2000-12-08
JP3358587B2 (ja) 2002-12-24
KR100369481B1 (ko) 2003-01-29
CN1275802A (zh) 2000-12-06
US6342447B1 (en) 2002-01-29

Similar Documents

Publication Publication Date Title
TW464941B (en) Semiconductor device and production method thereof
TWI269404B (en) Interconnect structure for semiconductor devices
KR101202800B1 (ko) 듀얼 다마신 공정을 사용하는 미세 전자 소자의 배선 제조방법
TWI298510B (en) Semiconductor device and method for manufacturing same
JPH10247650A (ja) 銅線相互接続及び選択ｃｖｄアルミニウムプラグを用いた完全平坦化二重ダマシーンメタライゼーション
TWI282141B (en) Semiconductor device and manufacturing method thereof
US20070085211A1 (en) Semiconductor device and method for manufacturing the same
JP2002530881A (ja) 有機含有材料の２つの層を有する電子装置を製造する方法
TW201010026A (en) Through substrate via including variable sidewall profile
WO2008088825A1 (en) Methods of forming through-substrate interconnects
TW200539303A (en) Semiconductor device and method for forming conductive path
JP2699921B2 (ja) 半導体装置の製造方法
EP2686875B1 (en) Methods of forming at least one conductive element, methods of forming a semiconductor structure, methods of forming a memory cell and related semiconductor structures
JPH05160342A (ja) 半導体装置及びその製造方法
US7955971B2 (en) Hybrid metallic wire and methods of fabricating same
JP2003347522A (ja) 半導体装置およびその製造方法
JP2001060589A (ja) 半導体装置の製造方法
JP2006165115A (ja) 半導体装置
JP4173393B2 (ja) 半導体装置の製造方法
TW200401375A (en) Semiconductor apparatus of which reliability of interconnections is improved and manufacturing method of the same
JPH1064844A (ja) 半導体素子のプラグ形成方法
JPH08203901A (ja) 半導体装置の配線層形成方法
KR100886257B1 (ko) 구리 다마신 형성 방법
JP2004179297A (ja) 半導体集積回路装置
JP2009170665A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees