JPH03217020A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03217020A JPH03217020A JP1228890A JP1228890A JPH03217020A JP H03217020 A JPH03217020 A JP H03217020A JP 1228890 A JP1228890 A JP 1228890A JP 1228890 A JP1228890 A JP 1228890A JP H03217020 A JPH03217020 A JP H03217020A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- thickness
- selectively grown
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000000034 method Methods 0.000 claims description 31
- 239000007791 liquid phase Substances 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 208000012868 Overgrowth Diseases 0.000 abstract description 7
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052802 copper Inorganic materials 0.000 abstract description 6
- 239000000463 material Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 112
- 239000010949 copper Substances 0.000 description 67
- 239000007789 gas Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の製造方法に関し、更に詳しくは
、銅（Ｃｕ）を選択成長させてなる配線の形成方法に係
わる。
、銅（Ｃｕ）を選択成長させてなる配線の形成方法に係
わる。
［発明の概要］
請求項１の発明は、底部に選択成長の核となる層が形成
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Ｃｕ層を前記絶縁層の厚さより厚く形成し
、該選択成長Ｃｕ層の厚さを該絶縁層の厚さと同一に揃
えることにより、 選択成長Ｃｕ層の上面を絶縁層上面と面一に形成するこ
とが可能となり、絶縁層をそのまま層間膜として用いる
ことが可能となる。
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Ｃｕ層を前記絶縁層の厚さより厚く形成し
、該選択成長Ｃｕ層の厚さを該絶縁層の厚さと同一に揃
えることにより、 選択成長Ｃｕ層の上面を絶縁層上面と面一に形成するこ
とが可能となり、絶縁層をそのまま層間膜として用いる
ことが可能となる。
請求項２の発明は、底部に選択成長の核となる層が形成
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Ｃｕ層を前記絶縁層の厚さより薄く形成し
、該絶縁層の厚さを選択成長Ｃｕ層の厚さと同一に揃え
ることにより、 選択成長Ｃｕ層の上面と絶縁層上面とを面一に形成する
ことが可能となり、絶縁層をそのまま層間膜として用い
ることが可能となる。
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Ｃｕ層を前記絶縁層の厚さより薄く形成し
、該絶縁層の厚さを選択成長Ｃｕ層の厚さと同一に揃え
ることにより、 選択成長Ｃｕ層の上面と絶縁層上面とを面一に形成する
ことが可能となり、絶縁層をそのまま層間膜として用い
ることが可能となる。
請求項３の発明は、底部に選択成長の核となる層が形成
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Ｃｕ層を前記絶縁層の厚さより薄３ く形成し、該選択成長Ｃｕ層上に液相ＣＶＤ法により絶
縁層を埋め込むことにより、 銅（Ｃｕ）の選択成長にバラツキが生じたとしても選択
成長Ｃｕ層はオーバーグロースすることがなく、シター
トが生じたり、平坦化形状が悪化することを防止できる
。
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、 前記選択成長Ｃｕ層を前記絶縁層の厚さより薄３ く形成し、該選択成長Ｃｕ層上に液相ＣＶＤ法により絶
縁層を埋め込むことにより、 銅（Ｃｕ）の選択成長にバラツキが生じたとしても選択
成長Ｃｕ層はオーバーグロースすることがなく、シター
トが生じたり、平坦化形状が悪化することを防止できる
。
［従来の技術］
半導体装置の微細化，高集積化に伴って、従来のアルミ
ニウム系配線に代り、より高信頼性な配線が求められて
おり、銅（Ｃｕ）等の材料や例えばタングステン等の高
融点金属等が有望視されている。
ニウム系配線に代り、より高信頼性な配線が求められて
おり、銅（Ｃｕ）等の材料や例えばタングステン等の高
融点金属等が有望視されている。
しかし、配線材料としてＣｕを用い、スパツタにより全
面形成を行なった場合には、Ｃｕの化合物（例えば、Ｃ
ｕＦｘ，ＣｕＣ＋２ｘ）は蒸気圧が低いため、反応性イ
オンエッチングなどのドライエッチングでの加工が困難
となる。そこで、例えば、特願昭６３〜１９７４６６号
に係る技術（ＣＵハロゲン化物の気相還元を行なう）や
１９８９４ 年電子情報通信学会秋季全国大会予稿集Ｃ−１１２ （
５−９８頁）記載の技術などのＣｕの選択成長が知られ
ている。さらには、第４図に示すように、Ｃｕの選択成
長において、配線中をコントロールするため、予め配線
の周囲をＳｉＯｙなどの絶縁膜２を基体ｌ上にバターニ
ングしておく発明がなされている（特願昭６３−２９６
１７５号）。
面形成を行なった場合には、Ｃｕの化合物（例えば、Ｃ
ｕＦｘ，ＣｕＣ＋２ｘ）は蒸気圧が低いため、反応性イ
オンエッチングなどのドライエッチングでの加工が困難
となる。そこで、例えば、特願昭６３〜１９７４６６号
に係る技術（ＣＵハロゲン化物の気相還元を行なう）や
１９８９４ 年電子情報通信学会秋季全国大会予稿集Ｃ−１１２ （
５−９８頁）記載の技術などのＣｕの選択成長が知られ
ている。さらには、第４図に示すように、Ｃｕの選択成
長において、配線中をコントロールするため、予め配線
の周囲をＳｉＯｙなどの絶縁膜２を基体ｌ上にバターニ
ングしておく発明がなされている（特願昭６３−２９６
１７５号）。
［発明が解決しようとする課題コ
しかしながら、このような従来の方法にあっては、Ｃｕ
の選択成長の終点判定が難しいことや、Ｃｕの選択成長
の速度のバラツキ等により、第４図に示すように、Ｃｕ
膜４がオーバーグロース（破線で示す）となったり、ア
ンダーグロース（実線で示す）となり、また、Ｃｕ膜４
表面に凹凸が生じるなどの問題点を有している。
の選択成長の終点判定が難しいことや、Ｃｕの選択成長
の速度のバラツキ等により、第４図に示すように、Ｃｕ
膜４がオーバーグロース（破線で示す）となったり、ア
ンダーグロース（実線で示す）となり、また、Ｃｕ膜４
表面に凹凸が生じるなどの問題点を有している。
本発明は、このような従来の問題点に着目して創案され
たものであって、選択成長Ｃｕ層と上層配線とのショー
トを防止すると共に、上層絶縁膜の平坦化を容易にする
半導体装置の製造方法を得んとするものである。
たものであって、選択成長Ｃｕ層と上層配線とのショー
トを防止すると共に、上層絶縁膜の平坦化を容易にする
半導体装置の製造方法を得んとするものである。
［課題を解決するための手段コ
そこで、請求項Ｉの発明は、底部に選択成長の核となる
層が形成された凹部を有する絶縁層の該凹部に選択成長
Ｃｕ層を形成する工程を有する半導体装置の製造方法に
おいて、前記選択成長Ｃｕ層を前記絶縁層の厚さより厚
く形成し、該選択成長Ｃｕ層の厚さを該絶縁層の厚さと
同一に揃えることを、その解決手段としている。
層が形成された凹部を有する絶縁層の該凹部に選択成長
Ｃｕ層を形成する工程を有する半導体装置の製造方法に
おいて、前記選択成長Ｃｕ層を前記絶縁層の厚さより厚
く形成し、該選択成長Ｃｕ層の厚さを該絶縁層の厚さと
同一に揃えることを、その解決手段としている。
請求項２の発明は、底部に選択成長の核となる層が形成
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、
前記選択成長Ｃｕ層を前記絶縁層の厚さより薄く形成し
、該絶縁層の厚さを選択成長Ｃｕ層の厚さと同一に揃え
ることを、その解決手段としている。
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、
前記選択成長Ｃｕ層を前記絶縁層の厚さより薄く形成し
、該絶縁層の厚さを選択成長Ｃｕ層の厚さと同一に揃え
ることを、その解決手段としている。
請求項３の発明は、底部に選択成長の核となる層が形成
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、
前記選択成長Ｃｕ層を前記絶縁層の厚さより薄く形成し
、該選択成長Ｃｕ層上に液相ＣＶＤ法により絶縁層を埋
め込むことを、その解決手段としている。
された凹部を有する絶縁層の該凹部に選択成長Ｃｕ層を
形成する工程を有する半導体装置の製造方法において、
前記選択成長Ｃｕ層を前記絶縁層の厚さより薄く形成し
、該選択成長Ｃｕ層上に液相ＣＶＤ法により絶縁層を埋
め込むことを、その解決手段としている。
［作用］
請求項１の発明は、絶縁層の厚さより厚く形成された選
択成長Ｃｕ層の上部を削除することにより、絶縁層表面
と選択成長Ｃｕ層の表面を面一にして、上層に形成する
絶縁層の平坦化を可能にする。
択成長Ｃｕ層の上部を削除することにより、絶縁層表面
と選択成長Ｃｕ層の表面を面一にして、上層に形成する
絶縁層の平坦化を可能にする。
請求項２の発明は、選択成長Ｃｕ層表面に揃えて絶縁層
を削除することにより、選択成長Ｃｕ層表面と絶縁層表
面が面一となり、上層に形成される絶縁層の平坦化を可
能にする。
を削除することにより、選択成長Ｃｕ層表面と絶縁層表
面が面一となり、上層に形成される絶縁層の平坦化を可
能にする。
請求項３の発明は、選択成長Ｃｕ層を絶縁層の厚さより
薄く形成し、選択成長Ｃｕ層の上に液相ＣＶＤ法による
絶縁物層を埋め込んで平坦化する。
薄く形成し、選択成長Ｃｕ層の上に液相ＣＶＤ法による
絶縁物層を埋め込んで平坦化する。
このため、上層に形成される絶縁層の平坦性を高めるこ
とが可能となる。
とが可能となる。
７
［実施例］
以下、本発明に係る半導体装置の製造方法の詳細を図面
に示す実施例に基づいて説明する。
に示す実施例に基づいて説明する。
（第１実施例）
第１図Ａ〜第１図Ｄは、第１実施例を示している。
本実施例においては、下地となるＳｉｎ．膜１０」二に
、厚さ０．５６〜０．６０μｍのＳ ｉ Ｏ ｔ膜１１
をＣＶＤ法により形成する。次に、第１図Ａに示すよう
に、フォトリソグラフィー技術を用いてエッチングマス
クを形成した後、ドライエッチングを施して下地ＳｉＯ
ｚ膜１０を露出させ、ＳｉＯ，膜１１に幅０．３５μｍ
の凹部としてのパターン溝１２を形成する。そして、パ
ターン溝１２の底部のみにＣｕの選択成長の核となる例
えばアルミニウム層１４を蒸着、スバッタ等の周知の技
術で形成しておく。
、厚さ０．５６〜０．６０μｍのＳ ｉ Ｏ ｔ膜１１
をＣＶＤ法により形成する。次に、第１図Ａに示すよう
に、フォトリソグラフィー技術を用いてエッチングマス
クを形成した後、ドライエッチングを施して下地ＳｉＯ
ｚ膜１０を露出させ、ＳｉＯ，膜１１に幅０．３５μｍ
の凹部としてのパターン溝１２を形成する。そして、パ
ターン溝１２の底部のみにＣｕの選択成長の核となる例
えばアルミニウム層１４を蒸着、スバッタ等の周知の技
術で形成しておく。
次に、第１図Ｂに示すように、パターン溝１２にＣｕを
選択成長させ選択成長Ｃｕ層１３を形成８ する。このような選択成長は、反応室内にて、ＣＵ塩、
例えばＣｕのＣＬＩ，Ｂｒによるハロゲン化物を導入し
、Ｈ，雰囲気下で、 ＣｕＸｙ＋１／２Ｈｔ→Ｃｕ−１−ＦＩＸｙ↑（Ｘは、
Ｃ１２，１，Ｂｒ等のハロゲン元素）の反応を発生させ
て選択成長Ｃｕ層■３を生成させる。
選択成長させ選択成長Ｃｕ層１３を形成８ する。このような選択成長は、反応室内にて、ＣＵ塩、
例えばＣｕのＣＬＩ，Ｂｒによるハロゲン化物を導入し
、Ｈ，雰囲気下で、 ＣｕＸｙ＋１／２Ｈｔ→Ｃｕ−１−ＦＩＸｙ↑（Ｘは、
Ｃ１２，１，Ｂｒ等のハロゲン元素）の反応を発生させ
て選択成長Ｃｕ層■３を生成させる。
また、このとき、選択成長Ｃｕｌｉｌ３を意識的にオー
バーグロースさせる。図中、１３ａはオーバーグロース
部を示している。次いで、第１図Ｃに示すように、オー
バーグロース部１３ａを除去して、Ｓｉｆｔ膜１ｌ表面
と選択成長Ｃｕ層ｌ３の表面とを面一に形成する。斯る
オーバーグロース部１３ａの除去方法としては、バイア
スＥＣＲＣＶＤ技術を用いて行ない、角度（段差）のあ
る部分でエッヂレート〉デボレートとなり、水平面でエ
ッチレートーデボレートとなるように設定されている。
バーグロースさせる。図中、１３ａはオーバーグロース
部を示している。次いで、第１図Ｃに示すように、オー
バーグロース部１３ａを除去して、Ｓｉｆｔ膜１ｌ表面
と選択成長Ｃｕ層ｌ３の表面とを面一に形成する。斯る
オーバーグロース部１３ａの除去方法としては、バイア
スＥＣＲＣＶＤ技術を用いて行ない、角度（段差）のあ
る部分でエッヂレート〉デボレートとなり、水平面でエ
ッチレートーデボレートとなるように設定されている。
なお、バイアスＥＣＲＣＶＤの具体的な条件としては、
ガス流量
シラン（Ｓ ｉ Ｈ４） ・＝ ５．３８ＣＣＭ酸素
（０２） ・・・３ ５ ８ＣＣ）！圧力
−７ Ｘ １ ０ −’Ｔｏｒｒマイクロ波電力
・・・ ＩＫＷ 高周波電力 ・・・ ０．５ＫＷ 磁場 ・・・ ８７５ガウスに設定する。
（０２） ・・・３ ５ ８ＣＣ）！圧力
−７ Ｘ １ ０ −’Ｔｏｒｒマイクロ波電力
・・・ ＩＫＷ 高周波電力 ・・・ ０．５ＫＷ 磁場 ・・・ ８７５ガウスに設定する。
次に、第１図Ｄに示すように、上層絶縁膜であるＳｉｎ
．膜ｌ５を形成する。このＳｉＯｚ膜ｌ５の形成は、上
記したバイアスＥＣＲＣＶＤを行なったと同一の装置で
よい。その形成条件は、ガス流量 シラン（Ｓ ｉ Ｈ ４） − ２ ０ ｓｃｃ＋４
酸素 ・・・ ３ ５ ８ＣＣ）１圧力
・−７ ｘ １ ０ −’Ｔｏｒｒマイクロ波
電力 ・・・ ＩＫＷ 磁場 ・・・ ８７５ガウスに設定する。
．膜ｌ５を形成する。このＳｉＯｚ膜ｌ５の形成は、上
記したバイアスＥＣＲＣＶＤを行なったと同一の装置で
よい。その形成条件は、ガス流量 シラン（Ｓ ｉ Ｈ ４） − ２ ０ ｓｃｃ＋４
酸素 ・・・ ３ ５ ８ＣＣ）１圧力
・−７ ｘ １ ０ −’Ｔｏｒｒマイクロ波
電力 ・・・ ＩＫＷ 磁場 ・・・ ８７５ガウスに設定する。
上記した第１実施例においては、同一装置内でオーバー
グロース部１３２Ｌの除去及びＳｔｏｗ膜１５の形成を
行なったが、例えばマルチチャンバ一の連続装置を用い
て行なってもよい。また、上記実施例においては、他の
条件を設定しても勿論よい。
グロース部１３２Ｌの除去及びＳｔｏｗ膜１５の形成を
行なったが、例えばマルチチャンバ一の連続装置を用い
て行なってもよい。また、上記実施例においては、他の
条件を設定しても勿論よい。
本実施例においては、セルファラインで選択成長させた
Ｃｕ層の表面を９ｉ０ｖ膜ｌ１の表面と面一に形成でき
、平坦性が高くなる。また、選択成長Ｃｕ層１３の厚さ
を絶縁層の厚さと同一に揃える工程と上層絶縁膜ｌ５を
形成する工程とが同一装置内で行なえるため、選択成長
Ｃｕ層の酸化を防止出来ると共に連続プロセスで行なえ
る利点がある。さらに、Ｓ ｉ Ｏ ｔ膜ｌ１をそのま
ま層間膜として使えるため、Ｓ ｉＯ ２膜１１の厚さ
を層間膜として必要な厚さに設定しておけばよい。
Ｃｕ層の表面を９ｉ０ｖ膜ｌ１の表面と面一に形成でき
、平坦性が高くなる。また、選択成長Ｃｕ層１３の厚さ
を絶縁層の厚さと同一に揃える工程と上層絶縁膜ｌ５を
形成する工程とが同一装置内で行なえるため、選択成長
Ｃｕ層の酸化を防止出来ると共に連続プロセスで行なえ
る利点がある。さらに、Ｓ ｉ Ｏ ｔ膜ｌ１をそのま
ま層間膜として使えるため、Ｓ ｉＯ ２膜１１の厚さ
を層間膜として必要な厚さに設定しておけばよい。
（第２実施例）
第２図Ａ〜第２図Ｄは、第２実施例を示している。
先ず、本実施例においては、下地となるＳ ｉ Ｏ ｖ
膜１０上に、厚さ０．６５μｍのＳｔｏｗ膜ＩＩをＣＶ
Ｄ法により形成する。
膜１０上に、厚さ０．６５μｍのＳｔｏｗ膜ＩＩをＣＶ
Ｄ法により形成する。
次に、第２図Ａに示すように、フォトリソグラフィー技
術を用いてエッチングマスクを形成した後、ドライエッ
チングを施して下地Ｓｉｎ，膜１０を露出させ、Ｓｔ○
，膜１１に幅０．３５μｍの凹部としてのパターン溝１
２を形成する。そして、パターン溝１２の底部のみにＣ
ｕの選択成長の核となる例えばアルミニウム層１４を蒸
着、スパッタ等の周知の技術を形成しておく。
術を用いてエッチングマスクを形成した後、ドライエッ
チングを施して下地Ｓｉｎ，膜１０を露出させ、Ｓｔ○
，膜１１に幅０．３５μｍの凹部としてのパターン溝１
２を形成する。そして、パターン溝１２の底部のみにＣ
ｕの選択成長の核となる例えばアルミニウム層１４を蒸
着、スパッタ等の周知の技術を形成しておく。
次に、第２図Ｂに示すように、パターン溝１２にＣｕを
選択成長させ選択成長Ｃｕ層１３を形成する。このよう
な選択成長は、上記第１実施例と同様の条件を用いて行
なう。
選択成長させ選択成長Ｃｕ層１３を形成する。このよう
な選択成長は、上記第１実施例と同様の条件を用いて行
なう。
なお、この選択成長Ｃｕ層１３の厚さは、ＳｉＯ，膜１
ｌよりも薄く、配線としての所定の厚さに形成する。
ｌよりも薄く、配線としての所定の厚さに形成する。
次いで、第２図Ｃに示すように、Ｓｉｎ．膜１１の上部
を除去して、Ｓｉｎ，膜１１表面と選択成長Ｃｕ層１３
の表面とを面一となるように選択成長Ｃｕ層１３の厚さ
に揃える。斯るＳｉＯｐ膜１１上部の除去方法としては
、バイアスＥＣＲＣＶＤ技術を用いて行ない、角度（段
差）のある部分でエヅチレート〉デボレートとなり、水
平面でエッチレート＝デボレートとなるように設定され
ている。なお、バイアスＥＣＲＣＶＤの具体的な条件と
しては、 ガス流量 シラン（Ｓ ｉ Ｈ ４）・” ５ ． ３ ｇＣＣ
Ｍ酸素（Ｏ ｔ） ”’ ３ ５ ｓｃｃＭ圧
力 ・−７ ｘ ｌ Ｏ −’Ｔｏｒｒマイ
クロ波電力 ・・・ ＩＫＷ 高周波電力 ・・・ ０．５ＫＷ 磁場 ・・ ８７５ガウス に設定する。
を除去して、Ｓｉｎ，膜１１表面と選択成長Ｃｕ層１３
の表面とを面一となるように選択成長Ｃｕ層１３の厚さ
に揃える。斯るＳｉＯｐ膜１１上部の除去方法としては
、バイアスＥＣＲＣＶＤ技術を用いて行ない、角度（段
差）のある部分でエヅチレート〉デボレートとなり、水
平面でエッチレート＝デボレートとなるように設定され
ている。なお、バイアスＥＣＲＣＶＤの具体的な条件と
しては、 ガス流量 シラン（Ｓ ｉ Ｈ ４）・” ５ ． ３ ｇＣＣ
Ｍ酸素（Ｏ ｔ） ”’ ３ ５ ｓｃｃＭ圧
力 ・−７ ｘ ｌ Ｏ −’Ｔｏｒｒマイ
クロ波電力 ・・・ ＩＫＷ 高周波電力 ・・・ ０．５ＫＷ 磁場 ・・ ８７５ガウス に設定する。
次に、第１図Ｄに示すように、上層絶縁膜であるＳｉＯ
ｙ膜ｌ５を形成する。このＳｔｏｗ膜１５の形成は、上
記したバイアスＥＣＲＣＶＤを行なったと同一の装置で
よい。
ｙ膜ｌ５を形成する。このＳｔｏｗ膜１５の形成は、上
記したバイアスＥＣＲＣＶＤを行なったと同一の装置で
よい。
その形成条件は、
ガス流最
シラン（Ｓ ｉ Ｈ＆） ・＝ ２ ０８ＣＣ）１酸
素 ”’ ３ ５ ５ＣＣＭ圧力
− ７ Ｘ １ ０ −’Ｔｏｒｒマイクロ波電
力 ・・・ ＩＫＷ 磁場 ・・・ ８７５ガウスに設定する。
素 ”’ ３ ５ ５ＣＣＭ圧力
− ７ Ｘ １ ０ −’Ｔｏｒｒマイクロ波電
力 ・・・ ＩＫＷ 磁場 ・・・ ８７５ガウスに設定する。
本実施例においても、第１実施例と同様に各種の設計変
更が可能である。
更が可能である。
（第３実施例）
第３図Ａ〜第３図Ｃは、第３実施例の各工程を示してい
る。
る。
本実施例においても、第２実施例と同様に、下地となる
ＳｉＯｚ膜１０上に厚さ０．６５μｍのＳｉＯ，膜１１
をＣＶＤ法により形成する。
ＳｉＯｚ膜１０上に厚さ０．６５μｍのＳｉＯ，膜１１
をＣＶＤ法により形成する。
次に、第３図Ａに示すように、フォトリソグラフィー技
術を用いてエッチングマスクを形成した後、ドライエッ
チングを施して下地Ｓｉｎ，膜１０を露出させ、ＳｉＯ
ｙ膜１１に幅０．３５μｍの凹部としてのパターン溝１
２を形成する。そして、パターン溝１２の底部のみにＣ
ｕの選択成長の核となる例えばアルミニウム層１４を蒸
着、スパツタ等の周知の技術を形成しておく。
術を用いてエッチングマスクを形成した後、ドライエッ
チングを施して下地Ｓｉｎ，膜１０を露出させ、ＳｉＯ
ｙ膜１１に幅０．３５μｍの凹部としてのパターン溝１
２を形成する。そして、パターン溝１２の底部のみにＣ
ｕの選択成長の核となる例えばアルミニウム層１４を蒸
着、スパツタ等の周知の技術を形成しておく。
次に、第３図Ｂに示すように、パターン溝１２にＣｕを
選択成長させ選択成長Ｃｕ層１３を形成する。このよう
な選択成長は、上記第１実施例と同様の条件を用いて行
なう。
選択成長させ選択成長Ｃｕ層１３を形成する。このよう
な選択成長は、上記第１実施例と同様の条件を用いて行
なう。
なお、この選択成長Ｃｕ層１３の厚さは、ＳｉＯ，膜１
１よりも薄く、配線としての所定の厚さに形成する。
１よりも薄く、配線としての所定の厚さに形成する。
次に、第３図Ｃに示すように、選択成長Ｃｕ層１３上の
凹部に、液相ＣＶＤ法を用いて絶縁物層としてのＳｉｎ
．層１６を埋め込む。このＳｉｎ，層１６は、液相ＣＶ
Ｄで形成するため、凹部のみの埋め込みが可能である。
凹部に、液相ＣＶＤ法を用いて絶縁物層としてのＳｉｎ
．層１６を埋め込む。このＳｉｎ，層１６は、液相ＣＶ
Ｄで形成するため、凹部のみの埋め込みが可能である。
なお、液相ＣＶＤを行なう装置を、Ｃｕの選択成長を行
なった装置とゲートバルブを介して連続的に行なえるよ
うにしておけば、選択成長Ｃｕ層１３が酸化されること
を防止できる。
なった装置とゲートバルブを介して連続的に行なえるよ
うにしておけば、選択成長Ｃｕ層１３が酸化されること
を防止できる。
また、本実施例においても、各種の設計変更が可能であ
り、液相ＣＶＤの条件も変更可能である。
り、液相ＣＶＤの条件も変更可能である。
以上、各実施例について説明したが、この他、選択成長
法により形成可能な他の金属も本発明に適用することが
可能である。
法により形成可能な他の金属も本発明に適用することが
可能である。
［発明の効果］
以上の説明から明らかなように、請求項１及び請求項２
の発明においては、 選択成長Ｃｕ層の上面を絶縁上面と面一に形成すること
が可能となり、絶縁層をそのまま層間膜として用いるこ
とが可能となる効果がある。また、上層の絶縁膜と同一
装置を用いて連続プロセスで形成することも可能である
ため、選択成長Ｃｕ層の酸化を防止する効果がある。
の発明においては、 選択成長Ｃｕ層の上面を絶縁上面と面一に形成すること
が可能となり、絶縁層をそのまま層間膜として用いるこ
とが可能となる効果がある。また、上層の絶縁膜と同一
装置を用いて連続プロセスで形成することも可能である
ため、選択成長Ｃｕ層の酸化を防止する効果がある。
請求項３の発明は、
銅（Ｃｕ）の選択成長にバラツキが生じたとしても選択
成長Ｃｕ層オーバーグロースすることなく、ショートの
発生や、平坦性の悪化を防止する効果がある。
成長Ｃｕ層オーバーグロースすることなく、ショートの
発生や、平坦性の悪化を防止する効果がある。
第１図Ａ〜第１図Ｄは、本発明に係る半導体装置の製造
方法の第１実施例の工程を示す断面図、第２図Ａ〜第２
図Ｄは第２実施例の工程を示す断面図、第３図Ａ〜第３
図Ｃは第３実施例の工程を示す断面図、第４図は従来例
を示す断面図である。 ＩＯ・・・Ｓ ｉＯ ｖ膜（下地）、ｌ１・・・Ｓ ｉ
Ｏ ｔ膜（絶縁層）、ｌ２・・・パターン溝（凹部）、
１３・・・選択成長Ｃｕ層、１４・・・アルミニウム層
（選択成長の核となる層）、１５・・・ＳｉＯｙ膜（上
層絶縁層）、１ ６−（液相Ｃ Ｖ Ｄ ） Ｓ ｉ
Ｏ ｔ層。
方法の第１実施例の工程を示す断面図、第２図Ａ〜第２
図Ｄは第２実施例の工程を示す断面図、第３図Ａ〜第３
図Ｃは第３実施例の工程を示す断面図、第４図は従来例
を示す断面図である。 ＩＯ・・・Ｓ ｉＯ ｖ膜（下地）、ｌ１・・・Ｓ ｉ
Ｏ ｔ膜（絶縁層）、ｌ２・・・パターン溝（凹部）、
１３・・・選択成長Ｃｕ層、１４・・・アルミニウム層
（選択成長の核となる層）、１５・・・ＳｉＯｙ膜（上
層絶縁層）、１ ６−（液相Ｃ Ｖ Ｄ ） Ｓ ｉ
Ｏ ｔ層。
Claims (3)
- （１）底部に選択成長の核となる層が形成された凹部を
有する絶縁層の該凹部に選択成長Ｃｕ層を形成する工程
を有する半導体装置の製造方法において、 前記選択成長Ｃｕ層を前記絶縁層の厚さより厚く形成し
、該選択成長Ｃｕ層の厚さを該絶縁層の厚さと同一に揃
えることを特徴とする半導体装置の製造方法。 - （２）底部に選択成長の核となる層が形成された凹部を
有する絶縁層の該凹部に選択成長Ｃｕ層を形成する工程
を有する半導体装置の製造方法において、 前記選択成長Ｃｕ層を前記絶縁層の厚さより薄く形成し
、該絶縁層の厚さを選択成長Ｃｕ層の厚さと同一に揃え
ることを特徴とする半導体装置の製造方法。 - （３）底部に選択成長の核となる層が形成された凹部を
有する絶縁層の該凹部に選択成長Ｃｕ層を形成する工程
を有する半導体装置の製造方法において、 前記選択成長Ｃｕ層を前記絶縁層の厚さより薄く形成し
、該選択成長Ｃｕ層上に液相ＣＶＤ法により絶縁層を埋
め込むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012288A JP2985204B2 (ja) | 1990-01-22 | 1990-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012288A JP2985204B2 (ja) | 1990-01-22 | 1990-01-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03217020A true JPH03217020A (ja) | 1991-09-24 |
| JP2985204B2 JP2985204B2 (ja) | 1999-11-29 |
Family
ID=11801166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012288A Expired - Fee Related JP2985204B2 (ja) | 1990-01-22 | 1990-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2985204B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340563A (ja) * | 1999-05-26 | 2000-12-08 | Nec Corp | 半導体装置及びその製造方法 |
-
1990
- 1990-01-22 JP JP2012288A patent/JP2985204B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000340563A (ja) * | 1999-05-26 | 2000-12-08 | Nec Corp | 半導体装置及びその製造方法 |
| US6342447B1 (en) | 1999-05-26 | 2002-01-29 | Nec Corporation | Semiconductor device and production method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2985204B2 (ja) | 1999-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0360055A (ja) | 集積回路の製造方法 | |
| US4007103A (en) | Planarizing insulative layers by resputtering | |
| CN109216165A (zh) | 多重图形及半导体器件的制造方法 | |
| JPS63107119A (ja) | ステップ絶縁層を有する集積回路の製造方法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JPH03217020A (ja) | 半導体装置の製造方法 | |
| JPH06124948A (ja) | 配線形成方法 | |
| JPS61208241A (ja) | 半導体装置の製造方法 | |
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| JP2550601B2 (ja) | 半導体装置の製造方法 | |
| JPH02148760A (ja) | 半導体装置およびその製造方法 | |
| JPS63271958A (ja) | 多層配線形成方法 | |
| JPH0758104A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH01129439A (ja) | 半導体装置の製造方法 | |
| JPH02294050A (ja) | トレンチ埋め込み方法 | |
| JPH04359544A (ja) | 平坦型配線層の形成法 | |
| JPH0249017B2 (ja) | ||
| JPH05291185A (ja) | プラグイン縦配線の形成方法 | |
| JPH07297280A (ja) | 半導体装置の製造方法 | |
| KR920000630B1 (ko) | 반도체장치 제조방법 | |
| JPH02151034A (ja) | 半導体装置の製造方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |