TWI667671B - 電感結構 - Google Patents
電感結構 Download PDFInfo
- Publication number
- TWI667671B TWI667671B TW107131720A TW107131720A TWI667671B TW I667671 B TWI667671 B TW I667671B TW 107131720 A TW107131720 A TW 107131720A TW 107131720 A TW107131720 A TW 107131720A TW I667671 B TWI667671 B TW I667671B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal layer
- layer
- dielectric layer
- dielectric
- intermediate metal
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本發明提供一種電感結構,包括:一基板;一第一介電層,形成於該基板上;一第一金屬層,形成於該第一介電層中;一第二介電層,形成於該第一介電層上;一第二金屬層,形成於該第二介電層中,其中該第一金屬層與該第二金屬層為連續金屬層;至少一中間介電層,形成於該第一介電層與該第二介電層之間;至少一中間金屬層,形成於該至少一中間介電層中,其中該至少一中間金屬層為圖案化金屬層;以及複數個通孔,連接該第一金屬層與該至少一中間金屬層,以及連接該第二金屬層與該至少一中間金屬層,其中該第一金屬層、該通孔、該至少一中間金屬層、該通孔、該第二金屬層、該通孔、以及該至少一中間金屬層形成一延伸路徑,該延伸路徑以該第一金屬層為一延伸起點,依螺旋方式延伸。
Description
本發明係有關於一種電感結構,特別是有關於一種具有大線寬、低佔用面積的垂直式電感結構。
就目前的平面式電感來說,當所需電感值越高時,元件的感應圈數愈多,其於晶片上所佔用的面積就愈大,且為避免電感元件與其他元件間產生額外效應,於電感元件下方,均規劃為淨空區域,即無擺放任何元件或金屬層,且於電感元件周圍的一定距離內,亦須為淨空區域。然而,上述限制已造成晶片在面積使用上的效益相當差。
目前的平面式電感使用單一層金屬層,並以下層金屬層做為與其他元件的聯結線,受限於製程因素,其在設計上須符合最小間距(min metal spacing)的要求,且為增加電感值,均期望能設置較大線寬的金屬導線及增加電感圈數。然而,此製程及設計上的要求,在晶片的面積使用上,始終存在著無法克服的困難。
因此,開發一種具有大線寬、低佔用面積的電感結構是眾所期待的。
根據本發明的一實施例,提供一種電感結構。該電感結構,包括:一基板;一第一介電層,形成於該基板上;
一第一金屬層,形成於該第一介電層中;一第二介電層,形成於該第一介電層上;一第二金屬層,形成於該第二介電層中,其中該第一金屬層與該第二金屬層為連續金屬層;至少一中間介電層,形成於該第一介電層與該第二介電層之間;至少一中間金屬層,形成於該至少一中間介電層中,其中該至少一中間金屬層為圖案化金屬層;以及複數個通孔,連接該第一金屬層與該至少一中間金屬層,以及連接該第二金屬層與該至少一中間金屬層,其中該第一金屬層、該通孔、該至少一中間金屬層、該通孔、該第二金屬層、該通孔、以及該至少一中間金屬層形成一延伸路徑,該延伸路徑以該第一金屬層為一延伸起點,依逆時針螺旋方式延伸。
根據部分實施例,上述第一金屬層、上述第二金屬層、與上述至少一中間金屬層的長度介於1um~100um。
根據部分實施例,上述第一金屬層、上述第二金屬層、與上述至少一中間金屬層的厚度介於0.01um~4um。
根據部分實施例,上述第一金屬層、上述第二金屬層、與上述至少一中間金屬層的寬度介於0.01um~100um。
根據部分實施例,上述至少一中間金屬層的圖案化金屬層的間距介於0.01um~10um。
根據部分實施例,上述至少一中間介電層為單層的中間介電層,以及上述至少一中間金屬層為單層的中間金屬層。
根據部分實施例,上述至少一中間介電層為雙層的中間介電層,以及上述至少一中間金屬層為雙層的中間金屬
層。根據部分實施例,更包括複數個通孔,連接不同層的上述中間金屬層。
根據部分實施例,上述至少一中間介電層為三層的中間介電層,以及上述至少一中間金屬層為三層的中間金屬層。根據部分實施例,更包括複數個通孔,連接不同層的上述中間金屬層。
根據本發明的一實施例,提供一種電感結構。該電感結構,包括:一基板;一第一介電層,形成於該基板上;一第一金屬層,形成於該第一介電層中;一第二介電層,形成於該第一介電層上;一第二金屬層,形成於該第二介電層中,其中該第一金屬層與該第二金屬層為連續金屬層;至少一中間介電層,形成於該第一介電層與該第二介電層之間;至少一中間金屬層,形成於該至少一中間介電層中,其中該至少一中間金屬層為圖案化金屬層;以及複數個通孔,連接該第一金屬層與該至少一中間金屬層,以及連接該第二金屬層與該至少一中間金屬層,其中該第一金屬層、該通孔、該至少一中間金屬層、該通孔、該第二金屬層、該通孔、以及該至少一中間金屬層形成一延伸路徑,該延伸路徑以該第一金屬層為一延伸起點,依順時針螺旋方式延伸。
本發明利用金屬層與通孔(via)在垂直方向上相互串接的方式製作電感元件(inductor)。當吾人欲增加電感元件的感應圈數時,僅需增加在垂直方向上的金屬層的層數即可,亦即,謀求電感元件圈數的增加並不會造成在平面上佔用面積的增加,且本發明製程的困難度不高,可搭配一般的半導體製程
簡易製作。此外,在設計、製作金屬導線的各式線寬時,本發明確實擁有相當大的製程空間(process window),即在考慮任意增加金屬線寬的情況下,並不須擔心此舉會造成元件在使用面積上的負擔,因此可輕易製作出具有任何適當線寬的電感元件。再者,由於在平面上所使用的面積縮減,本發明電感元件大幅降低了對於鄰近元件區所造成的影響,特別是鄰近元件在面積使用上的限制,也就是,對於其他各式元件的擺放,本發明提供了更多便利性的選擇。
為讓本發明之上述目的、特徵及優點能更明顯易懂,下文特舉一較佳實施例,並配合所附的圖式,作詳細說明如下。
10、100、1000‧‧‧電感結構
12、120、1200‧‧‧基板
14、140、1400‧‧‧第一介電層
14’、140’、1400’‧‧‧第一介電層的底部
16、160、1600‧‧‧第一金屬層
18、180、1800‧‧‧第二介電層
18’、180’、1800’‧‧‧第二介電層的底部
20、200、2000‧‧‧第二金屬層
22‧‧‧中間介電層
22’‧‧‧中間介電層的底部
24‧‧‧中間金屬層
26、28、260、280、300、2600、2800、3000、3100‧‧‧通孔
32、320、3200‧‧‧延伸路徑
34、340、3400‧‧‧第一金屬層的起始點
220、2200‧‧‧第一中間介電層
220’、2200’‧‧‧第一中間介電層的底部
230、2300‧‧‧第二中間介電層
230’、2300’‧‧‧第二中間介電層的底部
240、2400‧‧‧第一中間金屬層
250、2500‧‧‧第二中間金屬層
2350‧‧‧第三中間介電層
2350’‧‧‧第三中間介電層的底部
2550‧‧‧第三中間金屬層
L‧‧‧第一金屬層、第二金屬層、中間金屬層的長度
S‧‧‧中間金屬層的間距
T‧‧‧第一金屬層、第二金屬層、中間金屬層的厚度
W‧‧‧第一金屬層、第二金屬層、中間金屬層的寬度
第1圖係根據本發明的一實施例,一種電感結構的剖面示意圖;第1A圖為第1圖沿A-A’剖面線所得的電感結構的剖面示意圖;第2圖係根據本發明的一實施例,一種電感結構的剖面示意圖;第2A圖為第2圖沿A-A’剖面線所得的電感結構的剖面示意圖;第3圖係根據本發明的一實施例,一種電感結構的剖面示意圖;第3A圖為第3圖沿A-A’剖面線所得的電感結構的剖面示
意圖;第4圖係根據本發明的一實施例,一種電感結構的剖面示意圖;第4A圖為第4圖沿A-A’剖面線所得的電感結構的剖面示意圖;第5圖係根據本發明的一實施例,一種電感結構的剖面示意圖;第5A圖為第5圖沿A-A’剖面線所得的電感結構的剖面示意圖;第6圖係根據本發明的一實施例,一種電感結構的剖面示意圖;第6A圖為第6圖沿A-A’剖面線所得的電感結構的剖面示意圖。
請參閱第1圖,根據本發明多個實施例中的其中之一,提供一種電感(inductor)結構10。第1圖為電感結構10的剖面示意圖。
如第1圖所示,在本實施例中,電感結構10包括基板12、第一介電層14、第一金屬層16、第二介電層18、第二金屬層20、中間介電層22、中間金屬層24、以及複數個通孔(26、28)。第一介電層14形成於基板12上。第一金屬層16形成於第一介電層14中,位於第一介電層14的底部14’。第二介電層18形成於第一介電層14上。第二金屬層20形成於第二介電層18中,位於第二介電層18的底部18’。第一金屬層16與第二金屬層20
為連續的金屬層。中間介電層22形成於第一介電層14與第二介電層18之間。中間金屬層24形成於中間介電層22中,位於中間介電層22的底部22’。中間金屬層24為圖案化(patterned)的金屬層。
此外,通孔(26、28)連接第一金屬層16與中間金屬層24,以及連接第二金屬層20與中間金屬層24,例如,通孔26連接第一金屬層16與中間金屬層24,通孔28連接第二金屬層20與中間金屬層24。值得注意的是,第一金屬層16、通孔26、中間金屬層24、通孔28、第二金屬層20、通孔28、以及中間金屬層24形成延伸路徑32。延伸路徑32以第一金屬層16的起始點34作為延伸起點,依逆時針螺旋方式延伸,以如第1圖所示的剖面圖觀之。
在部分實施例中,基板12可包括矽基板或其他適合的基板材料。
在部分實施例中,第一介電層14、第二介電層18、以及中間介電層22可包括氮化矽、氧化矽、氮氧化矽或其他適合的低介電常數之介電材料。
在部分實施例中,第一金屬層16、第二金屬層20、以及中間金屬層24可包括例如銅、鋁或其他適合的金屬導電材料。
在部分實施例中,通孔(26、28)可填入例如銅、鎢或其他適合的金屬導電材料。
在部分實施例中,第一金屬層16、第二金屬層20、與中間金屬層24的長度L大約介於1um~100um。
在部分實施例中,第一金屬層16、第二金屬層20、與中間金屬層24的厚度T大約介於0.01um~4um。
在部分實施例中,第一金屬層16、第二金屬層20、與中間金屬層24的寬度W大約介於0.01um~100um,如第1A圖所示。第1A圖為第1圖沿A-A’剖面線所得的剖面示意圖。
在部分實施例中,中間金屬層24的圖案化金屬層的間距S大約介於0.01um~10um。
請參閱第2圖,根據本發明多個實施例中的其中之一,提供一種電感(inductor)結構100。第2圖為電感結構100的剖面示意圖。
如第2圖所示,在本實施例中,電感結構100包括基板120、第一介電層140、第一金屬層160、第二介電層180、第二金屬層200、第一中間介電層220、第二中間介電層230、第一中間金屬層240、第二中間金屬層250、以及複數個通孔(260、280、300)。第一介電層140形成於基板120上。第一金屬層160形成於第一介電層140中,位於第一介電層140的底部140’。第二介電層180形成於第一介電層140上。第二金屬層200形成於第二介電層180中,位於第二介電層180的底部180’。第一金屬層160與第二金屬層200為連續的金屬層。第一中間介電層220形成於第一介電層140上。第一中間金屬層240形成於第一中間介電層220中,位於第一中間介電層220的底部220’。第二中間介電層230形成於第一中間介電層220上。第二中間金屬層250形成於第二中間介電層230中,位於第二中間介電層230的底部230’。第一中間金屬層240與第二中間金屬層250為圖案
化的金屬層。
通孔(260、280、300)連接第一金屬層160與第一中間金屬層240,連接第一中間金屬層240與第二中間金屬層250,以及連接第二金屬層200與第二中間金屬層250,例如,通孔260連接第一金屬層160與第一中間金屬層240,通孔280連接第一中間金屬層240與第二中間金屬層250,以及通孔300連接第二金屬層200與第二中間金屬層250。值得注意的是,第一金屬層160、通孔260、第一中間金屬層240、通孔280、第二中間金屬層250、通孔300、第二金屬層200、通孔300、第二中間金屬層250、通孔280、第一中間金屬層240、通孔280、以及第二中間金屬層250形成延伸路徑320。延伸路徑320以第一金屬層160的起始點340作為延伸起點,依逆時針螺旋方式延伸,以如第2圖所示的剖面圖觀之。
在部分實施例中,基板120可包括矽基板或其他適合的基板材料。
在部分實施例中,第一介電層140、第二介電層180、第一中間介電層220、以及第二中間介電層230可包括氮化矽、氧化矽、氮氧化矽或其他適合的低介電常數之介電材料。
在部分實施例中,第一金屬層160、第二金屬層200、第一中間金屬層240、以及第二中間金屬層250可包括例如銅、鋁或其他適合的金屬導電材料。
在部分實施例中,通孔(260、280、300)可填入例如銅、鎢或其他適合的金屬導電材料。
在部分實施例中,第一金屬層160、第二金屬層200、
第一中間金屬層240、以及第二中間金屬層250的長度L大約介於1um~100um。
在部分實施例中,第一金屬層160、第二金屬層200、第一中間金屬層240、以及第二中間金屬層250的厚度T大約介於0.01um~4um。
在部分實施例中,第一金屬層160、第二金屬層200、第一中間金屬層240、以及第二中間金屬層250的寬度W大約介於0.01um~100um,如第2A圖所示。第2A圖為第2圖沿A-A’剖面線所得的剖面示意圖。
在部分實施例中,第一中間金屬層240以及第二中間金屬層250的圖案化金屬層的間距S大約介於0.01um~10um。
請參閱第3圖,根據本發明多個實施例中的其中之一,提供一種電感(inductor)結構1000。第3圖為電感結構1000的剖面示意圖。
如第3圖所示,在本實施例中,電感結構1000包括基板1200、第一介電層1400、第一金屬層1600、第二介電層1800、第二金屬層2000、第一中間介電層2200、第二中間介電層2300、第三中間介電層2350、第一中間金屬層2400、第二中間金屬層2500、第三中間金屬層2550、以及複數個通孔(2600、2800、3000、3100)。第一介電層1400形成於基板1200上。第一金屬層1600形成於第一介電層1400中,位於第一介電層1400的底部1400’。第二介電層1800形成於第一介電層1400上。第二金屬層2000形成於第二介電層1800中,位於第二介電層1800的底部
1800’。第一金屬層1600與第二金屬層2000為連續的金屬層。第一中間介電層2200形成於第一介電層1400上。第一中間金屬層2400形成於第一中間介電層2200中,位於第一中間介電層2200的底部2200’。第二中間介電層2300形成於第一中間介電層2200上。第二中間金屬層2500形成於第二中間介電層2300中,位於第二中間介電層2300的底部2300’。第三中間介電層2350形成於第二中間介電層2300上。第三中間金屬層2550形成於第三中間介電層2350中,位於第三中間介電層2350的底部2350’。第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550為圖案化的金屬層。
通孔(2600、2800、3000、3100)連接第一金屬層1600與第一中間金屬層2400,連接第一中間金屬層2400與第二中間金屬層2500,連接第二中間金屬層2500與第三中間金屬層2550,以及連接第二金屬層2000與第三中間金屬層2550,例如,通孔2600連接第一金屬層1600與第一中間金屬層2400,通孔2800連接第一中間金屬層2400與第二中間金屬層2500,通孔3000連接第二中間金屬層2500與第三中間金屬層2550,以及通孔3100連接第二金屬層2000與第三中間金屬層2550。值得注意的是,第一金屬層1600、通孔2600、第一中間金屬層2400、通孔2800、第二中間金屬層2500、通孔3000、第三中間金屬層2550、通孔3100、第二金屬層2000、通孔3100、第三中間金屬層2550、通孔3000、第二中間金屬層2500、通孔2800、第一中間金屬層2400、通孔2800、第二中間金屬層2500、通孔3000、第三中間金屬層2550、通孔3000、以及第二中間金屬層2500形成延伸路徑3200。
延伸路徑3200以第一金屬層1600的起始點3400作為延伸起點,依逆時針螺旋方式延伸,以如第3圖所示的剖面圖觀之。
在部分實施例中,基板1200可包括矽基板或其他適合的基板材料。
在部分實施例中,第一介電層1400、第二介電層1800、第一中間介電層2200、第二中間介電層2300、以及第三中間介電層2350可包括氮化矽、氧化矽、氮氧化矽或其他適合的低介電常數之介電材料。
在部分實施例中,第一金屬層1600、第二金屬層2000、第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550可包括例如銅、鋁或其他適合的金屬導電材料。
在部分實施例中,通孔(2600、2800、3000、3100)可填入例如銅、鎢或其他適合的金屬導電材料。
在部分實施例中,第一金屬層1600、第二金屬層2000、第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550的長度L大約介於1um~100um。
在部分實施例中,第一金屬層1600、第二金屬層2000、第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550的厚度T大約介於0.01um~4um。
在部分實施例中,第一金屬層1600、第二金屬層2000、第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550的寬度W大約介於0.01um~100um,如第3A圖所示。第3A圖為第3圖沿A-A’剖面線所得的剖面示意圖。
在部分實施例中,第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550的圖案化金屬層的間距S大約介於0.01um~10um。
請參閱第4圖,根據本發明多個實施例中的其中之一,提供一種電感(inductor)結構10。第4圖為電感結構10的剖面示意圖。
如第4圖所示,在本實施例中,電感結構10包括基板12、第一介電層14、第一金屬層16、第二介電層18、第二金屬層20、中間介電層22、中間金屬層24、以及複數個通孔(26、28)。第一介電層14形成於基板12上。第一金屬層16形成於第一介電層14中,位於第一介電層14的底部14’。第二介電層18形成於第一介電層14上。第二金屬層20形成於第二介電層18中,位於第二介電層18的底部18’。第一金屬層16與第二金屬層20為連續的金屬層。中間介電層22形成於第一介電層14與第二介電層18之間。中間金屬層24形成於中間介電層22中,位於中間介電層22的底部22’。中間金屬層24為圖案化(patterned)的金屬層。
此外,通孔(26、28)連接第一金屬層16與中間金屬層24,以及連接第二金屬層20與中間金屬層24,例如,通孔26連接第一金屬層16與中間金屬層24,通孔28連接第二金屬層20與中間金屬層24。值得注意的是,第一金屬層16、通孔26、中間金屬層24、通孔28、第二金屬層20、通孔28、以及中間金屬層24形成延伸路徑32。延伸路徑32以第一金屬層16的起始點34作為延伸起點,依順時針螺旋方式延伸,以如第4圖所示的剖
面圖觀之。
在部分實施例中,基板12可包括矽基板或其他適合的基板材料。
在部分實施例中,第一介電層14、第二介電層18、以及中間介電層22可包括氮化矽、氧化矽、氮氧化矽或其他適合的低介電常數之介電材料。
在部分實施例中,第一金屬層16、第二金屬層20、以及中間金屬層24可包括例如銅、鋁或其他適合的金屬導電材料。
在部分實施例中,通孔(26、28)可填入例如銅、鎢或其他適合的金屬導電材料。
在部分實施例中,第一金屬層16、第二金屬層20、與中間金屬層24的長度L大約介於1um~100um。
在部分實施例中,第一金屬層16、第二金屬層20、與中間金屬層24的厚度T大約介於0.01um~4um。
在部分實施例中,第一金屬層16、第二金屬層20、與中間金屬層24的寬度W大約介於0.01um~100um,如第4A圖所示。第4A圖為第4圖沿A-A’剖面線所得的剖面示意圖。
在部分實施例中,中間金屬層24的圖案化金屬層的間距S大約介於0.01um~10um。
請參閱第5圖,根據本發明多個實施例中的其中之一,提供一種電感(inductor)結構100。第5圖為電感結構100的剖面示意圖。
如第5圖所示,在本實施例中,電感結構100包括
基板120、第一介電層140、第一金屬層160、第二介電層180、第二金屬層200、第一中間介電層220、第二中間介電層230、第一中間金屬層240、第二中間金屬層250、以及複數個通孔(260、280、300)。第一介電層140形成於基板120上。第一金屬層160形成於第一介電層140中,位於第一介電層140的底部140’。第二介電層180形成於第一介電層140上。第二金屬層200形成於第二介電層180中,位於第二介電層180的底部180’。第一金屬層160與第二金屬層200為連續的金屬層。第一中間介電層220形成於第一介電層140上。第一中間金屬層240形成於第一中間介電層220中,位於第一中間介電層220的底部220’。第二中間介電層230形成於第一中間介電層220上。第二中間金屬層250形成於第二中間介電層230中,位於第二中間介電層230的底部230’。第一中間金屬層240與第二中間金屬層250為圖案化的金屬層。
通孔(260、280、300)連接第一金屬層160與第一中間金屬層240,連接第一中間金屬層240與第二中間金屬層250,以及連接第二金屬層200與第二中間金屬層250,例如,通孔260連接第一金屬層160與第一中間金屬層240,通孔280連接第一中間金屬層240與第二中間金屬層250,以及通孔300連接第二金屬層200與第二中間金屬層250。值得注意的是,第一金屬層160、通孔260、第一中間金屬層240、通孔280、第二中間金屬層250、通孔300、第二金屬層200、通孔300、第二中間金屬層250、通孔280、第一中間金屬層240、通孔280、以及第二中間金屬層250形成延伸路徑320。延伸路徑320以第一金屬層160的
起始點340作為延伸起點,依順時針螺旋方式延伸,以如第5圖所示的剖面圖觀之。
在部分實施例中,基板120可包括矽基板或其他適合的基板材料。
在部分實施例中,第一介電層140、第二介電層180、第一中間介電層220、以及第二中間介電層230可包括氮化矽、氧化矽、氮氧化矽或其他適合的低介電常數之介電材料。
在部分實施例中,第一金屬層160、第二金屬層200、第一中間金屬層240、以及第二中間金屬層250可包括例如銅、鋁或其他適合的金屬導電材料。
在部分實施例中,通孔(260、280、300)可填入例如銅、鎢或其他適合的金屬導電材料。
在部分實施例中,第一金屬層160、第二金屬層200、第一中間金屬層240、以及第二中間金屬層250的長度L大約介於1um~100um。
在部分實施例中,第一金屬層160、第二金屬層200、第一中間金屬層240、以及第二中間金屬層250的厚度T大約介於0.01um~4um。
在部分實施例中,第一金屬層160、第二金屬層200、第一中間金屬層240、以及第二中間金屬層250的寬度W大約介於0.01um~100um,如第5A圖所示。第5A圖為第5圖沿A-A’剖面線所得的剖面示意圖。
在部分實施例中,第一中間金屬層240以及第二中間金屬層250的圖案化金屬層的間距S大約介於
0.01um~10um。
請參閱第6圖,根據本發明多個實施例中的其中之一,提供一種電感(inductor)結構1000。第6圖為電感結構1000的剖面示意圖。
如第6圖所示,在本實施例中,電感結構1000包括基板1200、第一介電層1400、第一金屬層1600、第二介電層1800、第二金屬層2000、第一中間介電層2200、第二中間介電層2300、第三中間介電層2350、第一中間金屬層2400、第二中間金屬層2500、第三中間金屬層2550、以及複數個通孔(2600、2800、3000、3100)。第一介電層1400形成於基板1200上。第一金屬層1600形成於第一介電層1400中,位於第一介電層1400的底部1400’。第二介電層1800形成於第一介電層1400上。第二金屬層2000形成於第二介電層1800中,位於第二介電層1800的底部1800’。第一金屬層1600與第二金屬層2000為連續的金屬層。第一中間介電層2200形成於第一介電層1400上。第一中間金屬層2400形成於第一中間介電層2200中,位於第一中間介電層2200的底部2200’。第二中間介電層2300形成於第一中間介電層2200上。第二中間金屬層2500形成於第二中間介電層2300中,位於第二中間介電層2300的底部2300’。第三中間介電層2350形成於第二中間介電層2300上。第三中間金屬層2550形成於第三中間介電層2350中,位於第三中間介電層2350的底部2350’。第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550為圖案化的金屬層。
通孔(2600、2800、3000、3100)連接第一金屬層1600
與第一中間金屬層2400,連接第一中間金屬層2400與第二中間金屬層2500,連接第二中間金屬層2500與第三中間金屬層2550,以及連接第二金屬層2000與第三中間金屬層2550,例如,通孔2600連接第一金屬層1600與第一中間金屬層2400,通孔2800連接第一中間金屬層2400與第二中間金屬層2500,通孔3000連接第二中間金屬層2500與第三中間金屬層2550,以及通孔3100連接第二金屬層2000與第三中間金屬層2550。值得注意的是,第一金屬層1600、通孔2600、第一中間金屬層2400、通孔2800、第二中間金屬層2500、通孔3000、第三中間金屬層2550、通孔3100、第二金屬層2000、通孔3100、第三中間金屬層2550、通孔3000、第二中間金屬層2500、通孔2800、第一中間金屬層2400、通孔2800、第二中間金屬層2500、通孔3000、第三中間金屬層2550、通孔3000、以及第二中間金屬層2500形成延伸路徑3200。延伸路徑3200以第一金屬層1600的起始點3400作為延伸起點,依順時針螺旋方式延伸,以如第6圖所示的剖面圖觀之。
在部分實施例中,基板1200可包括矽基板或其他適合的基板材料。
在部分實施例中,第一介電層1400、第二介電層1800、第一中間介電層2200、第二中間介電層2300、以及第三中間介電層2350可包括氮化矽、氧化矽、氮氧化矽或其他適合的低介電常數之介電材料。
在部分實施例中,第一金屬層1600、第二金屬層2000、第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550可包括例如銅、鋁或其他適合的金屬導電材
料。
在部分實施例中,通孔(2600、2800、3000、3100)可填入例如銅、鎢或其他適合的金屬導電材料。
在部分實施例中,第一金屬層1600、第二金屬層2000、第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550的長度L大約介於1um~100um。
在部分實施例中,第一金屬層1600、第二金屬層2000、第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550的厚度T大約介於0.01um~4um。
在部分實施例中,第一金屬層1600、第二金屬層2000、第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550的寬度W大約介於0.01um~100um,如第6A圖所示。第6A圖為第6圖沿A-A’剖面線所得的剖面示意圖。
在部分實施例中,第一中間金屬層2400、第二中間金屬層2500、以及第三中間金屬層2550的圖案化金屬層的間距S大約介於0.01um~10um。
本發明利用金屬層與通孔(via)在垂直方向上相互串接的方式製作電感元件(inductor)。當吾人欲增加電感元件的感應圈數時,僅需增加在垂直方向上的金屬層的層數即可,亦即,謀求電感元件圈數的增加並不會造成在平面上佔用面積的增加,且本發明製程的困難度不高,可搭配一般的半導體製程簡易製作。此外,在設計、製作金屬導線的各式線寬時,本發明確實擁有相當大的製程空間(process window),即在考慮任意增加金屬線寬的情況下,並不須擔心此舉會造成元件在使用
面積上的負擔,因此可輕易製作出具有任何適當線寬的電感元件。再者,由於在平面上所使用的面積縮減,本發明電感元件大幅降低了對於鄰近元件區所造成的影響,特別是鄰近元件在面積使用上的限制,也就是,對於其他各式元件的擺放,本發明提供了更多便利性的選擇。
雖然本發明已以數個較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作任意之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (20)
- 一種電感結構,包括:一基板;一第一介電層,形成於該基板上;一第一金屬層,形成於該第一介電層中;一第二介電層,形成於該第一介電層上;一第二金屬層,形成於該第二介電層中,其中該第一金屬層與該第二金屬層為連續金屬層;至少一中間介電層,形成於該第一介電層與該第二介電層之間;至少一中間金屬層,形成於該至少一中間介電層中,其中該至少一中間金屬層為圖案化金屬層;以及複數個通孔,連接該第一金屬層與該至少一中間金屬層,以及連接該第二金屬層與該至少一中間金屬層,其中該第一金屬層、該通孔、該至少一中間金屬層、該通孔、該第二金屬層、該通孔、以及該至少一中間金屬層形成一延伸路徑,該延伸路徑以該第一金屬層為一延伸起點,依逆時針螺旋方式延伸,其中該第一金屬層僅其中一端與該至少一中間金屬層電性連接。
- 如申請專利範圍第1項所述的電感結構,其中該第一金屬層、該第二金屬層、與該至少一中間金屬層的長度介於1um~100um。
- 如申請專利範圍第1項所述的電感結構,其中該第一金屬層、該第二金屬層、與該至少一中間金屬層的厚度介於 0.01um~4um。
- 如申請專利範圍第1項所述的電感結構,其中該第一金屬層、該第二金屬層、與該至少一中間金屬層的寬度介於0.01um~100um。
- 如申請專利範圍第1項所述的電感結構,其中該至少一中間金屬層的該圖案化金屬層的間距介於0.01um~10um。
- 如申請專利範圍第1項所述的電感結構,其中該至少一中間介電層為單層中間介電層,以及該至少一中間金屬層為單層中間金屬層。
- 如申請專利範圍第1項所述的電感結構,其中該至少一中間介電層為雙層中間介電層,以及該至少一中間金屬層為雙層中間金屬層。
- 如申請專利範圍第7項所述的電感結構,更包括複數個通孔,連接不同層的該等中間金屬層。
- 如申請專利範圍第1項所述的電感結構,其中該至少一中間介電層為三層中間介電層,以及該至少一中間金屬層為三層中間金屬層。
- 如申請專利範圍第9項所述的電感結構,更包括複數個通孔,連接不同層的該等中間金屬層。
- 一種電感結構,包括:一基板;一第一介電層,形成於該基板上;一第一金屬層,形成於該第一介電層中;一第二介電層,形成於該第一介電層上; 一第二金屬層,形成於該第二介電層中,其中該第一金屬層與該第二金屬層為連續金屬層;至少一中間介電層,形成於該第一介電層與該第二介電層之間;至少一中間金屬層,形成於該至少一中間介電層中,其中該至少一中間金屬層為圖案化金屬層;以及複數個通孔,連接該第一金屬層與該至少一中間金屬層,以及連接該第二金屬層與該至少一中間金屬層,其中該第一金屬層、該通孔、該至少一中間金屬層、該通孔、該第二金屬層、該通孔、以及該至少一中間金屬層形成一延伸路徑,該延伸路徑以該第一金屬層為一延伸起點,依順時針螺旋方式延伸,其中該第一金屬層僅其中一端與該至少一中間金屬層電性連接。
- 如申請專利範圍第11項所述的電感結構,其中該第一金屬層、該第二金屬層、與該至少一中間金屬層的長度介於1um~100um。
- 如申請專利範圍第11項所述的電感結構,其中該第一金屬層、該第二金屬層、與該至少一中間金屬層的厚度介於0.01um~4um。
- 如申請專利範圍第11項所述的電感結構,其中該第一金屬層、該第二金屬層、與該至少一中間金屬層的寬度介於0.01um~100um。
- 如申請專利範圍第11項所述的電感結構,其中該至少一中間金屬層的該圖案化金屬層的間距介於0.01um~10um。
- 如申請專利範圍第11項所述的電感結構,其中該至少一中間介電層為單層中間介電層,以及該至少一中間金屬層為單層中間金屬層。
- 如申請專利範圍第11項所述的電感結構,其中該至少一中間介電層為雙層中間介電層,以及該至少一中間金屬層為雙層中間金屬層。
- 如申請專利範圍第17項所述的電感結構,更包括複數個通孔,連接不同層的該等中間金屬層。
- 如申請專利範圍第11項所述的電感結構,其中該至少一中間介電層為三層中間介電層,以及該至少一中間金屬層為三層中間金屬層。
- 如申請專利範圍第19項所述的電感結構,更包括複數個通孔,連接不同層的該等中間金屬層。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107131720A TWI667671B (zh) | 2018-09-10 | 2018-09-10 | 電感結構 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107131720A TWI667671B (zh) | 2018-09-10 | 2018-09-10 | 電感結構 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI667671B true TWI667671B (zh) | 2019-08-01 |
TW202011425A TW202011425A (zh) | 2020-03-16 |
Family
ID=68316425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107131720A TWI667671B (zh) | 2018-09-10 | 2018-09-10 | 電感結構 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI667671B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200406916A (en) * | 2002-08-29 | 2004-05-01 | Ajinomoto Kk | Variable inductor device, multi-layer substrate with hidden variable inductor device, semiconductor chip and chip-type variable inductor device |
TW201324555A (zh) * | 2011-09-07 | 2013-06-16 | Tdk Corp | 積層型線圈零件 |
US20150084733A1 (en) * | 2013-09-26 | 2015-03-26 | International Business Machines Corporation | Reconfigurable multi-stack inductor |
-
2018
- 2018-09-10 TW TW107131720A patent/TWI667671B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200406916A (en) * | 2002-08-29 | 2004-05-01 | Ajinomoto Kk | Variable inductor device, multi-layer substrate with hidden variable inductor device, semiconductor chip and chip-type variable inductor device |
TW201324555A (zh) * | 2011-09-07 | 2013-06-16 | Tdk Corp | 積層型線圈零件 |
US20150084733A1 (en) * | 2013-09-26 | 2015-03-26 | International Business Machines Corporation | Reconfigurable multi-stack inductor |
Also Published As
Publication number | Publication date |
---|---|
TW202011425A (zh) | 2020-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7808358B2 (en) | Inductor and method for fabricating the same | |
TWI397930B (zh) | 螺旋電感元件 | |
JP5373397B2 (ja) | インダクタ素子及びその製造方法並びにインダクタ素子を搭載した半導体装置 | |
US7202567B2 (en) | Semiconductor device and manufacturing method for the same | |
JP4772495B2 (ja) | インダクター及びインダクター形成方法 | |
KR100279753B1 (ko) | 반도체 집적회로 제조공정을 이용한 인덕터 제조방법 | |
US9018731B2 (en) | Method for fabricating inductor device | |
JP2007537585A (ja) | 平面インダクターおよびその製造方法 | |
TWI330886B (en) | Semiconductor device | |
US9179539B2 (en) | Wiring board and design method for wiring board | |
JP3954022B2 (ja) | 並列分岐構造の螺旋形インダクタ | |
TWI343092B (en) | Semiconductor structure | |
US10553353B2 (en) | Parallel stacked inductor for high-Q and high current handling and method of making the same | |
JP2004031520A (ja) | 半導体集積回路及びその製造方法 | |
TWI667671B (zh) | 電感結構 | |
JP5090688B2 (ja) | 半導体装置 | |
JP2006066769A (ja) | インダクタ及びその製造方法 | |
TW200834914A (en) | Structure of inductor | |
US20150340423A1 (en) | Semiconductor device having inductor | |
US20100133652A1 (en) | Semiconductor device and method of manufacturing the same | |
CN105097789A (zh) | 电感器及形成电感器的方法 | |
CN106298736B (zh) | 半导体集成电路螺旋电感 | |
KR20090021572A (ko) | 반도체 소자용 인덕터 및 그 제조 방법 | |
JP2012160595A (ja) | 半導体装置及びその製造方法 | |
JP2010080551A (ja) | 半導体装置 |