JP4918373B2 - 積層実装構造体 - Google Patents

積層実装構造体 Download PDF

Info

Publication number
JP4918373B2
JP4918373B2 JP2007025367A JP2007025367A JP4918373B2 JP 4918373 B2 JP4918373 B2 JP 4918373B2 JP 2007025367 A JP2007025367 A JP 2007025367A JP 2007025367 A JP2007025367 A JP 2007025367A JP 4918373 B2 JP4918373 B2 JP 4918373B2
Authority
JP
Japan
Prior art keywords
substrate
mounting structure
electrode
stacked mounting
conductive portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007025367A
Other languages
English (en)
Other versions
JP2007318078A (ja
Inventor
寛幸 本原
雄 近藤
幹夫 中村
孝典 関戸
新二 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2007025367A priority Critical patent/JP4918373B2/ja
Priority to US11/784,736 priority patent/US7876573B2/en
Publication of JP2007318078A publication Critical patent/JP2007318078A/ja
Application granted granted Critical
Publication of JP4918373B2 publication Critical patent/JP4918373B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4685—Manufacturing of cross-over conductors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Description

本発明は、積層実装構造体、特に複数の部材を部材の厚さ方向に積層してできる三次元的な積層実装構造体に関するものである。
従来、半導体チップを積層して接続する工程を含む三次元実装モジュールの製造方法に関する技術が提案されている（例えば、特許文献１参照）。この従来技術では、図３０に示すように、各半導体チップ１の基板とは反対側の面の周縁部に端子３が形成されている。また、接着剤層４により積層された半導体チップ１の側面１ｂには、導電性微粒子を含有する液体をインクジェット法で滴下して配線５が形成されている。配線５により、積層された半導体チップ１の端子３同士が接続されている。
特開２００４−３０３８８４号公報
しかしながら、端子をインクジェット法により半導体チップの側面に対してはみ出さないように形成したとき、端子同士の接続を確実に行うことが困難である。そして、接合抵抗が大きくなってしまうという問題がある。
また、インクジェット法により半導体チップ１の周縁部に設けられた端子３同士の接続を確実に行うことで接続抵抗を下げようとするときは、端子３を半導体チップ１の側面まで連続して形成する必要がある。このように、端子３を半導体チップ１の側面まで引き出す場合、生産能力の低下を招いてしまう。
さらに、図３１に示すように、配線の厚さ分だけ、半導体チップ１の寸法ａよりも大きなモジュールの寸法ｂとなってしまう。このため、積層実装構造体が大型化してしまう。
本発明は、上記に鑑みてなされたものであって、被実装部品が実装された部材間に設けられた端子同士の接合を確実に行うとともに、小型な積層実装構造体を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明によれば、被実装部品が実装された第１の部材と、第１の部材に対向して配置され、他の被実装部品が実装された第２の部材との少なくとも２つの部材と、第１の部材と第２の部材との間に設置され、第１の部材と第２の部材とを所定の間隙をもって接続し、内側に被実装部品を収納する空間を有する中間部材と、を有する積層実装構造体であって、第１の部材と第２の部材とには、少なくとも一対の第１の電極と第２の電極とが形成され、さらに、第１の電極または第２の電極が形成されている面に対して直交する中間部材の面に凹部が形成されることにより、第１の部材の第１の電極、及び第２の部材の第２の電極がそれぞれ露出されており、凹部は、底部には第１の電極と第２の電極とを電気的に接続する導電部が、導電部の上層には絶縁部材が充填されていることを特徴とする積層実装構造体を提供できる。
また、本発明の好ましい態様によれば、中間部材に形成された凹部は、第１の部材近傍の第１の凹部と、第２の部材近傍の第２の凹部とを有することが望ましい。
また、本発明の好ましい態様によれば、中間部材に形成された凹部は、一方の端が第１の部材に、また他方の端が第２の部材に達する構造であり、溝構造の少なくとも一部は溝の深さが深くなっている溝構造であることが望ましい。
また、本発明の好ましい態様によれば、中間部材の導電部により、第１の部材に設けられた第１の電極の少なくとも一部と、第２の部材に設けられ、第１の電極と対向する第２の電極とが接続されていることが望ましい。
また、本発明の好ましい態様によれば、中間部材の導電部は、絶縁部と、少なくとも第１の導電部と第２の導電部とを有し、第１の導電部の少なくとも一部が絶縁部を介して第２の導電部と交差していることが望ましい。
また、本発明の好ましい態様によれば、第１の部材の端面と第２の部材の端面とは、それぞれ基板の切断面であることが望ましい。
また、本発明の好ましい態様によれば、中間部材の導電部は、導電性微粒子を含有する液体をインクジェット法で滴下して形成されていることが望ましい。
本発明に係る積層実装構造体によれば、被実装部品が実装された部材間に設けられた端子同士の接合を確実に行うとともに、小型化ができる。
以下に、本発明に係る積層実装構造体の実施例を図面に基づいて詳細に説明する。なお、この実施例によりこの発明が限定されるものではない。
図１は、本発明の実施例１に係る積層実装構造体１００を分解した状態の斜視構成を示している。第１の部材１０１ａには、受動部品、能動部品をはじめ、電子部品である各種のデバイス１０２ａ１、１０２ａ２、１０２ａ３（以下、適宜「デバイス１０２ａ１等」という。）が実装されている。また、第２の基板１０１ｂには、受動部品、能動部品をはじめ、電子部品である他の各種のデバイス１０２ｂ１、１０２ｂ２、１０２ｂ３（以下、適宜「デバイス１０２ｂ１等」という。）が実装されている。第１の基板１０１ａと第２の基板１０１ｂとは、対向して配置されている。なお、第１の基板１０１ａは、第１の部材に対応する。第２の基板１０１ｂは、第２の部材に対応する。
第１の基板１０１ａ、第２の基板１０１ｂ、及び後述する中間基板１０３は、それぞれ有機基板、セラミック基板、ガラス基板などで構成されている。また、第１の基板１０１ａ、第２の基板１０１ｂ、及び中間基板１０３は、基板を複合した複合基板でも良い。
また、第１の基板１０１ａと第２の基板１０１ｂとには、少なくとも一対の第１の接続端子１０４ａと第２の接続端子１０４ｂとが形成されている。第１の接続端子１０４ａは、第１の電極に対応する。第２の接続端子１０４ｂは、第２の電極に対応する。
第１の基板１０１ａに設けられた接続端子１０４ａ（図１では不図示）は、第１の基板１０１ａに実装された各種のデバイス１０２ａ１等と電気的に接続されている。また、接続端子１０４ａは、デバイス１０２ａ１等と第２の基板１０１ｂとを電気的に接続する機能も有している。
同様に、第２の基板１０１ｂに設けられた接続端子１０４ｂは、第２の基板１０１ｂに実装された電子部品である各種のデバイス１０２ｂ１等と電気的に接続されている。また、接続端子１０４ｂは、デバイス１０２ｂ１等と第１の基板１０１ａとを電気的に接続する機能も有している。
また、中間基板１０３は、第１の基板１０１ａと第２の基板１０１ｂとの間に設置されている。中間基板１０３は、第１の基板１０１ａと第２の基板１０１ｂとを所定の間隙をもって接続し、内側に被実装部品であるデバイス１０２ｂ１等を収納する空間である開口部１０３ａを有する。
ここで、デバイス１０２ｂ１、１０２ｂ２、１０２ｂ３が実装されたとき、第１の基板１０１ａと、第２の基板１０１ｂとの間の中間基板１０３を形成する材料として、流動性を有する硬化性樹脂などを用いることも考えられる。
流動性を有する硬化性樹脂などを用いると、第１の基板１０１ａと、第２の基板１０１ｂの全ての領域に対して、中間基板１０３が均一に形成できない場合がある。
これに対して、本実施例では、中間基板１０３として、流動性を有する硬化性樹脂などではなく、内側にデバイス１０２ｂ１、１０２ｂ２、１０２ｂ３を収納する空間である開口部１０３ａを有する枠状の中間部材を用いている。このため、例えば、第２の基板１０１ｂに実装されたデバイス１０２ｂ１、１０２ｂ２、１０２ｂ３が比較的高さの高い場合でも積層構造を形成することが可能となる。
また、流動性を有する硬化性樹脂などを用いた中間部材では、第１の基板１０１ａに設けられた接続端子１０４ａと、第２の基板１０１ｂに設けられた接続端子１０４ｂを露出するための工程、例えば、レーザー光によるアブレーションなどの手法による研削工程が必要となる。
これに対して、本実施例では、内側にデバイス１０２ｂ１、１０２ｂ２、１０２ｂ３を収納する空間を有する枠状の中間基板１０３は、予め第１の基板１０１ａと、第２の基板１０１ｂに設けられた接続端子１０４ａ、１０４ｂが露出されるように形成することが可能である。このため、工程の簡素化が可能となる。
以下、説明の便宜上、第１の接続端子１０４ａまたは第２の接続端子１０４ｂが形成されている面に対して直交する中間基板１０３の面を、以下、適宜「中間基板１０３の側面」という。
中間基板１０３の側面方向と垂直な方向に開口部１０３ａが、ドリリング、パンチング、レーザー加工、エッチング、型成型などによって形成されている。そして、中間基板１０３の高さは、第２の基板１０１ｂに実装された各種のデバイス１０２ｂ１等の高さと同等か、もしくは大きいように構成されている。
さらに、中間基板１０３の側面の少なくとも一部は、第１の基板１０１ａ及び第２の基板１０１ｂのそれぞれの端面よりも内側になるように形成されている。図２は、第１の基板１０１ａと、第２の基板１０１ｂと、中間基板１０３とを接合する前の状態を示している。また、図３は、第１の基板１０１ａと、第２の基板１０１ｂと、中間基板１０３とを接合した後の状態を示している。
図２、図３に示すように各種のデバイス１０２ａ１等が実装された第１の基板１０１ａと、各種のデバイス１０２ｂ１等が実装された第２の基板１０１ｂとは、中間基板１０３を介して接着剤などにより接合される。
このとき、図３に示すように、中間基板１０３の側面の少なくとも一部は、第１の基板１０１ａ及び第２の基板１０１ｂのそれぞれの端面よりも内側になるように形成されている。このため、第１の基板１０１ａに形成されている第１の接続端子１０４ａ及び第２の基板１０１ｂに形成されている第２の接続端子１０４ｂは、それぞれ露出されることとなる。
さらに、図４に示すように、第１の接続端子１０４ａまたは第２の接続端子１０４ｂが形成されている面に対して直交する中間基板１０３の面、即ち側面には、第１の接続端子１０４ａまたは第２の接続端子１０４ｂを電気的に接続する配線１０５が形成されている。配線１０５は、導電部に対応する。配線１０５の一方の端部は、第１の接続端子１０４ａの露出部分に接続されている。配線１０５の他方の端部は、第２の接続端子１０４ｂの露出部分に接続されている。配線１０５は、印刷法、薄膜配線法、インクジェット法、ディスペンス法などにより形成されている。また、配線の補強などのために、半田ボール、Ａｕボールなどの導電性粒子やナノペーストなどを用いて形成してもよい。
また、図５の（ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞれ中間基板１０３の形状の例を示している。上部から中間基板１０３を見たとき、図５の（ａ）に示すような矩形状に囲まれた形状、（ｂ）に示すような「コ」の字型の形状、（ｃ）に示すような「Ｌ」字型の形状、または（ｄ）に示すような平行な２辺の形状とすることができる。特に、（ｄ）に示す形状とすることで、さらなる小型化に有利となる。なお、以下、全ての実施例において、（ｄ）に示すような平行な２辺の形状とすることで、さらなる小型化に有利となる効果は共通である。
また、図６は、本実施例における積層実装構造体１００の斜視構成を示している。図６に示すように、第１の基板１０１ａに設けられた複数の第１の接続端子１０４ａ（図６では不図示）のいずれか一つの接続端子は、第２の基板１０１ｂに設けられた複数の第２の接続端子１０４ｂのいずれか一つの接続端子と接続されている。このように、配線１０５は、対向する至近の第１の接続端子１０４ａと第２の接続端子１０４ｂ同士を接続する構成には限られない。
本実施例によれば、中間部材１０３の側面の少なくとも一部が、第１の基板１０１ａ及び第２の基板１０１ｂのそれぞれの端面よりも内側になるように形成されている。このため、第１の接続端子１０４ａ及び第２の接続端子１０４ｂの一部がそれぞれ基板の主面方向に露出される。これにより、第１の基板１０１ａと中間基板１０３、及び第２の基板１０１ｂと中間基板１０３の接続端子の接合面積を大きくすることができる。
また、本実施例では、上述のように第１の接続端子１０４ａ及び第２の接続端子１０４ｂが露出する構成となっている。このため、中間基板１０３の側面に形成された配線１０５を、第１の基板１０１ａ及び第２の基板１０１ｂを上部から見たときの投影像（投影面積）内に収めることができる。
本実施例によれば、第１の基板１０１ａと中間基板１０３、及び第２の基板１０１ｂと中間基板１０３との接続端子の接合面積を大きくすることができる。このため、接合抵抗を小さくすることが可能となる。従って、電気的に信頼性の高い積層実装構造体１００を提供できる。
また、上述したように、中間基板１０３の側面に形成された配線１０５を、第１の基板１０１ａを上部から見たときの投影像（投影面積）内に収めることができる。
また、第１の基板１０１ａと中間基板１０３との機械的接続、及び第２の基板１０１ｂと中間基板１０３との機械的接続を、配線材料のみで行わず、接着剤などでも行うことができる。これにより、機械的にも強度の高い積層実装構造体１００を提供できる。
次に、本発明の実施例２に係る積層構造実装体２００について説明する。実施例１と同一の部分には同一の符号を付し、重複する説明は省略する。図７は、中間基板１０３近傍の構成を拡大して示している。また、図８は、積層実装構造体２００の斜視構成を示している。
図７に示すように、本実施例では、中間基板１０３の側面に凹部１０６が形成されている。これにより、第１の基板１０１ａの第１の接続端子１０４ａ及び第２の基板１０１ｂの第２の接続端子１０４ｂが露出される構成となっている。凹部１０６は、図８に示すように、中間基板１０３の周囲にわたって形成されている。また、凹部１０６は、一定の深さで連続して形成されている。
本実施例によれば、中間基板１０３の側面の少なくとも一部に凹部１０６が形成されている。このため、第１の接続端子１０４ａ及び第２の接続端子１０４ｂの一部がそれぞれ基板の主面方向に露出される。これにより、第１の基板１０１ａと中間基板１０３、及び第２の基板１０１ｂと中間基板１０３の接続端子の接合面積を大きくすることができる。
また、凹部１０６には、印刷法、薄膜配線法、インクジェット法、ディスペンス法などによって、配線１０５が形成される。なお、配線の補強などのために、半田ボール、Ａｕボールなどの導電性粒子やナノペーストなどを用いて形成してもよい。配線１０５により、第１の基板１０１ａに形成された第１の接続端子１０４ａと第２の基板１０１ｂに形成された第２の接続端子１０４ｂとが接続される。これにより、互いに隣接する配線１０５同士が干渉することを防ぐことが可能となる。
さらに、中間基板１０３の側面の少なくとも一部を、第１の基板１０１ａ及び第２の基板１０１ｂのそれぞれの端面よりも内側になるように形成している。これにより、第１の接続端子１０４ａ及び第２の接続端子１０４ｂがそれぞれ露出される構成となっている。このため、図９に示すように、中間基板１０３の側面に形成された配線１０５を、第１の基板１０１ａ及び第２の基板１０１ｂを上部から見たときの投影像（投影面積）内に収めることができる。
また、図１０の（ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞれ中間基板１０３の形状の例を示している。上部から中間基板１０３を見たとき、図１０の（ａ）に示すような矩形状に囲まれた形状、（ｂ）に示すような「コ」の字型の形状、（ｃ）に示すような「Ｌ」字型の形状、または（ｄ）に示すような平行な２辺の形状とすることができる。
本実施例によれば、第１の基板１０１ａと中間基板１０３、及び第２の基板１０１ｂと中間基板１０３の接続端子の接合面積を大きくすることができる。このため、接合抵抗を小さくすることが可能となる。従って、電気的に信頼性の高い積層実装構造体２００を提供することが可能となる。
また、電気的なショートに対して安全な積層実装構造体２００を提供することが可能となる。特に、積層実装構造体２００が小型化し、中間基板１０３の配線１０５を狭ピッチ化した場合に有効となる。
また、中間基板１０３の側面に形成された配線１０５を、第１の基板１０１ａ及び第２の基板１０１ｂを上部から見たときの投影像（投影面積）内に収めることができる。
次に、本発明の実施例３に係る積層構造実装体１２０について説明する。上記各実施例と同一の部分には同一の符号を付し、重複する説明は省略する。
図１１は、積層構造実装体１２０の概略構成を示している。中間基板１０３に形成された凹部１０６は、第１の基板１０１ａ近傍の第１の凹部１０６ａと、第２の基板１０１ｂ近傍の第２の凹部１０６ｂとを有する。
このように、中間基板１０３に形成された凹部１０６は、一方の端が第１の基板１０１ａ(図１１では不図示)に、及び他方の端が第２の基板１０１ｂに達する溝構造である。そして、第１の基板１０１ａの接続端子１０４ａ(図１１では不図示)及び第２の基板１０１ｂの接続端子１０４ｂが、それぞれ露出される構成となっている。
本実施例によれば、中間部材１０３の側面の少なくとも一部に凹部が形成されている。このため、第１の基板１０１ａの接続端子１０４ａ、及び第２の基板１０１ｂの接続端子１０４ｂがそれぞれ主面方向に露出される。
これにより、第１の基板１０１ａと中間基板１０３、及び第２の基板１０１ｂと中間基板１０３との接合面積を大きくすることができる。
また、中間基板１０３に形成する凹部１０６ａの一端が第１の基板１０１ａへ達し、他端は第２の基板１０１ｂへ達しない溝構造である。同様に、中間基板１０３に形成する凹部１０６ｂの一端が第２の基板１０１ｂへ達し、他端は第１の基板１０１ａへ達しない溝構造である。
このため、凹部の両端が第１の基板１０１ａ及び第２の基板１０１ｂへ達するような溝構造と比較して、中間基板１０３の機械的強度を大きくすることができる。さらに、中間基板１０３の側面の少なくとも一部を、第１の基板１０１ａ、及び第２の基板１０１ｂのそれぞれの端面よりも内側になるように形成している。
このため、第１の基板１０１ａの接続端子１０４ａ、及び第２の基板１０１ｂに設けられた接続端子１０４ｂを露出する構成となっている。従って、図１４に示すように、中間基板１０３側面に形成された配線１０５を、第１の基板１０１ａ及び第２の基板１０１ｂの上部からの投影像（投影面積）内に収めることができる。
また、中間基板１０３に形成する凹部１０６ａ、１０６ｂの形状は、それぞれ図１２に示すように、傾斜面で構成することもできる。また、中間基板１０３に形成する凹部１０６ａ、１０６ｂの形状は、図１３に示すように、それぞれ曲率を有する湾曲面で構成することもできる。
また、図１５の（ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞれ中間基板１０３の形状の例を示している。上部から中間基板１０３を見たとき、図１５の（ａ）に示すような矩形状に囲まれた形状、（ｂ）に示すような「コ」の字型の形状、（ｃ）に示すような「Ｌ」字型の形状、または（ｄ）に示すような平行な２辺の形状とすることができる。
本実施例によれば、第１の基板１０１ａと中間基板１０３、及び第２の基板１０１ｂと中間基板１０３との接合面積を大きくすることができる。このため、接合抵抗を小さくすることが可能となる。この結果、電気的に信頼性の高い積層実装構造体を提供することができる。
また、中間基板１０３の一部のみに凹部１０６ａ、１０６ｂを形成している。このため、中間基板１０３の機械的強度を保持することができる。この結果、中間基板１０３内側の被実装部品１０２ｂ１、１０２ｂ２、１０２ｂ３を収納する空間を大きく確保することができる。特に、このことは、積層実装構造体１２０を小型化した場合に有効となる。
さらに、上述したように、中間基板１０３の側面に形成された配線１０５を、第１の基板１０１ａ及び第２の基板１０１ｂの上部から見たときの投影像(撮影面積)内に収めることができる。
次に、本発明の実施例４に係る積層構造実装体１３０について説明する。上記各実施例と同一の部分には同一の符号を付し、重複する説明は省略する。
図１６は、積層構造実装体１３０の概略構成を示している。本実施例は、実施例２と比較して、以下の点が異なる。中間基板１０３に形成した凹部１０６は、一方の端が第１の基板１０１ａ(図１６では不図示)に、また、他方の端が第２の基板１０１ｂに達する溝構造である。そして、溝構造の一部の溝１０６ｃの深さが他の部分に比較して深い構造となっている。これにより、第１の基板１０１ａの接続端子１０４ａ(図１６では不図示)及び第２の基板１０１ｂの接続端子１０４ｂが露出される構成となっている。
本実施例によれば、中間基板１０３の側面に凹部１０６が形成されている。このため、第１の基板１０１ａの接続端子１０４ａ、及び第２の基板１０１ｂの接続端子１０４ｂがそれぞれ主面方向に露出される。これにより、第１の基板１０１ａと中間基板１０３、及び第２の基板１０１ｂと中間基板１０３との接合面積を大きくすることができる。
また、中間基板１０３の側面に凹部１０６が形成されている。このため、隣接する配線１０５同士が、干渉することを防ぐことが可能となる。さらに、中間基板１０３の一部のみに深い凹部１０６ｃを形成している。このため、中間基板１０３の機械的強度を保持することができる。
さらに、中間基板１０３の側面の少なくとも一部を、第１の基板１０１ａ、及び第２の基板１０１ｂのそれぞれの端面よりも内側になるように形成している。これにより、第１の基板１０１ａの接続端子１０４ａ、及び第２の基板１０１ｂに設けられた接続端子１０４ｂを露出する構成となっている。この結果、図１９に示すように中間基板１０３の側面に形成された配線１０５を、第１の基板１０１ａ及び第２の基板１０１ｂの上部からの投影像内に収めることができる。
また、中間基板１０３に形成する凹部１０６の形状は、図１７に示すように、傾斜面と平行面とで構成することもできる。また、中間基板１０３に形成する凹部１０６の形状は、図１８に示すように、曲率を有する湾曲面で構成することもできる。
また、図２０の（ａ）、（ｂ）、（ｃ）、（ｄ）は、それぞれ中間基板１０３の形状の例を示している。上部から中間基板１０３を見たとき、図２０の（ａ）に示すような矩形状に囲まれた形状、（ｂ）に示すような「コ」の字型の形状、（ｃ）に示すような「Ｌ」字型の形状、または（ｄ）に示すような平行な２辺の形状とすることができる。
本実施例によれば、被実装部品１０２ｂ１、１０２ｂ２、１０２ｂ３が実装された基板間に設けられた端子１０４ａ、１０４ｂ同士の接合を確実に行うことができる。また、第１の基板１０１ａと中間基板１０３、及び第２の基板１０１ｂと中間基板１０３との接合面積を大きくすることができる。このため、接合抵抗を小さくすることができる。
また、電気的なショートに対して安全な積層実装構造体を提供することが可能となる。特に、積層実装構造が小型化し、中間基板の狭ピッチ化した場合に有効となる。
さらに、中間基板１０３の一部のみに深い凹部１０６ｃを形成している。このため、中間基板１０３の機械的強度を保持することができる、この結果、中間基板１０３の内側の被実装部品１０２ｂ１、１０２ｂ２、１０２ｂ３を収納する空間を大きく確保することができる。特に、積層実装構造体１３０を小型化した場合には有効となる。
次に、本発明の実施例５に係る積層構造実装体１４０について説明する。上記各実施例と同一の部分には同一の符号を付し、重複する説明は省略する。
図２１の（ａ）は、積層構造実装体１４０の概略構成を、（ｂ）は中間基板の主面（上面）に平行な断面構成をそれぞれ示している。本実施例は、上記各実施例と比較して、以下の点が異なる。中間基板１０３に形成された凹部１０６は、配線１０５と絶縁体４０２とで充填されている。
次に、変形例を説明する。図２２の（ａ）は、積層構造実装体１４０の変形例の概略構成を、（ｂ）は中間基板の側面に平行な断面構成をそれぞれ示している。中間基板１０３に形成された凹部１０６は、配線１０５と絶縁体４０２とで充填されている。
次に、他の変形例を説明する。図２３の（ａ）は、積層構造実装体１４０の他の変形例の概略構成を、（ｂ）は中間基板の側面に平行な断面構成をそれぞれ示している。中間基板１０３に形成された凹部１０６は、配線１０５と絶縁体４０２とで充填されている。
本実施例によれば、凹部１０６に形成された配線１０５を絶縁体４０２により電気的に保護することができる。これにより、配線１０５が絶縁体４０２により保護される。このため、電気的に安全な積層実装構造体を提供することが可能となる。
次に、本発明の実施例６に係る積層実装構造体３００について説明する。実施例１と同一の部分には同一の符号を付し、重複する説明は省略する。図２４は、積層実装構造体３００の斜視構成を示している。
本実施例では、中間基板１０３の側面に形成された配線１０５のパターンにより、第１の基板１０１ａの主面に設けられた第１の接続端子１０４ａの少なくとも一部が、第２の基板１０１ｂの主面に設けられ、第１の接続端子１０４ａと対向する至近の第２の接続端子１０４ｂと接続される構成となっている。
本実施例によれば、中間基板１０３の側面に対する配線１０５の形成が容易となる。これにより、安価な積層実装構造体３００の提供が可能となる。
次に、本発明の実施例７に係る積層実装構造体４００について説明する。実施例１と同一の部分には同一の符号を付し、重複する説明は省略する。図２５は、積層実装構造体４００の斜視構成を示している。
本実施例では、中間基板１０３の側面に形成されている配線１０５は、第１の配線パターン１０５ａと、第２の配線パターン１０５ｂとを備えている。第１の配線パターン１０５ａは、第１の導電部に対応する。また、第２の配線パターン１０５ｂは、第２の導電部に対応する。そして、第１の配線パターン１０５ａは、絶縁体４０１を介して第２の配線パターン１０５ｂと交差している。
本実施例によれば、中間基板１０３に形成する配線１０５のパターンを多様に引き回すことが可能となる。これにより、多様な配線パターンの引き回しを必要とする積層実装構造体４００の提供が可能となる。
次に、本発明の実施例８に係る積層実装構造体ウェハー５００について説明する。実施例１と同一の部分には同一の符号を付し、重複する説明は省略する。図２６の（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）、図２７、図２８は、それぞれ積層実装構造体５００を製造する手順を示している。
図２６の（ａ）に示す第１基板実装工程において、第１のウェハー５０１ａ上に電子部品である複数のデバイス１０２ａ１、１０２ａ２が実装される。図２６の（ｂ）に示す中間基板形成工程において、中間ウェハー５０３に、中間基板１０３のためのキャビティー５０５と凹部５０４とを形成する。さらに、図２６の（ｃ）に示す第２基板実装工程において、第２のウェハー５０１ｂ上に電子部品である複数のデバイス１０２ｂ１、１０２ｂ２が実装される。第１のウェハー５０１ａは、第１の基板に対応する。第２のウェハー５０１ｂは、第２の基板に対応する。中間ウェハーは、中間基板に対応する。
図２６の（ｄ）に示す接合工程において、第１のウェハー５０１ａと、中間ウェハー５０３と、第２のウェハー５０１ｂを貼り合わせる。図２６の（ｄ）は、第１のウェハー５０１ａと、中間ウェハー５０３と、第２のウェハー５０１ｂとを貼り合わせ貼り合わせる工程を経て得られた積層実装構造体基板５００の斜視構成を示している。
図２６の（ｅ）に示す切り出し工程において、積層実装構造体ウェハー５００を、レーザー、ダイサーなどで、ダイシングする。これにより、積層実装構造体５００ａを切り出す。図２７は、積層実装構造体ウェハー５００をレーザー、ダイサーなどで、ダイシングして、層実装構造体５００ａを切り出す工程を経て得られた積層実装構造体５００ａの斜視構成を示している。
次に、図２８に示す導電部形成工程において、切り出して得られた積層実装構造体５００ａの中間基板１０３の凹部１０６に導電性粒子を含有する液体をインクジェット法により充填する。その後、積層実装構造体５００ａを例えば、乾燥炉内に挿入する。これにより、導電性粒子を含有する液体から分散媒を乾燥させる。この結果、導電粒子からなる層を形成することで、第１の基板１０１ａと第２の基板１０１ｂとの接合を行うことができる。
本実施例によれば、複数の積層実装構造体５００ａをウェハーを用いて一括して生産することが可能となる。このため、安価な積層実装構造体５００ａを提供することが可能となる。また、上述したように、中間基板１０３の側面に形成する配線１０５のパターンをインクジェット法で滴下して形成する構成することができる。これにより、配線１０５の三次元的なパターン形成が容易となる。この結果、多様な配線パターンの引き回しが可能となる。従って、多様な配線パターンの引き回しを必要とする積層実装構造体の提供が可能となる。
図２９は、本発明の実施例９に係る積層実装構造体６００の斜視構成を示している。上述の各実施例では、２層の基板と１層の基板とで構成された積層実装構造体の例を示している。しかしながら、本発明はこれに限られず、数段渡る積層実装構造体６００であってもよい。
本実施例では、第１の基板１０１ａと第２の基板１０１ｂとを、中間基板１０３ａを介して接合している。また、第２の基板１０１ｂと第３の基板１０１ｃとを、中間基板１０３ｂを介して接合している。同様の構成を繰り返して、さらに第４の基板、第５の基板、・・・などを接合できる。これにより、複数段にわたる積層実装構造体６００を得ることができる。
本発明は、その趣旨を逸脱しない範囲で、様々な変形例をとることができる。
以上のように、本発明に係る積層実装構造体は、端子同士の接合を確実に行うことができ、小型な構造体に有用である。
本発明の実施例１に係る積層実装構造体を分解した状態の斜視構成を示す図である。 実施例１に係る積層実装構造体を分解した状態の斜視構成を示す他の図である。 実施例１に係る積層実装構造体の斜視構成を示す図である。 実施例１に係る積層実装構造体の斜視構成を示す他の図である。 （ａ）、（ｂ）、（ｃ）、（ｄ）は、実施例１の中間基板の変形例を示す図である。 実施例１に係る積層実装構造体の斜視構成を示す別の図である。 本発明の実施例２に係る積層実装構造体の斜視構成を示す図である。 実施例２に係る積層実装構造体の斜視構成を示す他の図である。 実施例２の中間基板を上方向から見た図である。 （ａ）、（ｂ）、（ｃ）、（ｄ）は、実施例２の中間基板の変形例を示す図である。 実施例３に係る積層実装構造体の斜視構成を示す図である。 実施例３の変形例に係る積層実装構造体の斜視構成を示す図である。 実施例３の他の変形例に係る積層実装構造体の斜視構成を示す図である。 実施例３の中間基板を上方向から見た図である。 （ａ）、（ｂ）、（ｃ）、（ｄ）は、実施例３の中間基板の変形例を示す図である。 実施例４に係る積層実装構造体の斜視構成を示す図である。 実施例４の変形例に係る積層実装構造体の斜視構成を示す図である。 実施例４の他の変形例に係る積層実装構造体の斜視構成を示す図である。 実施例４の中間基板を上方向から見た図である。 （ａ）、（ｂ）、（ｃ）、（ｄ）は、実施例４の中間基板の変形例を示す図である。 （ａ）は実施例５に係る積層実装構造体の斜視構成、（ｂ）は中間基板の主面（上面）に平行な断面構成を示す図である。 （ａ）は実施例５の変形例に係る積層実装構造体の斜視構成、（ｂ）は中間基板の側面に平行な断面構成を示す図である。 （ａ）は実施例５の他の変形例に係る積層実装構造体の斜視構成、（ｂ）は中間基板の側面に平行な断面構成を示す図である。 実施例６に係る積層実装構造体の斜視構成を示す図である。 実施例７に係る積層実装構造体の斜視構成を示す図である。 （ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、実施例８に係る積層実装構造体の製造手順を示す図である。 実施例８に係る積層実装構造体の斜視構成を示す図である。 実施例８に係る積層実装構造体の斜視構成を示す他の図である。 実施例９に係る積層実装構造体の斜視構成を示す図である。 従来技術の積層実装構造体の概略構成を示す図である。 従来技術の積層実装構造体の概略構成を示す他の図である。
符号の説明
１００ 積層実装構造体
１０１ａ 第１の基板
１０１ｂ 第２の基板
１０１ｃ 第３の基板
１０２ａ１、１０２ａ２、１０２ａ３ デバイス
１０２ｂ１、１０２ｂ２、１０２ｂ３ デバイス
１０３、１０３ａ、１０３ｂ 中間基板
１０３ａ 開口部
１０４ａ、１０４ｂ 接続端子
１０５ 配線
１０５ａ 第１の配線パターン
１０５ｂ 第２の配線パターン
１０６、１０６ａ、１０６ｂ 凹部
１２０、１３０、１４０ 積層実装構造体
２００、３００、４００ 積層実装構造体
４０１ 絶縁体
４０２ 絶縁体
５００ 積層実装構造体ウェハー
５００ａ 積層構造実装体
５０１ａ 第１のウェハー
５０１ｂ 第２のウェハー
５０３ 中間ウェハー
５０４ 凹部
５０５ キャビティー
６００ 積層実装構造体

Claims (7)

  1. 被実装部品が実装された第１の部材と、
    前記第１の部材に対向して配置され、他の被実装部品が実装された第２の部材との少なくとも２つの部材と、
    前記第１の部材と前記第２の部材との間に設置され、前記第１の部材と前記第２の部材とを所定の間隙をもって接続し、内側に前記被実装部品を収納する空間を有する中間部材と、を有する積層実装構造体であって、
    前記第１の部材と前記第２の部材とには、少なくとも一対の第１の電極と第２の電極とが形成され、
    さらに、前記第１の電極または前記第２の電極が形成されている面に対して直交する前記中間部材の面に凹部が形成されることにより、前記第１の部材の前記第１の電極、及び前記第２の部材の前記第２の電極がそれぞれ露出されており、
    前記凹部は、底部には前記第１の電極と前記第２の電極とを電気的に接続する導電部が、前記導電部の上層には絶縁部材が充填されていることを特徴とする積層実装構造体。
  2. 前記中間部材に形成された前記凹部は、前記第１の部材近傍の第１の凹部と、前記第２の部材近傍の第２の凹部とを有することを特徴とする請求項１に記載の積層実装構造体。
  3. 前記中間部材に形成された前記凹部は、一方の端が前記第１の部材に、また他方の端が前記第２の部材に達する構造であり、
    溝構造の少なくとも一部は溝の深さが深くなっている溝構造であることを特徴とする請求項１に記載の積層実装構造体。
  4. 前記中間部材の前記導電部により、前記第１の部材に設けられた前記第１の電極の少なくとも一部と、前記第２の部材に設けられ、前記第１の電極と対向する前記第２の電極とが接続されていることを特徴とする請求項１から３のいずれか一項に記載の積層実装構造体。
  5. 前記中間部材の導電部は、
    絶縁部と、
    少なくとも第１の導電部と第２の導電部とを有し、
    前記第１の導電部の少なくとも一部が前記絶縁部を介して前記第２の導電部と交差していることを特徴とする請求項１から４のいずれか一項に記載の積層実装構造体。
  6. 前記第１の部材の端面と前記第２の部材の端面とは、それぞれ基板の切断面であることを特徴とする請求項１から５のいずれか一項に記載の積層実装構造体。
  7. 前記中間部材の前記導電部は、導電性微粒子を含有する液体をインクジェット法で滴下して形成されていることを特徴とする請求項１から６のいずれか一項に記載の積層実装構造体。
JP2007025367A 2006-04-28 2007-02-05 積層実装構造体 Expired - Fee Related JP4918373B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007025367A JP4918373B2 (ja) 2006-04-28 2007-02-05 積層実装構造体
US11/784,736 US7876573B2 (en) 2006-04-28 2007-04-09 Stacked mounting structure

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006125078 2006-04-28
JP2006125078 2006-04-28
JP2007025367A JP4918373B2 (ja) 2006-04-28 2007-02-05 積層実装構造体

Publications (2)

Publication Number Publication Date
JP2007318078A JP2007318078A (ja) 2007-12-06
JP4918373B2 true JP4918373B2 (ja) 2012-04-18

Family

ID=38789859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007025367A Expired - Fee Related JP4918373B2 (ja) 2006-04-28 2007-02-05 積層実装構造体

Country Status (2)

Country Link
US (1) US7876573B2 (ja)
JP (1) JP4918373B2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009174910A (ja) * 2008-01-22 2009-08-06 Olympus Corp 積層実装構造体
EP2166825A1 (de) 2008-09-17 2010-03-24 Vincotech Holdings S.a.r.l. Lötbares elektronisches Modul mit Schaltungsträger
US9675443B2 (en) 2009-09-10 2017-06-13 Johnson & Johnson Vision Care, Inc. Energized ophthalmic lens including stacked integrated components
US8072764B2 (en) * 2009-03-09 2011-12-06 Apple Inc. Multi-part substrate assemblies for low profile portable electronic devices
JP5424825B2 (ja) * 2009-11-12 2014-02-26 オリンパス株式会社 積層実装構造体
US8950862B2 (en) 2011-02-28 2015-02-10 Johnson & Johnson Vision Care, Inc. Methods and apparatus for an ophthalmic lens with functional insert layers
US9698129B2 (en) * 2011-03-18 2017-07-04 Johnson & Johnson Vision Care, Inc. Stacked integrated component devices with energization
US9889615B2 (en) 2011-03-18 2018-02-13 Johnson & Johnson Vision Care, Inc. Stacked integrated component media insert for an ophthalmic device
US10451897B2 (en) 2011-03-18 2019-10-22 Johnson & Johnson Vision Care, Inc. Components with multiple energization elements for biomedical devices
US9110310B2 (en) * 2011-03-18 2015-08-18 Johnson & Johnson Vision Care, Inc. Multiple energization elements in stacked integrated component devices
US9804418B2 (en) 2011-03-21 2017-10-31 Johnson & Johnson Vision Care, Inc. Methods and apparatus for functional insert with power layer
US8857983B2 (en) 2012-01-26 2014-10-14 Johnson & Johnson Vision Care, Inc. Ophthalmic lens assembly having an integrated antenna structure
JP5836863B2 (ja) * 2012-03-27 2015-12-24 新電元工業株式会社 表面実装型モジュールと該表面実装型モジュールの端子、及び表面実装型モジュールの端子の製造方法、並びに表面実装型モジュール搭載基板
WO2014085558A1 (en) * 2012-11-28 2014-06-05 Robert Bosch Gmbh Mechanical spacer with non-spring electrical connections for a multiple printed circuit board assembly
JP2013167646A (ja) * 2013-05-22 2013-08-29 Olympus Corp 積層実装構造体
DE102013215645A1 (de) * 2013-08-08 2015-02-12 Siemens Aktiengesellschaft Elektrisches Modul mit Substrat, Halbleiterbauelement und Leiterplatte
DE102013221120A1 (de) * 2013-10-17 2015-04-23 Zf Friedrichshafen Ag Steuerungseinrichtung
US9947465B2 (en) * 2014-06-23 2018-04-17 Mag. Layers Scientific-Technics Co., Ltd. Magnetic assembly packaging process
US9599842B2 (en) 2014-08-21 2017-03-21 Johnson & Johnson Vision Care, Inc. Device and methods for sealing and encapsulation for biocompatible energization elements
US9715130B2 (en) 2014-08-21 2017-07-25 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form separators for biocompatible energization elements for biomedical devices
US9941547B2 (en) 2014-08-21 2018-04-10 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes and cavity structures
US9793536B2 (en) 2014-08-21 2017-10-17 Johnson & Johnson Vision Care, Inc. Pellet form cathode for use in a biocompatible battery
US10627651B2 (en) 2014-08-21 2020-04-21 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization primary elements for biomedical devices with electroless sealing layers
US9383593B2 (en) 2014-08-21 2016-07-05 Johnson & Johnson Vision Care, Inc. Methods to form biocompatible energization elements for biomedical devices comprising laminates and placed separators
US10361405B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Biomedical energization elements with polymer electrolytes
US10381687B2 (en) 2014-08-21 2019-08-13 Johnson & Johnson Vision Care, Inc. Methods of forming biocompatible rechargable energization elements for biomedical devices
US10361404B2 (en) 2014-08-21 2019-07-23 Johnson & Johnson Vision Care, Inc. Anodes for use in biocompatible energization elements
WO2016092986A1 (ja) * 2014-12-08 2016-06-16 オリンパス株式会社 撮像ユニット、撮像モジュールおよび内視鏡システム
US10345620B2 (en) 2016-02-18 2019-07-09 Johnson & Johnson Vision Care, Inc. Methods and apparatus to form biocompatible energization elements incorporating fuel cells for biomedical devices
CN108513432B (zh) * 2017-02-24 2021-06-29 泰连公司 电子元件组件和其组装方法
CN115023035B (zh) * 2021-09-23 2023-05-09 荣耀终端有限公司 电路板组件以及电子设备

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法
KR100259359B1 (ko) * 1998-02-10 2000-06-15 김영환 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법
US6381141B2 (en) * 1998-10-15 2002-04-30 Micron Technology, Inc. Integrated device and method for routing a signal through the device
JP3664001B2 (ja) * 1999-10-25 2005-06-22 株式会社村田製作所 モジュール基板の製造方法
JP2001127588A (ja) * 1999-10-28 2001-05-11 Tdk Corp 弾性表面波分波器
JP4572467B2 (ja) * 2001-01-16 2010-11-04 株式会社デンソー マルチチップ半導体装置およびその製造方法
JP4191908B2 (ja) * 2001-04-18 2008-12-03 株式会社東芝 積層型半導体装置
JP2004303884A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 三次元実装モジュールの製造方法とその方法で得られる三次元実装モジュール
JP4046088B2 (ja) * 2004-02-02 2008-02-13 松下電器産業株式会社 立体的電子回路装置およびその中継基板と中継枠

Also Published As

Publication number Publication date
US7876573B2 (en) 2011-01-25
US20070279890A1 (en) 2007-12-06
JP2007318078A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP4918373B2 (ja) 積層実装構造体
JP5610064B2 (ja) 部品内蔵樹脂基板およびその製造方法
US20080117608A1 (en) Printed circuit board and fabricating method thereof
JP2010232659A (ja) ３次元エレクトロニクス・パッケージ
JP2006253649A (ja) 基板内蔵用積層型チップキャパシタ及びこれを具備する印刷回路基板。
JP2006196709A (ja) 半導体装置およびその製造方法
KR20070107734A (ko) 광 통신 모듈 및 그 제조 방법
JP2013131777A (ja) 回路基板
US9024446B2 (en) Element mounting substrate and semiconductor module
JP2009289802A (ja) 電子部品内蔵モジュール及びその製造方法
TWI508240B (zh) Laminated wiring board
KR20020028831A (ko) 반도체 장치 및 그 제조 방법
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP2001230515A (ja) 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP2008177298A (ja) 積層実装構造体
JP5086647B2 (ja) 積層実装構造体
JP2008113894A (ja) 半導体装置及び、電子装置
KR20110006525A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
JP2011155199A (ja) 回路実装基板
JP2004327516A (ja) 多層光電気混載基板およびその製造方法
JP6992797B2 (ja) 貫通電極基板
JP4128945B2 (ja) 半導体装置
JP3685185B2 (ja) 半導体装置の製造方法
JP2007201044A (ja) 電子デバイス
JP5442192B2 (ja) 素子搭載用基板、半導体モジュール、および、素子搭載用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4918373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150203

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees