JP2957230B2 - 基板回路のリードピンの取付け方法 - Google Patents
基板回路のリードピンの取付け方法Info
- Publication number
- JP2957230B2 JP2957230B2 JP2131081A JP13108190A JP2957230B2 JP 2957230 B2 JP2957230 B2 JP 2957230B2 JP 2131081 A JP2131081 A JP 2131081A JP 13108190 A JP13108190 A JP 13108190A JP 2957230 B2 JP2957230 B2 JP 2957230B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead pins
- pins
- lead frame
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3405—Edge mounted components, e.g. terminals
Landscapes
- Manufacturing Of Electrical Connectors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、セラミック等でなる基板回路にリードピン
を取付ける方法に関する。
を取付ける方法に関する。
（従来の技術） 面上に回路を形成したセラミック基板回路にリードピ
ンを半田付け等により結合する場合、従来はまず第６図
（Ａ）に示すように、金属板の打抜き成形により、帯状
部１と一体にその側方に多数のリードピン２を並設する
と共に、帯状部１に送り兼位置決め用の穴４を設けたリ
ードフレーム３を作り、次に第６図（Ｂ）に示すよう
に、リードピン２のうち、Ｌで示す範囲の不要ピンを切
断除去し、残されたリードピン２の先端の２股状の結合
部ａを、リードフレーム３を位置決めした状態で基板回
路５の電極６（７は基板回路上に搭載された電子部品で
あり、基板回路５上に形成された導体パターンの図示は
省略している）にディップ法により半田付けし、洗浄、
乾燥を行なった後、リードピン２を帯状部１から切り離
して個々の基板回路５毎にバラ取出しし、リードピン２
を検査機の端子に接続して検査を行ない、不良品は排出
した後マークを付ける等の作業を行なっていた。
ンを半田付け等により結合する場合、従来はまず第６図
（Ａ）に示すように、金属板の打抜き成形により、帯状
部１と一体にその側方に多数のリードピン２を並設する
と共に、帯状部１に送り兼位置決め用の穴４を設けたリ
ードフレーム３を作り、次に第６図（Ｂ）に示すよう
に、リードピン２のうち、Ｌで示す範囲の不要ピンを切
断除去し、残されたリードピン２の先端の２股状の結合
部ａを、リードフレーム３を位置決めした状態で基板回
路５の電極６（７は基板回路上に搭載された電子部品で
あり、基板回路５上に形成された導体パターンの図示は
省略している）にディップ法により半田付けし、洗浄、
乾燥を行なった後、リードピン２を帯状部１から切り離
して個々の基板回路５毎にバラ取出しし、リードピン２
を検査機の端子に接続して検査を行ない、不良品は排出
した後マークを付ける等の作業を行なっていた。
（発明が解決しようとする課題） しかしこの従来のリードピンの取付け方法には次のよ
うな問題があった。
うな問題があった。
（１）リードフレーム３の帯状部１を製造ライン上の送
りに使用しており、また、第６図（Ｃ）に示すように、
基板回路５間には作業上必要な間隔Ｇを設けなければな
らず、さらに、端部電極６と基板回路５の端辺との間に
は一般に隔りＸが存在するため、第６図（Ｂ）のＬに示
したように、一部のリードピン２とこれを不要リードピ
ンに対応した帯状部１が無駄になり、材料費が高くな
る。
りに使用しており、また、第６図（Ｃ）に示すように、
基板回路５間には作業上必要な間隔Ｇを設けなければな
らず、さらに、端部電極６と基板回路５の端辺との間に
は一般に隔りＸが存在するため、第６図（Ｂ）のＬに示
したように、一部のリードピン２とこれを不要リードピ
ンに対応した帯状部１が無駄になり、材料費が高くな
る。
（２）基板回路５の電極６に複数本のリードピン２を半
田付けした状態においては、全てのリードピン２が帯状
部１により相互に電気的に導通しているので、リードピ
ン２を帯状部１から切り離さなければ基板回路５上の回
路特性の検査が行なえない。このため、リードピン２に
基板回路５を結合する製造ラインの他に、検査のための
設備を別に備えなければならず、このため工程数が多く
なり、設備コストがかかる。
田付けした状態においては、全てのリードピン２が帯状
部１により相互に電気的に導通しているので、リードピ
ン２を帯状部１から切り離さなければ基板回路５上の回
路特性の検査が行なえない。このため、リードピン２に
基板回路５を結合する製造ラインの他に、検査のための
設備を別に備えなければならず、このため工程数が多く
なり、設備コストがかかる。
本発明は、上述した問題点に鑑み、材料費が低減され
ると共に、基板上の回路検査のオンライン化が可能とな
り、工程数の低減と設備コストダウンが達成できる基板
回路のリードピンの取付け方法を提供することを目的と
する。
ると共に、基板上の回路検査のオンライン化が可能とな
り、工程数の低減と設備コストダウンが達成できる基板
回路のリードピンの取付け方法を提供することを目的と
する。
（課題を解決するための手段） 上記の目的を達成するため、本発明の方法は、下記の
（ａ）〜（ｄ）の工程により基板回路にリードピンを取
付けるようにしたものである。
（ａ）〜（ｄ）の工程により基板回路にリードピンを取
付けるようにしたものである。
（ａ）帯状部より側方に多数のリードピンを並列して形
成したリードフレームをリードピンの所定本数に相当す
る長さ分毎に切断して分割リードフレームを得る。
成したリードフレームをリードピンの所定本数に相当す
る長さ分毎に切断して分割リードフレームを得る。
（ｂ）予め打抜き穴と送り兼位置決め用穴とを設けた帯
状台紙上に、前記分割リードフレームを、そのリードピ
ンの基部が前記打抜き穴上に位置するように載置し、リ
ードピンの打抜き穴対応部分を覆わずに粘着テープで固
定する。
状台紙上に、前記分割リードフレームを、そのリードピ
ンの基部が前記打抜き穴上に位置するように載置し、リ
ードピンの打抜き穴対応部分を覆わずに粘着テープで固
定する。
（ｃ）リードピンの先端に設けた結合部に基板の電極形
成部を結合し、半田付けする。
成部を結合し、半田付けする。
（ｄ）リードピンの基部を、前記打抜き穴に対応する部
分で、その基部が粘着テープより一部露出するように切
断する。
分で、その基部が粘着テープより一部露出するように切
断する。
（作用） 本発明の方法は、上述した工程からなり、リードフレ
ームから個々の基板回路に対応する切断された分割リー
ドフレームを得るので、台紙上で隣接する基板回路間の
不要なリードピンを切除して遺棄する工程は不要とな
る。また、多数の基板回路が台紙上に一連に並列され、
帯状部が台紙の打抜き穴の部分で切除されるので、各リ
ードピンは基板回路側で電気的に導通することがある以
外はリードピンどうしは相互に電気的に絶縁された状態
となるから、リードピンに基板回路の電極を結合し半田
付けするラインで基板回路の機能検査が行なえる。
ームから個々の基板回路に対応する切断された分割リー
ドフレームを得るので、台紙上で隣接する基板回路間の
不要なリードピンを切除して遺棄する工程は不要とな
る。また、多数の基板回路が台紙上に一連に並列され、
帯状部が台紙の打抜き穴の部分で切除されるので、各リ
ードピンは基板回路側で電気的に導通することがある以
外はリードピンどうしは相互に電気的に絶縁された状態
となるから、リードピンに基板回路の電極を結合し半田
付けするラインで基板回路の機能検査が行なえる。
（実施例） 第１図（Ａ）〜（Ｄ）は本発明による基板回路のリー
ドピン取付け方法の一実施例を示す工程図である。まず
第１図（Ａ）のリードフレーム３を、１つの基板回路５
に接続する所定のリードピン２の本数（本例は８本）の
長さ毎に線Ｓに沿って切断する。
ドピン取付け方法の一実施例を示す工程図である。まず
第１図（Ａ）のリードフレーム３を、１つの基板回路５
に接続する所定のリードピン２の本数（本例は８本）の
長さ毎に線Ｓに沿って切断する。
次に第１図（Ｂ）に示すように、切断された分割リー
ドフレーム3Aを、台紙10上に粘着テープ11で相互に所定
間隔を持たせて固定する。台紙10は、第２図の平面図に
示すように、所定間隔で送り兼位置決め用穴12（図示し
ない送りローラの回転に伴ない、この穴12に送りローラ
の外周に等間隔に設けた突出ピンを挿入、離脱させて台
紙10が送られ、かつ送りローラを停止させることによ
り、台紙10が位置決めされる）を穿設すると共に、１個
の分割リードフレーム3Aのリードピン２群の幅よりやや
長い打抜き穴13を送り方向に穿設してなるものである。
分割リードフレーム3Aは、第１図（Ｂ）、第３図（第１
図（Ｂ）のＡ−Ａ拡大断面図）および第４図（第１図
（Ｂ）のＢ−Ｂ拡大断面図）に示すように、リードフレ
ーム３のリードピン２の帯状部１側端部である基部2a
が、前記打抜き穴13上にあるように、かつ該基部2a上は
粘着テープ11で覆わないようにして固定する。
ドフレーム3Aを、台紙10上に粘着テープ11で相互に所定
間隔を持たせて固定する。台紙10は、第２図の平面図に
示すように、所定間隔で送り兼位置決め用穴12（図示し
ない送りローラの回転に伴ない、この穴12に送りローラ
の外周に等間隔に設けた突出ピンを挿入、離脱させて台
紙10が送られ、かつ送りローラを停止させることによ
り、台紙10が位置決めされる）を穿設すると共に、１個
の分割リードフレーム3Aのリードピン２群の幅よりやや
長い打抜き穴13を送り方向に穿設してなるものである。
分割リードフレーム3Aは、第１図（Ｂ）、第３図（第１
図（Ｂ）のＡ−Ａ拡大断面図）および第４図（第１図
（Ｂ）のＢ−Ｂ拡大断面図）に示すように、リードフレ
ーム３のリードピン２の帯状部１側端部である基部2a
が、前記打抜き穴13上にあるように、かつ該基部2a上は
粘着テープ11で覆わないようにして固定する。
なお、本実施例においては、台紙10上の粘着テープ11
を分割リードフレーム3Aを固定した側のみならず、その
反対側にも貼付したが、これは、台紙10として部厚いも
のを必要としなくてすむように、補強するためである。
を分割リードフレーム3Aを固定した側のみならず、その
反対側にも貼付したが、これは、台紙10として部厚いも
のを必要としなくてすむように、補強するためである。
また、本実施例においては、送り兼位置決め用の穴12
を円形に形成したので、穴12の強度が角穴に比較して大
となり、穴12の破損、変形を防止することができる。
を円形に形成したので、穴12の強度が角穴に比較して大
となり、穴12の破損、変形を防止することができる。
次に第１図（Ｃ）および第５図（第１図（Ｃ）のＣ−
Ｃ拡大断面図）に示すように、２股状の結合部ａで基板
回路５の一辺上に形成された複数の電極６の形成部分を
挟持し、レーザビームの照射または高周波誘導加熱等に
より半田９を溶融後、硬化させて固定する。
Ｃ拡大断面図）に示すように、２股状の結合部ａで基板
回路５の一辺上に形成された複数の電極６の形成部分を
挟持し、レーザビームの照射または高周波誘導加熱等に
より半田９を溶融後、硬化させて固定する。
次に第１図（Ｄ）に示すように、リードピン２の基部
2aを、前記打抜き穴13に対応する部分で、その基部2aが
粘着テープ11より一部（例えば1mm程度）露出するよう
に切断する。
2aを、前記打抜き穴13に対応する部分で、その基部2aが
粘着テープ11より一部（例えば1mm程度）露出するよう
に切断する。
このように、リードピン２の基部2aを露出した状態
で、前記（Ｂ）〜（Ｄ）の製造ラインと同じライン上で
リードピン２に検査機の端子を接続して基板回路５の回
路の検査を行なう。そして、不良品は排出し、必要に応
じて検査合格品にマークを施し、リールに巻取るか、あ
るいは粘着テープ11を剥離してリードピン２を付けた基
板回路５として単体で取出す。
で、前記（Ｂ）〜（Ｄ）の製造ラインと同じライン上で
リードピン２に検査機の端子を接続して基板回路５の回
路の検査を行なう。そして、不良品は排出し、必要に応
じて検査合格品にマークを施し、リールに巻取るか、あ
るいは粘着テープ11を剥離してリードピン２を付けた基
板回路５として単体で取出す。
なお、上記実施例においては、基板回路５に結合する
リードピン２が一定ピッチで並設されるものについて示
したが、複数本のリードピン群の中間部分にリードピン
が欠落したものについても本発明を適用できる。
リードピン２が一定ピッチで並設されるものについて示
したが、複数本のリードピン群の中間部分にリードピン
が欠落したものについても本発明を適用できる。
また、本発明を実施する場合、基板回路５、リードピ
ン２、台紙10、粘着テープ11、送り兼位置決め用穴12、
打抜き穴13等の形状や相互の組合わせ等について、上記
実施例以外に、本発明の要旨を逸脱しない範囲で種々の
変更、付加が可能である。
ン２、台紙10、粘着テープ11、送り兼位置決め用穴12、
打抜き穴13等の形状や相互の組合わせ等について、上記
実施例以外に、本発明の要旨を逸脱しない範囲で種々の
変更、付加が可能である。
（発明の効果） 本発明の方法は、従来のようにリードフレームそのも
のを製造ライン上で送りながら基板回路のリードピンへ
の半田付けを行なうのではなく、リードフレームを切断
した分割リードフレームを台紙上に粘着テープにより貼
り付けて回路基板のリードピンへの半田付け等を行なう
ようにしたので、不要リードピンを遺棄する必要が無く
なるか、あるいは少なくなり、必要最少限のリードピン
での製造が可能となり、リードフレームの材料費が低減
され、このリードフレームのコスト低減は、粘着テープ
や台紙使用によるコストアップに比較してかなり大であ
るから、全体として材料費の削減が可能となる。
のを製造ライン上で送りながら基板回路のリードピンへ
の半田付けを行なうのではなく、リードフレームを切断
した分割リードフレームを台紙上に粘着テープにより貼
り付けて回路基板のリードピンへの半田付け等を行なう
ようにしたので、不要リードピンを遺棄する必要が無く
なるか、あるいは少なくなり、必要最少限のリードピン
での製造が可能となり、リードフレームの材料費が低減
され、このリードフレームのコスト低減は、粘着テープ
や台紙使用によるコストアップに比較してかなり大であ
るから、全体として材料費の削減が可能となる。
また、回路検査をオンラインで行なうことが可能であ
るから、工程の連続化による工程の削減と設備コストの
低減が可能となる。
るから、工程の連続化による工程の削減と設備コストの
低減が可能となる。
第１図（Ａ）〜（Ｄ）は本発明による基板回路のリード
ピン取付け方法の一実施例を示す工程図、第２図は該実
施例の台紙の平面図、第３図、第４図はそれぞれ第１図
のＡ−Ａ、Ｂ−Ｂ、第５図は第１図（Ｃ）のＣ−Ｃ拡大
断面図、第６図（Ａ）〜（Ｃ）は従来方法の工程図であ
る。 1:帯状部、2:リードピン、2a:基部、3:リードフレー
ム、3A:分割リードフレーム、4:送り穴、5:基板回路、
6:電極、7:電子部品、9:半田、10:台紙、11:粘着テー
プ、12:送り兼位置決め用穴、13:打抜き穴
ピン取付け方法の一実施例を示す工程図、第２図は該実
施例の台紙の平面図、第３図、第４図はそれぞれ第１図
のＡ−Ａ、Ｂ−Ｂ、第５図は第１図（Ｃ）のＣ−Ｃ拡大
断面図、第６図（Ａ）〜（Ｃ）は従来方法の工程図であ
る。 1:帯状部、2:リードピン、2a:基部、3:リードフレー
ム、3A:分割リードフレーム、4:送り穴、5:基板回路、
6:電極、7:電子部品、9:半田、10:台紙、11:粘着テー
プ、12:送り兼位置決め用穴、13:打抜き穴
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−130487（ＪＰ，Ａ) 特開 平３−1470（ＪＰ，Ａ) 特開 昭63−184392（ＪＰ，Ａ) 実開 平３−103560（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01R 43/02 H01R 43/00 H01R 43/20
Claims (1)
- 【請求項１】下記の（ａ）〜（ｄ）の工程を含む基板回
路のリードピンの取付け方法。 （ａ）帯状部より側方に多数のリードピンを並列して形
成したリードフレームをリードピンの所定本数に相当す
る長さ分毎に切断して分割リードフレームを得る。 （ｂ）予め打抜き穴と送り兼位置決め用穴とを設けた帯
状台紙上に、前記分割リードフレームを、そのリードピ
ンの基部が前記打抜き穴上に位置するように載置し、リ
ードピンの打抜き穴対応部分を覆わずに粘着テープで固
定する。 （ｃ）リードピンの先端に設けた結合部に基板の電極形
成部を結合し、半田付けする。 （ｄ）リードピンの基部を、前記打抜き穴に対応する部
分で、その基部が粘着テープより一部露出するように切
断する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131081A JP2957230B2 (ja) | 1990-05-21 | 1990-05-21 | 基板回路のリードピンの取付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2131081A JP2957230B2 (ja) | 1990-05-21 | 1990-05-21 | 基板回路のリードピンの取付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0426090A JPH0426090A (ja) | 1992-01-29 |
| JP2957230B2 true JP2957230B2 (ja) | 1999-10-04 |
Family
ID=15049548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2131081A Expired - Lifetime JP2957230B2 (ja) | 1990-05-21 | 1990-05-21 | 基板回路のリードピンの取付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2957230B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100259359B1 (ko) * | 1998-02-10 | 2000-06-15 | 김영환 | 반도체 패키지용 기판 및 반도체 패키지, 그리고 그 제조방법 |
-
1990
- 1990-05-21 JP JP2131081A patent/JP2957230B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0426090A (ja) | 1992-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4316320A (en) | Method of manufacturing electronic circuit apparatus | |
| JP2857496B2 (ja) | Ｔａｂ回路の製造方法 | |
| US4343083A (en) | Method of manufacturing flexible printed circuit sheets | |
| KR20000012108A (ko) | 반도체 장치 및 테이프 캐리어와 그들의 제조방법, 회로기판,전자기기 및 테이프 캐리어 제조장치 | |
| US5055076A (en) | Electroluminescent panel and method of manufacturing the same | |
| EP0893945B1 (en) | Printed board and manufacturing method therefor | |
| JP2957230B2 (ja) | 基板回路のリードピンの取付け方法 | |
| JP3751379B2 (ja) | プリント基板への実装方法及びプリント基板 | |
| JPH081564Y2 (ja) | セラミック基板回路のリード線構造 | |
| JP2637369B2 (ja) | 電子部品のテーピング方法 | |
| JPS6155247B2 (ja) | ||
| JP2627576B2 (ja) | 混成集積回路装置用端子リードの作製方法 | |
| JPS5815945B2 (ja) | リ−ドフレ−ムハンドウタイソウチ | |
| JP2003318232A (ja) | キャリアテープ及びテープキャリアパッケージの製造方法 | |
| JP3690131B2 (ja) | 電子部品の実装方法 | |
| KR850000166B1 (ko) | 프린트 배선판의 제조방법 | |
| JPH0726715Y2 (ja) | Ｔａｂ製品の選別治具 | |
| JP3451828B2 (ja) | フラットケーブルの連続体及びその実装方法 | |
| JPS6223478B2 (ja) | ||
| JP3348596B2 (ja) | 集積回路装置の製造方法 | |
| JP2637370B2 (ja) | 電子部品のテーピング方法 | |
| CN114845477A (zh) | 一种超长挠性电路板的制作方法 | |
| JPS6220694B2 (ja) | ||
| JPS6152977B2 (ja) | ||
| JPS6381913A (ja) | 小型コイルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |