JPS5815945B2 - リ−ドフレ−ムハンドウタイソウチ - Google Patents

Description

【発明の詳細な説明】 この発明は混成集積回路への使用に適するリードフレー
ム半導体装置、特にその製造、試験が容易に出来るよう
にした半導体装置に関する。

リードフレーム半導体装置の製造に当り、従来は１つの
半導体集積回路素子の各電極にリード片を１本づつ接続
していた。

このような製造では多くの手数を必要とする。

この点より絶縁フィルム上にその長手方向に沿って複数
のリードフレームを形成し、その各リードフレームに半
導体素子を１個づつ取付けるようにすることにより、そ
の素子の電極とリード片との同時ボンティングを次々に
自動的に行なうことが提案されている。

リードフレームの製造は、一般に片面に接着剤が被着さ
れ、かつ長手方向に沿って複数のペレット用孔が等間隔
で予め設けられた厚さ１００μ〜２００μ程度の絶縁体
フィルムを赤外線等で加熱して、その接着剤を軟化させ
、これに銅等の金属箔を接着し、その金属箔に対し、感
光剤塗布、露光、現像、パターンエツチング等の工程を
含む通常のフオ上エツチングで上記ペレット孔内に突出
する所要のリード片を形成し、その後この金属箔に金等
の電解メッキを施して各ペレット孔ごとに１個のリード
フレームが作られる。

このようにして作られた各リードフレームのリード片の
自由端に半導体素子を接合しだ後、リード片の他端部を
切断することにより、リード片付きの半導体素子が得ら
れる。

このようにして半導体素子にリード片を取付ける作業が
自動化可能になる。

このリード片付きの半導体素子は混成集積回路用基板あ
るいは一般リードフレーム上に運搬され、各電極を接着
して使用されるが、リード片の接続作業中などにおいて
不良の半導体素子が生じるおそれがある。

このだめの電気的試験を混成集積回路へ搭載後に行ない
、不良品を取換えることはその取換作業が大変なものに
なる。

一方絶縁フイルムから離したリード片付半導体素子の状
態でその１個づつに対し電気的試験を行なうことも大変
なことである。

このリード片のメッキを充分な厚味にするだめリードフ
レームは前述したように電解メッキにより作られる。

よって絶縁フィルム上では各リード片及び各リードフレ
ームは電気的に絶縁分離されることなく連続している。

このだめ絶縁フィルムのリード片に半導体素子を付けた
状態で電気的試験を行なうことができない。

絶縁フィルム上にそれぞれ電気的に独立したリード片を
形成し、これに半導体素子を取付けるならば、絶縁フィ
ルムに半導体素子を取付けた状態で電気的試験を行なう
ことができ、よってその試験の自動化も可能になる。

しかしそのようなリード片を電解メッキによって作るこ
とはできず無電解メッキではリード片を充分な厚味にす
ることができない。

この発明の目的はリード片を電解メッキで作ることがで
き、しかも絶縁フィルム上に半導体素子を付けた状態で
電気的試験を可能とするリードフレーム半導体装置を提
案するものである。

本発明の特徴は、絶縁フィルムにその長手方向に沿って
一定間隔をもって形成された複数のペレット用孔と、こ
れ等ペレット用孔の周辺の絶縁フィルムにそれぞれ取付
けられ、それぞれそのペレット用孔内に集中的に延長さ
れた複数のリード片群と、上記ペレット用孔内にそれぞ
れ配され、その孔内に延長された上記リード片群のリー
ド片が対応する電極にそれぞれ接続された半導体集積回
路素子と、上記絶縁フィルムの少なくとも一部に形成さ
れた共通導体と、その共通導体に対して上記リード片を
集中的に接続する接続線と、その接続線の各集中部にお
いて上記各リード片を電気的に切離すように上記絶縁フ
ィルムに形成された分離用孔とを有するリードフレーム
半導体装置にある。

以下図面を参照して説明しよう。

従来のリードフレーム半導体装置は第１図及び第２図に
示すように絶縁フィルム１の中央部にその長手方向に沿
って等間隔でペレット用孔２が複数個形成され、各ペレ
ット用孔２の中央と対応してフィルム１の両側部に位置
合せ用小孔６がそれぞれ形成されている。

各ペレット用孔２０周縁部でフィルム１に固着して、孔
２の中心に向って突出して複数のリード片３が設けられ
る。

各ペレット用孔２の中央部に半導体集積回路素子５が配
され、その電極に対応するリード片３の自由端が接着さ
れる。

リード片３は電解メッキを施すだめペレット用孔２を取
囲むフレーム４にリード片３のフィルム側の端は連結さ
れ、フレーム４は隣接のものが順次連結される。

この従来の装置においてはリード片３及びフレーム４を
電解メッキにより作った後、位置決め用小孔６により絶
縁フィルム１を位置決めして半導体素子５をペレット用
孔２内の所定の位置に配置更にその各電極にリード片３
の対応するものを同時にポンディングし、次に絶縁フィ
ルム１を所定量移動して同様のことを繰返すことにより
自動的に半導体素子及びリード片の接続を行なうことが
できる。

このリード片を接続した各半導体装置を電気的に試験す
るには、各リード片が電気的に接続されているだめ絶縁
フィルム１から分離した後にしか行なえなかった。

第３図はこの発明半導体装置の一例を示し、この発明に
おいては絶縁フィルム１の少なくとも１側部、この例で
は両端部にこれに沿って延長した共通導体７，８が形成
され、この共通導体７，８に対してリード片３が接続線
９，１０をそれぞれ通じて集中的に接続される。

各ペレット用孔２の間において共通導体７，８にそれぞ
れ集中部１１゜１２が設けられ、各リード片３は近い集
中部１１又は１２に接続線９又は１０にてそれぞれ接続
される。

リード片３、共通導体７，８、接続線９゜１０、集中部
１１，１２は１つのパターンとして形成される。

なお、リード片３の自由端は半導体素子５の電極１３に
位置を合わせて、パルス電流方式の圧着加熱により接着
されるが、リード片３は金等の電解メッキ、半導体素子
の電極１３には金蒸着が施されている。

リード片３の電解メッキには共通導体７，８、集中部１
１，１２、接続線９，１０を通じて行なわれる。

リード片３の自由端と半導体素子５上の電極１３との正
確な位置合せは絶縁体フィルム１に設けられた位置合せ
用小孔６に同程度の外形寸法を有する円柱形あるいは角
柱形のピンを押し込んで行なわれる。

この小孔６とピンを用いる位置合せはリード片、共通導
体、接続線などのパターンを作るだめの目合せ露光から
全ての工程を通じて使用され、位置合せの誤差を最小限
に保たれる。

このようにしてリード片３及び半導体素子の電極のボン
ディングが行なわれだ後、各リード片を電気的に分離す
るため接続線の各集中部において絶縁フィルム１に分離
用孔があけられる。

即ち第４図に示すように各集中部１１．１２をそれぞれ
含んで分離用孔１４．１５がそれぞれ絶縁フィルム１に
打抜かれる。

この分離用孔１４．１５の部分で各リード片３は互いに
分離され、電気的に絶縁状態にされる。

この発明半導体装置はこの第４図に示すように、絶縁フ
ィルム１に各半導体素子５が保持されたま＼、各リード
片３は電気的に分離されている。

よって絶縁フィルム１に半導体素子５が保持した状態で
第５図に示す如く、微調接触子１６を各リード片３に接
触させ、リード片を通じて半導体素子５の電気的試験を
行なうことができる。

この試験も、位置合せ用小孔６にて各リード片３と接触
子１６とを容易に位置合せでき、必要に応じて自動化も
容易である。

この試験後にリード片３を切り、残ったリード片を有す
る半導体素子７５゛が得られ、その際に不良素子を除去
し、不良素子を混成集積回路用基板などへ搭載すること
を防止できる。

以上述べたように、この発明リードフレーム半導体装置
によれば、リード片を電解メッキで作ることがでもかつ
半導体素子の取付けを自動化でき、しかもその後の電気
的試験も自動化可能である。

【図面の簡単な説明】

第１図は従来のリードフレーム半導体装置を示す斜視図
、第２図はその連続した平面図、第３図はこの発明半導
体装置が得られる前の状態を示す斜視図、第４図はこの
発明リードフレーム半導体装置の一例を示す斜視図、第
５図はその電気的試験の状態を示す斜視図である。 １…絶縁フイルム、２…ペレツト用孔、３…リ一ド片、
５…半導体集積回路素子、７，８…共通導体、９，１０
…接続線、１３…電極。

Claims (1)

【特許請求の範囲】
1. １ 絶縁フィルムの長手方向に沿って一定間隔をもって
   形成された複数のペレット用孔と、該ペレット用孔の周
   辺の前記絶縁フィルムにそれぞれ取付けられたそれぞれ
   前記ペレット用孔内に集中的に延長された複数のリード
   片群と、前記ペレット用孔内にそれぞれ配さね、該孔内
   に延長された前記リード片群のリード片が対応する電極
   にそれぞれ接続された半導体集積回路素子と、前記絶縁
   フィルムの少なくとも一部に形成された共通導体と、該
   共通導体に対して前記リード片を集中的に接続する接続
   線と、該接続線の各集中部において前記各リード片を電
   気的に切離すように前記絶縁フィルムに形成された分離
   用孔とを有することを特徴とするリードフレーム半導体
   装置。