JPS60229344A - ボンデイング方法 - Google Patents

ボンデイング方法

Info

Publication number
JPS60229344A
JPS60229344A JP8381084A JP8381084A JPS60229344A JP S60229344 A JPS60229344 A JP S60229344A JP 8381084 A JP8381084 A JP 8381084A JP 8381084 A JP8381084 A JP 8381084A JP S60229344 A JPS60229344 A JP S60229344A
Authority
JP
Japan
Prior art keywords
gold
tin
film
lead frame
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8381084A
Other languages
English (en)
Inventor
Mitsuru Nitta
満 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP8381084A priority Critical patent/JPS60229344A/ja
Priority to US06/724,587 priority patent/US4754371A/en
Priority to FR8506423A priority patent/FR2563656B1/fr
Publication of JPS60229344A publication Critical patent/JPS60229344A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はリードフレームが取付けられた半導体集積回路
素子を回路基板上に実装する際に用いるボンディング方
法に関する。
〔従来技術〕
近年、電子機器の多機能化、高速化の要請から半導体集
積回路の高集積化、高速化が計られている。これに伴い
、入出力端子数が増加すると共に、リードピッチが狭く
なっており、また接続配線での遅延時間を減少させるた
めに、回路基板を形成する材料として誘電率がより低く
、かつ軟らかいテフロン、ポリイミドやエポキシ樹脂等
の材料が使用されてきた。
従来、回路基板とこの基板上の半導体集積回路素子とを
接続する場合には、半田付けあるいは熱圧着によって行
われるボンディング方法が採用されている。
ところが、前者にあっては、各リード間のピッチを狭め
ると半田によるいわゆるブリッジが発生して短絡現象が
起き、実用上０．５ｍｍ以下程度のピッチの半田付けは
困難であった。
一方、後者にあっては、リード間のピッチを狭めること
ができるが、接合を得るための条件として十分な熱およ
び過大な圧力を加える必要があり、このため、接続電極
のみならず回路基板が耐熱性を有し、かつ十分に硬い材
料で形成されなければならず、とりわけ回路基板には例
えばセラミック。
ガラス等の材料が使用されていた。
〔発明の概要〕
本発明はこのような事情に鑑みなされたもので、錫めっ
き処理を施した接続電極および金めつき処理を施したリ
ードフレームを加熱することによって金−錫合金層を形
成する工程を備えることにより、誘電率が低く、比較的
軟らかい樹脂等の材料で形成された回路基板上でも半導
体集積回路素子の微細な接続が可能となるボンディング
方法を提供するものである。以下、その構成等を図に示
す実施例によって詳細に説明する。
〔実施例〕
図は本発明に係るボンディング方法を説明するための断
面図である。同図において、１は外部接続用の入出力ビ
ン２および接続配線３を有する回路基板で、一部がテフ
ロン（商品名）、ポリイミドあるいはエポキシ等の樹脂
材料で形成されており、表面には半導体集積回路素子４
を固定するグイボンディングパノド５が設けられている
。６はこの回路基板１の接続電極で、表面には錫めっき
処理を施すことにより錫膜７が形成されている。
８はこの接続電極６に対向するボンディング領域部９を
有するリードフレームで、端子電極１０を介して前記半
導体集積回路素子４に設けられており、ボンディング領
域部９を含む表面には金めつき処理を施すことにより金
膜１１が形成されている。１２は前記回路基板１と前記
半導体集積回路素子４との接続時にリードフレーム８を
接続電極６に接触させて金膜１１および錫膜７を加熱す
るボンディングツールである。このツール１２により接
続電極６とリードフレーム８間には金−錫合金層が形成
される。
次に、回路基板ｌと半導体集積回路素子４を接続するボ
ンディング方法について説明する。
先ず、回路基板１のグイボンディングバンド５上に半導
体集積回路素子４を固定する。このときリードフレーム
８のボンディング’ｐ’ｆＪ　３４部９は金膜１１を介
して接続電極６に対向する位置に位置付けられている。
次に、ボンディングツール１２を図中矢印Ｘで示す方向
に動作させることによってリードフレーム８を押圧して
金膜１１を錫膜７に接触させる。このときボンディング
ツール１２の先端部１２ａはリードフレーム８上の金膜
１１に当接している。そして、金膜１１および錫膜７を
加熱することによってリードフレーム８と接続電極６間
に金−錫合金層を形成する。この場合、錫の融点すなわ
ち２３２℃以上に加熱すると錫膜７が溶融し、金膜１１
からは金原子が拡散する。さらに金−錫の共晶温度すな
わち２６９℃以上に加熱すると、実用上安定した金、錫
両結晶粒の混じり合いになる。
このようにして回路基板１と半導体集積回路素子４とを
確実に接続することができる。
なお、予め接続電極６には錫めっき処理が、またリード
フレーム８には金めつき処理が施されている。
本発明によるボンディング方法を用いると、金膜１１お
よび錫膜７は膜厚をより薄く、しかも高精度に制御でき
るため、各リードピッチが微小な場合でもボンディング
が可能となる。また、接続電極６とリードフレーム８と
を接続する場合両部材６．８間に合金層を形成するため
、熱圧着によるボンディング方法を用いた場合に必要と
するような過大な圧力を接続電極６に加える必要がなく
なり、回路基板ｌとして比較的軟らかい、しかも誘電率
が低い材料を用いることができる。
なお、本実施例においては、テープキャリア形状の半導
体集積回路素子４を用いる例を示したが、本発明はこれ
に限定されず、例えばフラー／　）パンク、ミニモール
ド等の形状をもつ半導体集積回路素子にも適用できる。
また、本発明は回路基板として通常知られているプリン
ト基板を使用できることは勿論である。
〔発明の効果〕

Claims (1)

    【特許請求の範囲】
  1. 回路基板の接続電極に錫めっき処理を施し、半導体集積
    回路素子に取付けられたり一トフレームに金めつき処理
    を施し、このリードフレームを前記接続電極に接触させ
    、次いでこれらリードフレームおよび接続電極を加熱す
    ることによって金−錫合金層を形成し、回路基板と半導
    体集積回路素子とを接続することを特徴とするボンディ
    ング方法。
JP8381084A 1984-04-27 1984-04-27 ボンデイング方法 Pending JPS60229344A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8381084A JPS60229344A (ja) 1984-04-27 1984-04-27 ボンデイング方法
US06/724,587 US4754371A (en) 1984-04-27 1985-04-18 Large scale integrated circuit package
FR8506423A FR2563656B1 (fr) 1984-04-27 1985-04-26 Bloc de circuits a integration a grande echelle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8381084A JPS60229344A (ja) 1984-04-27 1984-04-27 ボンデイング方法

Publications (1)

Publication Number Publication Date
JPS60229344A true JPS60229344A (ja) 1985-11-14

Family

ID=13813021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8381084A Pending JPS60229344A (ja) 1984-04-27 1984-04-27 ボンデイング方法

Country Status (1)

Country Link
JP (1) JPS60229344A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208186A (en) * 1989-02-09 1993-05-04 National Semiconductor Corporation Process for reflow bonding of bumps in IC devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5158066A (ja) * 1974-11-15 1976-05-21 Nippon Electric Co
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5158066A (ja) * 1974-11-15 1976-05-21 Nippon Electric Co
JPS52124865A (en) * 1976-04-13 1977-10-20 Sharp Corp Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208186A (en) * 1989-02-09 1993-05-04 National Semiconductor Corporation Process for reflow bonding of bumps in IC devices

Similar Documents

Publication Publication Date Title
JPH06103703B2 (ja) 半田付け方法
JPH1126478A (ja) 半導体パッケージの製造方法
JPS5873127A (ja) Ｉｃチツプのはんだ溶融接続方法
JPS601849A (ja) 電子部品の接続方法
JPS60229344A (ja) ボンデイング方法
JPH05166879A (ja) Ｉｃ実装方法
JPS63122135A (ja) 半導体チツプの電気的接続方法
JPH05136201A (ja) 半導体装置用電極と実装体
JPH1116939A (ja) 半導体装置及びその製造方法
Hilleringmann Packaging of Integrated Circuits
JP2886945B2 (ja) 配線基板
JPH04127547A (ja) Ｌｓｉ実装構造体
JPS60198761A (ja) ろう付け方法
JPH10335522A (ja) Ｉｃ実装用基板
JPS6387794A (ja) 回路基板のリフロ−半田付用当て具及び半田付方法
JPH0521438A (ja) 電気的接続接点の形成方法および実装基板の製造方法
JPH05243289A (ja) 混成集積回路装置およびその製造方法
JPH08153727A (ja) 接続部材ならびにこれを用いた電子部品組立体およびその製造方法
JPH05235063A (ja) 半導体装置
JPH0744199B2 (ja) 半導体装置の実装体およびその実装方法
JPH03291938A (ja) 半導体装置のバンプ形成方法
JPH0410632A (ja) 半導体装置の製造方法
JPS63283033A (ja) ダイボンディング方法
JPH04287938A (ja) 金属突起物の形成方法，金属ろう材の供給方法およびそれらの治具
JPH1041346A (ja) 電子回路パッケージ組立体およびその製造方法