JP7161269B2 - ハイブリッド・ランド・グリッド・アレイ・コネクタを製造するための方法およびそのコネクタ - Google Patents

Description

本発明は、一般に、コネクタの分野に関し、より具体的には、信号品位（signal integrity）特性の改善のためのハイブリッド・ランド・グリッド・アレイ・コネクタ（hybrid land grid array connector）に関する。

ハイブリッド・ランド・グリッド・アレイ（ＨＬＧＡ）コネクタは、チップ・キャリア・パッケージ（たとえば、中央処理ユニットまたはＣＰＵパッケージ）とプリント回路板（ＰＣＢ）との間に相互接続を提供する。ＨＬＧＡは、ボール・グリッド・アレイ（ＢＧＡ）ボールを用いてＰＣＢにはんだ付けされ、チップ・キャリア・パッドと一体になるばね接点を含み、チップ・キャリア・パッドはニッケルおよび金を用いてめっきされ、チップ・キャリア・パッケージとＰＣＢとの間に電気接続を提供する。チップ・キャリア・パッケージは、ＨＬＧＡ内に配置され、ばね負荷機構によって定位置に保持される。チップ・キャリア・パッケージが適切に機能しない場合、ＨＬＧＡは機能しないチップ・キャリア・パッケージの単純な現場交換が可能であり、ＰＣＢ全体を交換する必要はない。

本発明は、ハイブリッド・ランド・グリッド・アレイ・コネクタを製造するための方法およびハイブリッド・ランド・グリッド・アレイ・コネクタを提供する。

本発明の実施形態は、ハイブリッド・ランド・グリッド・アレイ・コネクタを製造するための方法および結果として生じる構造を含む。方法は、第１の複数の穴および第２の複数の穴を含む本体を提供することを含むことができる。方法は、本体の頂部表面および底部表面上、ならびに第１の複数の穴の壁部表面上に、導電層を堆積させることも含むことができ、結果として頂部表面および底部表面が電気的に共通となる。方法は、第１の複数の穴の第１のサブセットの壁部表面から導電層を除去することも含むことができる。方法は、第１の複数の穴の第１のサブセット周囲の領域からの本体の頂部表面および本体の底部表面から、導電層の一部を除去することも含むことができる。

本発明の実施形態に従った、めっきバイアのための穴およびばね接点のための穴が実装された、例示のハイブリッド・ランド・グリッド・アレイ（ＨＬＧＡ）コネクタを示す図である。 本発明の実施形態に従った、めっきおよびエッチング製作ステップ後の、図１のＨＬＧＡコネクタ本体を示す図である。 本発明の実施形態に従った、信号ばね接点および接地ばね接点の設置後の、図２のＨＬＧＡコネクタ本体を示す図である。 本発明の実施形態に従った、導電ポストのための穴およびばね接点のための穴が実装された、例示のＨＬＧＡコネクタ本体を示す図である。 本発明の実施形態に従った、めっき、導電ポスト、信号ばね接点、および接地ばね接点の設置後の、図４のＨＬＧＡコネクタ本体を示す図である。

本発明の実施形態は、信号品位の改善のためのハイブリッド・ランド・グリッド・アレイ（ＨＬＧＡ）コネクタを提供する。使用中、ＨＬＧＡコネクタはプリント基板（ＰＣＢ）上のパッドにはんだ付けされる。接続は、ＨＬＧＡ上のボール・グリッド・アレイ（ＢＧＡ）ボールとＰＣＢ上の銅製パッドとの間で行われる。チップ・キャリア・パッケージ（たとえば、中央処理ユニットまたはＣＰＵ）がＨＬＧＡ内に着座され、ばね式クランプ・アセンブリによって定位置にしっかりと保持される。ＨＬＧＡコネクタは、金属ばね接点を含み、プラスチック本体内に装着され、ＣＰＵとＰＣＢとの間に電気接続を提供する。たとえば、電気信号は、第１のＣＰＵから第１のＨＬＧＡを介してＰＣＢ内に進み、第２のＨＬＧＡを介して第２のＣＰＵへと進む。電気信号は減衰され、ノイズおよびクロストークを集めてインピーダンス不整合に遭遇する。現在のＨＬＧＡコネクタは、２５Ｇｂｐｓ（ギガビット／秒）までのデータ転送レートを有することができる。高いインピーダンス不整合およびクロストークの問題に起因して、既存のＨＬＧＡコネクタを用いてより高いデータレートを達成することは困難である。

本発明の実施形態は、２５Ｇｂｐｓを超えるデータ転送レートを達成することが可能な、より良好な信号品位のためのＨＬＧＡを設計するための方式が存在することを諒解している。一実施形態において、めっきバイアまたは導電ポストは、ばね接点を受け入れるプラスチック（すなわち、誘電材料）コネクタ本体の本体内の穴の間にハーフピッチで（隙間に）配置される。めっきバイア／導電ポストは、接地接点ばねに電気的に接続される。接地されためっきバイア／導電ポストのネットワークは、ＨＬＧＡコネクタ内にキャパシタンスを作成し、コネクタ内の誘導不整合全体を減少させる。加えて、より短くより高密度の帰還路は、電気的クロストーク・ノイズを減少させ、周波数においてコネクタ・クロストーク共振をより高く押し上げる、的確な環境を作成する。

本明細書における「一実施形態」、「実施形態」、「例示的実施形態」、などの言い回しは、説明する実施形態が特定の機構、構造、または特徴を含み得ることを示す。さらに、こうした語句は、必ずしも同じ実施形態を言い表してはいない。さらに、特定の機構、構造、または特徴が、実施形態に関連して説明される場合、明示的に説明されているか否かにかかわらず、他の実施形態に関連してこうした機構、構造、または特徴に影響を与えることが当業者の知識の範囲内にあることが提示される。

下記で説明するために、「上側」、「右」、「左」、「垂直」、「水平」、「頂部」、「底部」、およびそれらの派生語は、図面内で配向されたような、開示された構造および方法に関するものとする。「重なった」、「頂上に」、「上に位置決めされた」、または「頂上に位置決めされた」という用語は、第１の構造などの第１の要素が第２の構造などの第２の要素上に存在し、界面構造などの介在する要素は第１の要素と第２の要素との間に存在し得ることを意味する。「直接接触」という用語は、第１の構造などの第１の要素および第２の構造などの第２の要素が、２つの要素の界面にいかなる中間の導電、絶縁、または半導体の層もなく接続されることを意味する。

本明細書で言及される場合、単数形として言及される特定の要素は、複数形とみなすこともできる。以下の例、すなわち、「穴」、「信号接点隙間領域（signal contact clearance area）」、「めっき導電バイア」、「接地ばね接点」、「信号ばね接点」、「導電ポスト」、「挿入導電ポスト」、および「めっき導電ポスト」において、「Ｘ」という用語は、単一の「Ｘ」および２つまたはそれ以上の「Ｘ」の、両方を言い表す。

次に、図面を参照しながら本発明を詳細に説明する。

図１は、本発明の一実施形態に従った、全体として１００と指定される例示のＨＬＧＡコネクタ本体である。図１は、一実装の単なる例を提供しており、実装可能な種々の実施形態に関していかなる制限も示唆していない。当業者であれば、特許請求の範囲に示される本発明の範囲を逸脱することなく、示される実施形態に対する多くの修正が実行可能である。

実施形態において、ＨＬＧＡコネクタ１００は、コネクタ本体１０２、ばね接点のための穴１０４、およびめっきバイアのための穴１０６を含む。例示の実施形態において、ＨＬＧＡコネクタ１００は、識別マーキング、電気回路要素、電気構成要素などの他の属性（図１には図示せず）を含み得る。実施形態において、ＨＬＧＡコネクタ１００は四角（たとえば、正方形または長方形）とすることが可能であるが、特定の形状に限定されず、ＣＰＵ／ＰＣＢの組み合わせによる形状およびサイズの観点からのみ制約される。

本発明の実施形態によれば、コネクタ本体１０２は、好ましくは固体誘電体材料から構成される。例示の誘電体材料は、限定されないが、プラスチック、セラミック、ガラス、マイカ、および様々な金属酸化物を含む。誘電体材料は電気的に絶縁であり、したがって、電流を伝導しない。誘電体材料は、静電界も効率的に支持する。実施形態において、コネクタ本体１０２に含まれる金属ばね接点（たとえば、図３を参照すると、接地ばね接点３０２および信号ばね接点３０４）などの電気接点によって誘導される電気信号について、良好な信号品位が維持されるべく、コネクタ本体１０２に対して誘電体材料が使用される。

実施形態において、ばね接点のための穴１０４は、コネクタ本体１０２の頂部表面から始まり、コネクタ本体１０２の底部表面で終わる、コネクタ本体１０２を完全に貫通する、コネクタ本体１０２内の穴である。本実施形態において、コネクタ本体１０２の底部表面はコネクタ本体１０２の頂部表面の反対側である。実施形態によれば、コネクタ本体１０２内への金属ばね接点の配置を可能にするために、ばね接点のための穴１０４を使用することができる。実施形態において、ばね接点のための穴１０４は、コネクタ本体１０２内の反復格子パターンに位置決めされる。本発明の実施形態によれば、ＨＬＧＡコネクタ１００が使用される際にばね接点が緩まないように、ばね接点のための穴１０４は、コネクタ本体１０２内でばね接点をセキュアに保持するように成形される。実施形態において、金属ばね接点の配置後、ばね接点のための穴１０４は空のままとなる。別の実施形態において、接地ばね接点３０２に使用されるばね接点のための穴１０４は、（下記で考察する）導電体材料のいずれのめっきよりも前、すべての接地ばね接点３０２の配置後に、誘電体材料で充填される。本実施形態において、ばね接点のための穴１０４内の追加の誘電体材料は、ＨＬＧＡコネクタの電気的性能を改善させる。

実施形態において、めっきバイアのための穴１０６は、コネクタ本体１０２の頂部表面から始まり、コネクタ本体１０２の底部表面で終わる、コネクタ本体１０２を完全に貫通する、コネクタ本体１０２内の穴である。実施形態によれば、めっきバイアのための穴１０６は、コネクタ本体１０２の頂部表面上の導電めっきとコネクタ本体１０２の底部表面上の導電めっきとの間に電気接続を提供する、導電体材料を用いてめっきすることができる。実施形態において、めっきバイアのための穴１０６は、コネクタ本体１０２内のばね接点のための穴１０４の間の中間点（すなわち、ハーフピッチ）に位置決めされる。実施形態において、めっきバイアのための穴１０６のサイズは、ばね接点のための穴１０４に比べて実質的に小さい。

図２は、本発明の一実施形態に従った、めっきおよびエッチング製作ステップ後の図１のＨＬＧＡコネクタを示し、全体として２００と指定される。図２は、一実装の単なる例を提供しており、実装可能な種々の実施形態に関していかなる制限も示唆していない。当業者であれば、特許請求の範囲に示される本発明の範囲を逸脱することなく、示される実施形態に対する多くの修正が実行可能である。

実施形態において、ＨＬＧＡコネクタ２００は、以前に考察された機構であるコネクタ本体１０２、ならびに新しい機構である、信号接点のための穴２０２、接地接点のための穴２０４、信号接点隙間領域２０６、頂部導電層２０８、底部導電層２１０、およびめっき導電バイア２１２を含む。

本発明の実施形態によれば、信号接点のための穴２０２および接地接点のための穴２０４は、チップ・キャリア・パッケージ（たとえば、中央処理ユニットまたはＣＰＵ）とプリント回路板（ＰＣＢ）との間の信号接続または設置接続のいずれかとして識別されている、ばね接点のための穴１０４である。実施形態において、以前に考察されたばね接点のための穴１０４の他の機構は、信号接点のための穴２０２および接地接点のための穴２０４に適用される。実施形態において、接地接点のための穴２０４は、銅などの導電金属を用いて最終的にめっきされ、接地接点のための穴２０４内にばね接点が配置されるとき、ばね接点と表面めっき金属との間に電気的接点が必要である。本実施形態において、接地接点のための穴２０４は、空気以外の任意の他の材料では充填されない。ばね接点の配置後、接地接点のための穴２０４を誘電体材料が充填する、以前に考察された実施形態において、接地接点のための穴２０４内の誘電体材料を覆う表面めっき（たとえば、銅などの導電金属を用いためっき）は、接地ばね接点、頂部導電層２０８、および底部導電層２１０と物理的に接触していることによって、接地ばね接点（図３における接地ばね接点３０２など）、頂部導電層２０８（下記で考察）、および底部導電層２１０（下記で考察）の間に、電気接続を提供する。

実施形態において、頂部導電層２０８および底部導電層２１０は、それぞれ、導電層の印加の後のコネクタ本体１０２の頂部表面および底部表面である。本発明の実施形態によれば、頂部導電層２０８および底部導電層２１０に印加される導電層は、めっきプロセスを用いて印加される銅である。本実施形態において、コネクタ本体１０２の頂部表面に印加される印加導電層は、コネクタ本体１０２の頂部表面と直接接触している。さらに本実施形態において、コネクタ本体１０２の底部表面に印加される印加導電層は、コネクタ本体１０２の底部表面と直接接触している。他の実施形態によれば、頂部導電層２０８および底部導電層２１０に印加される導電層は、当分野で既知の任意のプロセスによって印加される、当分野で既知の任意の十分に導電性の材料である。実施形態において、導電層の印加の後、頂部導電層２０８は導電材料によって完全に覆われ、電気的に共通である。さらに本実施形態において、導電層の印加の後、底部導電層２１０も導電材料によって完全に覆われ、電気的に共通でもある。本実施形態において、信号接点のための穴２０２の壁部表面、接地接点のための穴２０４の壁部表面、およびめっき導電バイア２１２の壁部表面は、めっきされ、信号接点隙間領域２０６（下記で考察）が作成されるまで、頂部導電層２０８および底部導電層２１０と電気的に共通である。

本発明の実施形態によれば、信号接点隙間領域２０６は、導電層が除去された、信号接点のための穴２０２周辺の領域である。実施形態において、信号接点のための穴２０２の各々の周囲のコネクタ本体１０２の頂部表面から、頂部導電層２０８の一部が除去される。本実施形態において、信号接点のための穴２０２の各々の周囲のコネクタ本体１０２の底部表面から、底部層２１０の一部も除去される。さらに本実施形態において、信号接点のための穴２０２の壁部表面上のめっきが除去される。本発明の実施形態によれば、減法フォトリソグラフィ・プロセスを使用して、頂部導電層２０８の一部および底部導電層２１０の一部が除去される。たとえば、頂部導電層２０８に関して、頂部導電層２０８を覆ってフォトレジストが印加される。各信号接点隙間領域２０６を画定するフォトレジスト内で、露光パターンが現像される。コネクタ本体１０２は、残っているフォトレジストを安定化させるためにベークされる。その後、エッチ・プロセスを使用して、信号接点のための穴２０２の各々の周囲の頂部導電層２０８の一部が除去され、結果として信号接点隙間領域２０６が形成される。フォトレジスト・ストリップ・プロセスが、頂部導電層２０８からフォトレジストのバランスを除去する。その後、任意の残余処理材料を除去するために、クリーニング・プロセスを介してコネクタ本体１０２が処理される。実施形態において、同じプロセスを使用して、底部導電層２１０内の信号接点隙間領域２０６の各々が画定される。上記フォトリソグラフィ・プロセスの結果は、信号接点のための穴２０２の壁部表面からめっきを除去すること、信号接点隙間領域２０６の作成（図３の信号ばね接点３０４を電気的に絶縁するため）、および接地接点のための穴２０４の壁部表面上のめっきを損傷なく残すことである。本発明の他の実施形態によれば、当分野で既知の任意のプロセスを使用して、頂部導電層２０８および底部導電層２１０の両方において信号接点隙間領域２０６の各々を画定することができる。

実施形態において、めっき導電バイア２１２は導電材料を用いてめっきされためっきバイアのための穴１０６である。本発明の実施形態によれば、めっき導電バイア２１２に印加される導電材料は、電解めっきプロセスを使用して印加される銅である。他の実施形態によれば、めっき導電バイア２１２に印加される導電材料は、当分野で既知の任意のプロセスによって印加される、当分野で既知の任意の十分に導電性の材料である。実施形態において、めっきバイアのための穴１０６への導電材料の印加の後、めっき導電バイア２１２は、頂部導電層２０８および底部導電層２１０の両方に電気的に接続される。

図３は、本発明の一実施形態に従った、金属ばね接点の設置後の図２のＨＬＧＡコネクタを示し、全体として３００と指定される。図３は、一実装の単なる例を提供しており、実装可能な種々の実施形態に関していかなる制限も示唆していない。当業者であれば、特許請求の範囲に示される本発明の範囲を逸脱することなく、示される実施形態に対する多くの修正が実行可能である。

実施形態において、ＨＬＧＡコネクタ３００は、以前に考察された機構である、コネクタ本体１０２、頂部導電層２０８、底部導電層２１０、およびめっき導電バイア２１２、ならびに、新しい機構である接地ばね接点３０２および信号ばね接点３０４を含む。

実施形態において、接地ばね接点３０２は事前形成された金属ばね接点であり、コネクタ本体１０２内の接地接点のための穴２０４に挿入（すなわち、スティッチ）される。接地ばね接点３０２は、ＣＰＵ上の接地ランド・グリッド・アレイ（ＬＧＡ）パッド、および、ＣＰＵとＰＣＢとの間に相互接続を提供するＰＣＢ上の接地パッドへのはんだの、両方に接触することになる。本発明の実施形態によれば、接地ばね接点３０２は銅から事前形成される。本発明の他の実施形態によれば、接地ばね接点３０２は、当分野で既知の任意の他の十分に導電性の金属から事前形成される。実施形態において、接地ばね接点３０２はばね接点のための穴１０４内にスティッチされ、機械的に定位置に保持される。実施形態において、接地ばね接点３０２は、接地ばね接点３０２が物理的に頂部導電層２０８、底部導電層２１０、および接地接点のための穴２０４内部の導電性めっきに物理的に接触していることに起因して、頂部導電層２０８、底部導電層２１０、およびめっき導電バイア２１２に対し電気接続を有する。

実施形態において、信号ばね接点３０４は、事前形成された金属ばね接点であり、コネクタ本体１０２内の信号接点のための穴２０２に挿入（すなわち、スティッチ）される。信号ばね接点３０４は、ＣＰＵ上の信号ランド・グリッド・アレイ（ＬＧＡ）パッド、および、ＣＰＵとＰＣＢとの間に相互接続を提供するＰＣＢ上の信号パッドへのはんだの、両方に接触することになる。本発明の実施形態によれば、信号ばね接点３０４は銅から事前形成される。本発明の他の実施形態によれば、信号ばね接点３０４は、当分野で既知の任意の他の導電金属から事前形成される。実施形態において、信号ばね接点３０４は信号接点のための穴２０２内にスティッチされ、機械的に定位置に保持される。実施形態において、信号ばね接点３０４は、頂部導電層２０８、底部導電層２１０、およびめっき導電バイア２１２のうちのいずれにも、電気的に接続されていない。

図４は、本発明の一実施形態に従った、全体として４００と指定される例示のＨＬＧＡコネクタ本体である。図４は、一実装の単なる例を提供しており、実装可能な種々の実施形態に関していかなる制限も示唆していない。当業者であれば、特許請求の範囲に示される本発明の範囲を逸脱することなく、示される実施形態に対する多くの修正が実行可能である。

実施形態において、ＨＬＧＡコネクタ４００は、以前に考察された機構である、コネクタ本体１０２およびばね接点のための穴１０４、ならびに、新しい機構である導電ポストのための穴４０２および導電ポスト４０４を含む。

実施形態において、導電ポストのための穴４０２は、めっきバイアのための穴１０６と実質的に同様である。本発明の実施形態によれば、導電ポストのための穴４０２は、コネクタ本体１０２の頂部表面から始まり、コネクタ本体１０２の底部表面で終わる、コネクタ本体１０２を完全に貫通する、コネクタ本体１０２内の穴である。実施形態において、導電ポストのための穴４０２は、コネクタ本体１０２内のばね接点のための穴１０４の間の中間点に位置決めされる。実施形態において、導電ポストのための穴４０２のサイズは、ばね接点のための穴１０４に比べて実質的に小さい。

実施形態において、導電ポスト４０４は、導電ポストのための穴４０２内にスティッチされる中実のポスト（たとえば、ピン）であり、機械的に定位置に保持される。実施形態によれば、導電ポスト４０４は銅から作られる。別の実施形態によれば、導電ポスト４０４は当分野で既知の任意の導電金属から作られる。

実施形態において、挿入導電ポスト４０６は、コネクタ本体１０２内に挿入された導電ポスト４０４である。実施形態において、挿入導電ポスト４０６の頂部および底部は、それぞれ、コネクタ本体１０２の頂部表面および底部表面と同じ平面上にある。別の実施形態において、挿入導電ポスト４０６の頂部および底部は、それぞれ、コネクタ本体１０２の頂部表面の平面および底部表面の平面を超えて、各平面の上の最大高さまで延在する。

図５は、本発明の一実施形態に従った、めっきおよびエッチング製作ステップ後の図４のＨＬＧＡコネクタを示し、全体として５００と指定される。図５は、一実装の単なる例を提供しており、実装可能な種々の実施形態に関していかなる制限も示唆していない。当業者であれば、特許請求の範囲に示される本発明の範囲を逸脱することなく、示される実施形態に対する多くの修正が実行可能である。

実施形態において、ＨＬＧＡコネクタ５００は、以前に考察された機構である、コネクタ本体１０２、頂部導電層２０８、底部導電層２１０、接地ばね接点３０２、および信号ばね接点３０４、ならびに、新しい機構であるめっき導電ポスト５０２を含む。

実施形態において、めっき導電ポスト５０２は、以前に説明されたフォトリソグラフィ・プロセスを介した挿入導電ポスト４０６であり、結果として、頂部導電層２０８、底部導電層２１０、信号接点隙間領域２０６（図５では図示せず）、挿入導電ポスト４０６の頂部上のめっき、挿入導電ポスト４０６の底部上のめっき、および接地ばね接点３０２へのめっきの電気接続を生じさせる。本発明の実施形態によれば、めっき導電ポスト５０２の頂部および底部上のめっきは銅めっきである。本発明の他の実施形態によれば、めっき導電ポスト５０２の頂部および底部上のめっきは、当分野で既知の任意の導電めっきである。

本明細書で使用される用語は、単に特定の実施形態を説明するためのものであり、本発明を制限することは意図されていない。本明細書で使用される場合、単数形の「ａ」、「ａｎ」、および「ｔｈｅ」は、文脈が明白に示していない限り、複数形も同様に含むことが意図される。用語「備える」あるいは「備えている」またはその両方は、本明細書で使用される場合、示された機構、整数、ステップ、動作、要素、あるいは構成要素、またはそれらすべての存在を指定するが、１つまたは複数の他の機構、整数、ステップ、動作、要素、構成要素、あるいはそれらのグループ、またはそれらすべての存在または追加を排除するものではないことを、さらに理解されよう。

信号品位を改善するためのＨＬＧＡおよび信号品位を改善するためのＨＬＧＡの製造プロセスの（例示的であり限定的ではないことが意図される）実施形態を説明してきたが、当業者であれば、上記の教示に鑑みて修正および変形が実行可能であることに留意されたい。したがって、添付の特許請求の範囲によって概説される本発明の範囲内にある開示された特定の実施形態において、変更が実行可能であることを理解されよう。

Claims (13)

1. ハイブリッド・ランド・グリッド・アレイ・コネクタを製造する方法であって、
   ハイブリッド・ランド・グリッド・アレイ・コネクタのための本体を提供することであって、前記本体は第１の複数の穴および第２の複数の穴を含む、前記本体を提供することと、
   前記本体の頂部表面上、前記本体の底部表面上、および前記第１の複数の穴の壁部表面上に、導電層を堆積させることであって、前記本体の前記頂部表面は前記本体の前記底部表面と電気的に共通である、前記導電層を堆積させることと、
   前記第１の複数の穴の第１のサブセットの壁部表面から前記導電層を除去することと、
   前記第１の複数の穴の前記第１のサブセット周囲の領域から、前記本体の前記頂部表面上および前記本体の前記底部表面から前記導電層の一部を除去することと
   を含み、
   前記第２の複数の穴は前記第１の複数の穴に対してより小さい、方法。
2. 複数のばね接点を前記第１の複数の穴内にスティッチすること、
   をさらに含み、
   前記第１の複数の穴の前記第１のサブセット内にスティッチされた前記複数のばね接点は、互いに電気的に絶縁され、
   前記第１の複数の穴の第２のサブセット内にスティッチされた前記複数のばね接点は、少なくとも、互いと、前記本体の前記頂部表面上の前記導電層と、および前記本体の前記底部表面上の前記導電層と、電気的に共通である、
   請求項１に記載の方法。
3. 前記導電層を、前記第１の複数の穴の前記第１のサブセットの前記壁部表面、および、前記第１の複数の穴の前記第１のサブセットの周囲の領域から、前記導電層を除去するために、減法フォトリソグラフィ・プロセスが使用される、請求項１に記載の方法。
4. 前記第１の複数の穴の第２のサブセット内に材料を堆積させること、
   をさらに含む、請求項１に記載の方法。
5. 前記材料は誘電体材料である、請求項４に記載の方法。
6. 前記本体の頂部表面上、前記本体の底部表面上、および前記第１の複数の穴の壁部表面上に、導電層を堆積させるステップは、
   前記第２の複数の穴の壁部表面上に前記導電層を堆積させること、
   をさらに含む、請求項１に記載の方法。
7. 前記第２の複数の穴の各々内に導電ポストをスティッチすること、
   をさらに含み、
   前記導電ポストは、前記本体の前記頂部表面上の前記導電層と前記本体の前記底部表面上の前記導電層との間に、電気接続を提供する、
   請求項１に記載の方法。
8. ハイブリッド・ランド・グリッド・アレイ・コネクタであって、
   第１の複数の穴および第２の複数の穴を含む本体と、
   前記本体の頂部表面上、前記本体の底部表面上、前記第１の複数の穴の第１のサブセットの壁部表面上、および前記第２の複数の穴の壁部表面上の、導電層であって、前記本体の前記頂部表面、前記本体の前記底部表面、前記第１の複数の穴の前記第１のサブセット、および前記第２の複数の穴は、電気的に共通である、前記導電層と、
   前記第１の複数の穴内にスティッチされたばね接点と
   を備え、
   前記第２の複数の穴は前記第１の複数の穴に対してより小さい、ハイブリッド・ランド・グリッド・アレイ・コネクタ。
9. 前記第２の複数の穴は前記第１の複数の穴に対してハーフピッチで配置される、請求項８に記載のハイブリッド・ランド・グリッド・アレイ・コネクタ。
10. 前記本体は誘電体材料である、請求項８に記載のハイブリッド・ランド・グリッド・アレイ・コネクタ。
11. 前記導電層は銅である、請求項８に記載のハイブリッド・ランド・グリッド・アレイ・コネクタ。
12. 前記ばね接点は銅である、請求項８に記載のハイブリッド・ランド・グリッド・アレイ・コネクタ。
13. ハイブリッド・ランド・グリッド・アレイ・コネクタであって、
    第１の複数の穴および第２の複数の穴を含む本体と、
    前記第２の複数の穴の各々内にスティッチされた導電ポストと、
    前記本体の頂部表面上、前記本体の底部表面上、前記第１の複数の穴の第１のサブセットの壁部表面上、および前記導電ポスト上の、導電層であって、前記本体の前記頂部表面、前記本体の前記底部表面、前記第１の複数の穴の前記第１のサブセット、および前記導電ポストは、電気的に共通である、前記導電層と、
    前記第１の複数の穴内にスティッチされたばね接点と、
    を備え、
    前記第２の複数の穴は前記第１の複数の穴に対してより小さい、ハイブリッド・ランド・グリッド・アレイ・コネクタ。

Images