JP2003068901A - 電子部品 - Google Patents

電子部品

Info

Publication number
JP2003068901A
JP2003068901A JP2001261860A JP2001261860A JP2003068901A JP 2003068901 A JP2003068901 A JP 2003068901A JP 2001261860 A JP2001261860 A JP 2001261860A JP 2001261860 A JP2001261860 A JP 2001261860A JP 2003068901 A JP2003068901 A JP 2003068901A
Authority
JP
Japan
Prior art keywords
seal ring
plating
metal cap
acoustic wave
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001261860A
Other languages
English (en)
Inventor
Hideki Matsuda
英樹 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2001261860A priority Critical patent/JP2003068901A/ja
Priority to US10/230,071 priority patent/US6720648B2/en
Priority to CNB021319715A priority patent/CN1178294C/zh
Publication of JP2003068901A publication Critical patent/JP2003068901A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00015Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【課題】 セラミック製のチップキャリア内に素子チッ
プを収納し、チップキャリアの上面のシールリングにキ
ャップを溶接して素子チップを封止した電子部品におい
て、Niメッキされたキャップとシールリングとの間の
十分な気密性を確保することにある。 【解決手段】 凹部を備えたセラミック製のチップキャ
リア2の当該凹部内に弾性表面波素子チップ3を納め
る。チップキャリア2の凹部開口を囲むようにしてチッ
プキャリア2の上面にコバール製のシールリング4をA
gロウ材等を用いて接合しておく。シールリング4の上
に載置されたコバール製のメタルキャップ5の表面には
Niメッキが施されており、このNiメッキをロウ材と
してメタルキャップ5をシールリング4にシール溶接し
て接合させている。このNiメッキの厚みを1〜2μm
とすることによりメタルキャップ5とシールリング4と
の間の気密性を良好にすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、パッケージングされた
弾性表面波装置等の電子部品に関する。特に、セラミッ
ク製チップキャリア内に素子チップを収納し、シーム溶
接によりキャップをシールリングに接合させることで気
密封止を実現している電子部品に関するものである。
【0002】
【従来の技術】弾性表面波素子をパッケージングしてな
る弾性表面波装置は、移動体通信機のRF段用フィルタ
やIF段用フィルタなど種々の分野で広く用いられてい
る。この種の用途に用いられている弾性表面波装置のパ
ッケージング構造の一例を図1の断面図に示し、この構
造を以下に説明する。
【0003】この弾性表面波装置1は、チップキャリア
2と、弾性表面波素子チップ3と、シールリング4と、
メタルキャップ5とによって構成されており、チップキ
ャリア2とシールリング4とメタルキャップ5とからな
るパッケージング内に弾性表面波素子チップ3が気密的
に封止されている。チップキャリア2は、略矩形板状の
セラミックよりなるベース6上に、複数のセラミック層
7、8を積層した構造となっている。シールリング4
は、コバール(Fe−Co−Ni合金)によって環状に
形成されており、最上層のセラミック層8の上にシール
リング4を重ね、Agロウ材などによりシールリング4
をセラミック層8の上面にロウ付けされている。なお、
シールリング4の表面には、通常、下地用Niメッキと
仕上げ用Auメッキとが施されている。
【0004】下層のセラミック層7は内側に略矩形状の
開口9を有しており、そのセラミック層7の上面には複
数の電極パッド10が形成されている。各電極パッド1
0の端からは、セラミック層7およびベース6の側面か
らベース6の下面にかけて外部電極11が形成されてい
る。電極パッド10及び外部電極11は、通常、W(タ
ングステン)メタライズ電極の上に下地用Niメッキと
仕上げ用Auメッキを施すことによって形成されてい
る。上層のセラミック層8には、同じく略矩形状をした
開口12が形成されている。こうしてチップキャリア2
には、セラミック層7、8の開口9、12によって収納
空間14が形成されている。また、シールリング4に
も、略矩形状をした開口13が開口されている。
【0005】弾性表面波素子チップ3は、チップキャリ
ア2の収納空間14内に納められ、収納空間14内でベ
ース6の上面に接着剤で固定される。弾性表面波素子チ
ップ3は、ボンディングワイヤ15により所望の電極を
各電極パッド10と電気的に接続されており、外部電極
11を通じて弾性表面波素子チップ3の各電極を外部と
電気的に接続できるようにしている。
【0006】弾性表面波素子チップ3をチップキャリア
2内に実装した後、シールリング4の上に封止用のメタ
ルキャップ5を重ねてシーム溶接し、シールリング4の
開口13をメタルキャップ5によって気密的に封止す
る。封止用のメタルキャップ5は、シールリング4と同
じくコバールを母材とするものであって、メタルキャッ
プ5の表面にはNiメッキが施されている。このNiメ
ッキとしては、従来より、3μm以上の比較的膜厚の大
きなメッキ被膜を有するものが用いられている。また、
コバールはセラミックと熱膨張係数が近い金属であるの
で、シールリング4やメタルキャップ5の母材としてコ
バールを用いることにより、溶接時や溶接後の冷却時に
シールリング4やメタルキャップ5とセラミック製のチ
ップキャリア2との間の膨張率の違いでチップキャリア
2に歪みが生じたり、応力によるクラックが発生したり
するのを防止することができる。
【0007】このような構造の弾性表面波装置1におい
ては、ベース6、セラミック層7、8及び電極パッド1
0を同時焼成することによってチップキャリア2を一体
に形成している。そして、そのチップキャリア2の上面
にシールリング4をAgロウ材などを用いてロウ付けす
ることにより、チップキャリア2とシールリング4の間
の気密性を保っている。さらに、シールリング4の上に
メタルキャップ5を重ね、表面のNiメッキをロウ材と
してシーム溶接することによりメタルキャップ5をシー
ルリング4に接合させ、シールリング4とメタルキャッ
プ5の間の気密性を保持している。これにより、弾性表
面波素子チップ3はチップキャリア2、シールリング4
及びメタルキャップ5からなるパッケージ内に気密的に
封止され、弾性表面波装置1の防水性及び防湿性が確保
される。また、別途ロウ材を用いることなく、メタルキ
ャップ5のNiメッキによりメタルキャップ5をシール
リング4に接合させることにより、接合のためのコスト
を安価にすることができると共にロウ材の塗布バラツキ
による接合性のバラツキを回避できる。
【0008】なお、別なパッケージ構造の弾性表面波装
置としては、図2に示すような構造のものも知られてい
る。これは、弾性表面波素子チップ3をフェースダウン
実装するものであり、弾性表面波素子チップ3のバンプ
16をベース6上面の電極パッド17に電気的に接続し
ている。
【0009】
【発明が解決しようとする課題】例えば、図1のような
弾性表面波装置1において、メタルキャップ5をシール
リング4に溶接して気密封止する手段としては、シーム
溶接が用いられている。図3はメタルキャップ5とシー
ルリング4をシーム溶接する様子を表している。シーム
溶接する場合には、図3に表しているように、弾性表面
波素子チップ3を実装されたチップキャリア2の上のシ
ールリング4にメタルキャップ5を載置した後、一対の
ローラ電極18a、18bをメタルキャップ5の角に接
触させ、交流電源19により両ローラ電極18a、18
b間に溶接電流I1+I2を流し、両ローラ電極18
a、18bを回転させながらメタルキャップ5の外周に
沿って移動させる。このとき発生するジュール熱により
シールリング4とメタルキャップ5のNiメッキを溶融
させることで、メタルキャップ5がシールリング4に溶
接され、両ローラ電極18a、18bをメタルキャップ
5の全周に沿って移動させることでメタルキャップ5の
全周がシールリング4に接合される。すなわち、メタル
キャップ5のNiメッキとシールリング4のメッキがロ
ウ材となってシールリング4とメタルキャップ5が接合
される。このようなシーム溶接によれば、パッケージの
高気密性を実現することができる。
【0010】しかしながら、このようなシーム溶接を用
いた場合でも、シーム溶接を行うための溶接機の微妙な
条件の変動やチップキャリアの個体差により気密性の不
十分なものが発生しており、弾性表面波装置製造の歩留
まりの悪化や信頼性低下の原因となっていた。
【0011】本発明は上記の従来例の問題点に鑑みてな
されたものであり、その目的とするところは、セラミッ
ク製のチップキャリア内に素子チップを収納し、チップ
キャリアの上面のシールリングにキャップを溶接して素
子チップを封止した電子部品において、Niメッキされ
たキャップとシールリングとの間の十分な気密性を確保
することにある。
【0012】
【発明の開示】本発明にかかる電子部品は、凹部を備え
たセラミック製のチップキャリアと、前記チップキャリ
アの凹部内に納められた素子チップと、前記チップキャ
リアの凹部開口を囲むようにしてチップキャリアに接合
された金属製のシールリングと、前記シールリングの開
口を塞いで前記凹部を気密的に封止するための金属製の
キャップとからなる弾性表面波装置において、前記キャ
ップの表面には、前記シールリングに接合させるための
厚さ1〜2μmのNiメッキが施されていることを特徴
としている。ここで、前記キャップをシールリングに接
合させる方法としては、表面のNiメッキをロウ材とし
てキャップをシールリングにシーム溶接するのが好まし
い。
【0013】本発明にかかる電子部品にあっては、シー
ルリングにキャップを接合させるためのNiメッキの厚
さを1〜2μmまで薄くしたところ、キャップとシール
リングの接合性が良好となり、キャップとシールリング
の間の気密性、防水性、防湿性が改善され、信頼性の高
い弾性表面波装置を製造することが可能になった。特
に、Niメッキとして無電解Niメッキを採用すること
により、さらに高気密性を実現することができた。
【0014】
【発明の実施の形態】以下、本発明の実施形態を説明す
る。本発明にかかる弾性表面波装置の実施形態は、図1
に示した従来例の弾性表面波装置と同様な構造を有して
いる。従って、説明が冗長になるのを避けるため、図示
を省略し、図1の構造と同じものを例にとって説明す
る。また、従来例と異なる点を中心に説明すると共に、
同一の構造の部材については、図1中の符号を引用して
説明する。なお、本願にかかる弾性表面波装置でも、図
2に示したようなフェースダウンで弾性表面波素子チッ
プ3を実装したものを用いることができる。さらに、本
発明の弾性表面波装置において、メタルキャップ5をシ
ールリング4にシーム溶接する方法も、図3に示したも
のと同様であるので、シーム溶接に関する方法について
も図3及びその符号を引用して説明する。
【0015】従来例において説明したように、従来の弾
性表面波装置では、メタルキャップ5をシールリング4
にシーム溶接する際、シーム溶接を行うための溶接機の
微妙な条件の変動やチップキャリア2の個体差により、
気密性の不十分なものが発生することがあり、歩留まり
の悪化や信頼性低下の原因となっていた。このような問
題に対して、本発明では、コバール製のメタルキャップ
5のNiメッキの厚みに注目した。
【0016】図3に示したシーム溶接の溶接機により弾
性表面波装置に流される電流を考えると、両ローラ電極
18a、18bに流れる溶接電流の経路のうち一方の電
流経路は、図3に矢印I1で示す電流のように、一方の
ローラ電極18a(又は、ローラ電極18b)からメタ
ルキャップ5へ流れ、メタルキャップ5中を通って他方
のローラ電極18b(又は、ローラ電極18a)へ流れ
出るものである。また、他方の電流経路は、図3に矢印
I2で示す電流のように、一方のローラ電極18a(又
は、ローラ電極18b)からメタルキャップ5を通過し
てシールリング4へ流れ、シールリング4中を通って他
方のローラ電極18b(又は、ローラ電極18a)側へ
流れ、メタルキャップ5を通過して他方のローラ電極1
8b(又は、ローラ電極18a)から流れ出るものであ
る。シールリング4とメタルキャップ5の気密性、いい
かえると溶接性に対しては、これらの溶接電流I1、I
2のうちI2からの寄与が大きいと考えられる。すなわ
ち、溶接電流I2をより大きくすることによって、メタ
ルキャップ5とシールリング4との界面におけるジュー
ル熱の発生をより大きくでき、その結果、Niメッキの
溶融が促進されて溶接性が向上し、気密性も改善でき
る。
【0017】ところが、溶接電流I1、I2は、溶接機
のある1つの溶接条件に対して一定であるので、I2を
大きくするには、相対的にI1を小さくする必要があ
る。このことは、メタルキャップ5の表面のNiメッキ
の厚みを薄くしてI1の流れる部分の電気抵抗を大きく
することで実現できる。このような考察からは、封止用
のメタルキャップ5の表面に施されているNiメッキの
厚みを薄くすることで気密性を向上させることができる
と推測される。
【0018】そこで、これを検証するため、表面に施さ
れているNiメッキの厚みが1〜2μm、3〜4μm、
5〜6μmの各範囲にある3グループのコバール製メタ
ルキャップ5を準備し、さらにそれぞれのグループのメ
タルキャップ5に対して4種類の溶接条件を適用してメ
タルキャップ5をシールリング4にシーム溶接し、弾性
表面波装置を組み立てた。この後、各弾性表面波装置の
ファインリーク率を調べたところ、メタルキャップ5表
面のNiメッキ厚みが1〜2μmのグループでは、その
ファインリーク率の分布は図4に示すようになった。ま
た、メタルキャップ5表面のNiメッキ厚みが3〜4μ
mのグループでは、そのファインリーク率の分布は図5
に示すようになった。また、メタルキャップ5表面のN
iメッキ厚みが5〜6μmのグループでは、そのファイ
ンリーク率の分布は図6に示すようになった。なお、図
4〜図6中における「E」は指数部を表わす表記であ
る。たとえば、3.8E−11は3.8×10−11を表
わしている。
【0019】ここで、ファインリーク率とは、JIS等
の公的規格に定められている気密性の程度を表す指標と
なるものである。高圧のHeガス中にサンプルを一定時
間閉じ込めたとき、サンプルが完全気密の状態にあれば
サンプルの内部にHeガスが侵入することはないが、わ
ずかでも気密性が損なわれていると、サンプル内にHe
ガスが充満する。次に、これをHe検出器のついた容器
に入れ、容器内部を真空にしていくとサンプル内のHe
ガスがサンプル内から容器内へ漏れ出てくるので、その
Heの流量を測定することにより、漏れの度合いを定量
的に計測することができる。これをファインリーク率と
いう。
【0020】図4〜6に示したファインリーク率の分布
を比較すると、メタルキャップ5のNiメッキ厚みが厚
くなるにつれてファインリーク率のバラツキが大きくな
っていくことが分かる。Niメッキ厚みが1〜2μmの
グループでは、測定対象とした全てのサンプルにおい
て、1×10−9Pa・m/sec以下の高気密性を実
現できている。これに対し、Niメッキ厚みが3〜4μ
mのグループでは、1×10−8Pa・m/secのオ
ーダーのものが存在し、また、Niメッキ厚みが5〜6
μmのグループでは、1×10−7Pa・m/secの
オーダーのものまでが存在している。よって、図5及び
図6からは、Niメッキの厚みが厚くなると、Niメッ
キをロウ材としてメタルキャップ5をシールリング4に
シーム溶接した弾性表面波装置の気密性が悪化していく
ことが分かる。
【0021】次に、Niメッキ厚みが1〜2μmのグル
ープの弾性表面波装置と、Niメッキ厚みが5〜6μm
のグループの弾性表面波装置に対して湿中放置試験(温
度60℃、湿度95%)を行った。この試験結果をそれ
ぞれ図7及び図8に示す。
【0022】図7はメタルキャップ5のNiメッキの厚
みが5〜6μmのグループの弾性表面波装置に対して、
湿中放置試験における時間経過に伴う周波数変化量を測
定した結果を表したものである。同様に、図8はメタル
キャップ5のNiメッキの厚みが1〜2μmのグループ
の弾性表面波装置に対して、湿中放置試験における時間
経過に伴う周波数変化量を測定した結果を表している。
【0023】メタルキャップ5のNiメッキの厚みが5
〜6μmのグループでは、図7に示されているように、
1000時間経過後に急激に周波数の低下するものが出
現している。これは、Niメッキ厚みが5〜6μmの弾
性表面波装置では、メタルキャップ5とシールリング4
の間の気密性が十分でないため、弾性表面波装置の内部
に水分が浸入し、電極が腐食することが原因であると考
えられる。これに対し、メタルキャップ5のNiメッキ
の厚みが1〜2μmの弾性表面波装置では、2000時
間経過後でも周波数低下量は−20p.p.m.以下に留まっ
ている。メタルキャップ5のNiメッキの厚みを1〜2
μmと薄くしたことで、メタルキャップ5とシールリン
グ4の間の気密性を向上させられることが、この測定結
果からも確認できる。
【0024】よって、上記測定からは、(i)平板状を
した第1のセラミック層と、第1のセラミック層上に積
層され且つ開口を有する少なくとも1層の第2のセラミ
ック層とによって構成されたチップキャリア、(ii)第
2のセラミック層のうち最上層に位置する第2のセラミ
ック層上に積層されたコバール製のシールリング、(ii
i)前記チップキャリアの、前記開口によって構成され
た収納空間内に実装された弾性表面波素子チップ、およ
び、(iv)前記シールリングの開口を気密的に封止する
ためのコバール製のキャップからなる弾性表面波装置に
おいて、前記キャップに厚さ1〜2μmのNiメッキを
施すことにより、キャップとシールリングとの間の気密
性を良好にすることができることが裏付けられた。
【0025】また、メタルキャップ5のNiメッキには
無電解タイプのメッキを使用することが望ましい。無電
解メッキは、還元剤に含まれているリン(P)のために
融点が電解メッキに比べて低くなっているので、相対的
に小さい溶接電流によるメッキ溶融が可能となり、溶接
条件を緩和することができる。これは、溶接に伴う熱ス
トレスとそれに起因するパッケージングのクラックの発
生を抑えることにつながる。無電解メッキを採用するも
う一つのメリットは、無電解メッキでは、Niメッキの
厚みの面内バラツキが電解メッキに比べて小さいことで
ある。このことは溶接時の電流分布、すなわち溶接状態
のバラツキが電解メッキに比べて小さくなることを意味
し、気密性不良による不具合をより一層発生しにくくで
きる。
【0026】
【発明の効果】本発明によれば、セラミック製のチップ
キャリア内に素子チップを収納し、チップキャリアの上
面のシールリングにキャップを溶接して素子チップを封
止した電子部品において、Niメッキされたキャップと
シールリングの接合性を良好にすることができ、キャッ
プとシールリングの間の気密性、防水性、防湿性を良好
にし、信頼性の高い弾性表面波装置を製造することがで
きた。特に、Niメッキとして無電解Niメッキを採用
することにより、さらに高気密性を実現することができ
た。
【図面の簡単な説明】
【図1】弾性表面波装置の構造を示す断面図である。
【図2】別なパッケージ構造の弾性表面波装置を示す断
面図である。
【図3】溶接機により弾性表面波装置のメタルキャップ
をシールリングにシーム溶接する様子を示す概略図であ
る。
【図4】メタルキャップ表面のNiメッキ厚みが1〜2
μmの弾性表面波装置における、ファインリーク率の分
布を測定した結果を示す図である。
【図5】メタルキャップ表面のNiメッキ厚みが3〜4
μmの弾性表面波装置における、ファインリーク率の分
布を測定した結果を示す図である。
【図6】メタルキャップ表面のNiメッキ厚みが5〜6
μmの弾性表面波装置における、ファインリーク率の分
布を測定した結果を示す図である。
【図7】メタルキャップのNiメッキの厚みが5〜6μ
mの弾性表面波装置に対して、湿中放置試験における時
間経過に伴う周波数変化量を測定した結果を表した図で
ある。
【図8】メタルキャップのNiメッキの厚みが1〜2μ
mのグループの弾性表面波装置に対して、湿中放置試験
における時間経過に伴う周波数変化量を測定した結果を
表した図である。
【符号の説明】
1 弾性表面波装置 2 チップキャリア 3 弾性表面波素子チップ 4 シールリング 5 メタルキャップ 6 ベース 7 セラミック層 8 セラミック層 9 開口 10 電極パッド 11 外部電極 18a、18b ローラ電極 19 交流電源

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 凹部を備えたセラミック製のチップキャ
    リアと、前記チップキャリアの凹部内に納められた素子
    チップと、前記チップキャリアの凹部開口を囲むように
    してチップキャリアに接合された金属製のシールリング
    と、前記シールリングの開口を塞いで前記凹部を気密的
    に封止するための金属製のキャップとからなる電子部品
    において、 前記キャップの表面には、前記シールリングに接合させ
    るための厚さ1〜2μmのNiメッキが施されているこ
    とを特徴とする電子部品。
  2. 【請求項2】 前記キャップは、表面のNiメッキによ
    り前記シールリングにシーム溶接されていることを特徴
    とする、請求項1に記載の電子部品。
  3. 【請求項3】 前記キャップに施されているNiメッキ
    は、無電解メッキによって形成されていることを特徴と
    する、請求項1又は2に記載の電子部品。
JP2001261860A 2001-08-30 2001-08-30 電子部品 Pending JP2003068901A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001261860A JP2003068901A (ja) 2001-08-30 2001-08-30 電子部品
US10/230,071 US6720648B2 (en) 2001-08-30 2002-08-29 Electronic device
CNB021319715A CN1178294C (zh) 2001-08-30 2002-08-30 电子元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001261860A JP2003068901A (ja) 2001-08-30 2001-08-30 電子部品

Publications (1)

Publication Number Publication Date
JP2003068901A true JP2003068901A (ja) 2003-03-07

Family

ID=19088841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001261860A Pending JP2003068901A (ja) 2001-08-30 2001-08-30 電子部品

Country Status (3)

Country Link
US (1) US6720648B2 (ja)
JP (1) JP2003068901A (ja)
CN (1) CN1178294C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006221890A (ja) * 2005-02-09 2006-08-24 Matsushita Electric Ind Co Ltd 電池
TWI612629B (zh) * 2012-06-04 2018-01-21 Hitachi Metals Ltd 密封環及密封環之製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006179667A (ja) * 2004-12-22 2006-07-06 Oki Electric Ind Co Ltd 半導体装置用パッケージ
US20070120270A1 (en) * 2005-11-23 2007-05-31 Kuroda Roger T Flip chip hermetic seal using pre-formed material
CN100424863C (zh) * 2005-11-25 2008-10-08 全懋精密科技股份有限公司 芯片埋入基板的封装结构
CN101740413B (zh) * 2009-12-15 2013-04-17 天水七四九电子有限公司 Csop陶瓷小外形封装方法
EP2750182A1 (en) * 2012-12-28 2014-07-02 Services Pétroliers Schlumberger Electronic device sealing for a downhole tool
US20180005916A1 (en) * 2016-06-30 2018-01-04 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN114423271A (zh) * 2021-09-30 2022-04-29 中国船舶重工集团公司第七二四研究所 一种气密性电子封装金锡封帽方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311402A (en) * 1992-02-14 1994-05-10 Nec Corporation Semiconductor device package having locating mechanism for properly positioning semiconductor device within package
US6218730B1 (en) * 1999-01-06 2001-04-17 International Business Machines Corporation Apparatus for controlling thermal interface gap distance
JP3726998B2 (ja) * 1999-04-01 2005-12-14 株式会社村田製作所 表面波装置
JP2000357937A (ja) * 1999-06-17 2000-12-26 Murata Mfg Co Ltd 弾性表面波装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006221890A (ja) * 2005-02-09 2006-08-24 Matsushita Electric Ind Co Ltd 電池
TWI612629B (zh) * 2012-06-04 2018-01-21 Hitachi Metals Ltd 密封環及密封環之製造方法
US9961791B2 (en) 2012-06-04 2018-05-01 Hitachi Metals, Ltd. Seal ring and method for manufacturing seal ring
US10188010B2 (en) 2012-06-04 2019-01-22 Hitachi Metals, Ltd. Seal ring and method for manufacturing seal ring

Also Published As

Publication number Publication date
CN1404144A (zh) 2003-03-19
CN1178294C (zh) 2004-12-01
US6720648B2 (en) 2004-04-13
US20030062617A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
US7518234B1 (en) MEMS direct chip attach packaging methodologies and apparatuses for harsh environments
TWI479612B (zh) 氣密封止用蓋
US6437412B1 (en) Surface acoustic wave device having a package including a conductive cap that is coated with sealing material
US5786548A (en) Hermetic package for an electrical device
KR101674333B1 (ko) 기밀 밀봉용 덮개재 및 전자 부품 수납용 패키지
US8693168B1 (en) Electrochemical capacitor
JP2003068901A (ja) 電子部品
US10871415B2 (en) High temperature protected wire bonded sensors
KR20170025377A (ko) 전자부품 패키지
JP2014239215A (ja) 半導体検出器ヘッドおよびその製造方法
JP2002198773A (ja) 表面弾性波フィルターのセラミックパッケージのシーリング方法及び装置
US3528102A (en) Semiconductor header assembly and method of fabrication thereof
JPWO2018123729A1 (ja) 試料保持具
JP6482282B2 (ja) 電子部品
US2965818A (en) Manufacture of semiconductor rectifier devices
JP2004207539A (ja) 電子部品収納用容器および電子装置
JP3176250B2 (ja) 半導体素子収納用パッケージ
JPH08141745A (ja) Icの気密封止方法
JPS6220358A (ja) 半導体固体撮像装置
JPH0974328A (ja) 弾性表面波デバイス用パッケージ
JP4503398B2 (ja) 半導体パッケージ
JPH07106458A (ja) 気密封止形半導体装置
JP3415192B2 (ja) シールリング用ロー材及びこれを用いた半導体素子用パッケージの製造方法並びに半導体素子用パッケージ
CN112928596A (zh) 一种封装基座及其光半导体装置
JP2631397B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051027

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051122