JP2000295069A - 電子部品 - Google Patents

電子部品

Info

Publication number
JP2000295069A
JP2000295069A JP11095000A JP9500099A JP2000295069A JP 2000295069 A JP2000295069 A JP 2000295069A JP 11095000 A JP11095000 A JP 11095000A JP 9500099 A JP9500099 A JP 9500099A JP 2000295069 A JP2000295069 A JP 2000295069A
Authority
JP
Japan
Prior art keywords
electronic component
base member
acoustic wave
surface acoustic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11095000A
Other languages
English (en)
Other versions
JP3726998B2 (ja
Inventor
Kazunobu Shimoe
一伸 下江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP09500099A priority Critical patent/JP3726998B2/ja
Priority to US09/532,188 priority patent/US6437439B1/en
Priority to KR1020000016488A priority patent/KR20010020699A/ko
Priority to CNB001053418A priority patent/CN1156970C/zh
Priority to DE60035917T priority patent/DE60035917D1/de
Priority to EP00400915A priority patent/EP1041715B8/en
Publication of JP2000295069A publication Critical patent/JP2000295069A/ja
Priority to US10/119,128 priority patent/US6534862B2/en
Application granted granted Critical
Publication of JP3726998B2 publication Critical patent/JP3726998B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】ベース部材及び電子部品素子の周辺部に位置す
るバンプに加わる応力を緩和して、バンプ接合部での接
続不具合が生じがたい、信頼性に優れた表面波装置を提
供する。 【解決手段】ベース部材１０の中央部に位置するアース
用の電極ランド１２ｃの膜厚は周辺部に位置する入出力
用の電極ランド１２ａ，１２ｂの膜厚よりも厚く形成さ
れ、表面波素子２０の周辺部に位置するバンプ５１ａ，
５１ｂの高さｈ１は表面波素子２０の中央部に位置する
バンプ５１ｃの高さｈ２よりも高くなるように構成され
ている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面波素子や半導
体素子等の電子部品素子をベース部材にバンプ接合によ
り電気的・機械的に接続した電子部品に関する。
【０００２】
【従来の技術】従来より、電子部品素子をバンプ接合し
てベース部材上に載置した電子部品として、例えば、図
８に示すような構造の表面波装置が知られている。この
表面波装置は、表面波素子２０の表面波伝播面をベース
部材１０に対向させて、表面波素子２０の入出力用の電
極パッド２５ａ，２５ｂ、アース用の電極パッド２５ｃ
とこれらに対応するベース部材１０の入出力用の電極ラ
ンド１２ａ，１２ｂ、アース用の電極ランド１２ｃとを
Ａｕ等のバンプ５１ａ〜５１ｃで接合して表面波素子２
０がベース部材１０に電気的・機械的に接続されてい
る。各バンプ５１ａ〜５１ｃは同一の高さとなるように
構成されている。そして、表面波素子２０を覆うように
キャップ部材３０をベース部材１０に接合して、表面波
素子がベース部材１０とキャップ部材３０とで形成され
るパッケージ内に気密封止されている。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の表面波装置においては、表面波装置に落下衝撃等の
機械的なストレスまたは周囲温度の変化等の熱的なスト
レスが加わった場合、ベース部材１０及び表面波素子２
０の周辺部に位置するバンプ５１ａ，５１ｂやバンプ接
合した電極パッド２５ａ，２５ｂに破損や剥がれ等の機
械的な損傷が生じて、バンプ接合部での接続不具合が発
生し、特性不良になるという問題あった。これは、周辺
部に位置するバンプは中央部に位置するバンプに比べ、
機械的なストレスや熱的なストレスによる応力が集中し
やすいためである。
【０００４】そこで、本発明の目的は、ベース部材及び
電子部品素子の周辺部に位置するバンプに加わる応力を
緩和して、バンプ接合部での接続不具合が生じがたい、
信頼性に優れた表面波装置を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、電子部品素子をベース部材に対向させ
て、電子部品素子の複数の電極パッドとこれに対応する
ベース部材の電極ランドとをそれぞれバンプで接合し
て、電子部品素子をベース部材に電気的・機械的に接続
してなる電子部品において、電子部品素子の周辺部に位
置するバンプの高さが中央部に位置するバンプの高さよ
りも高くなるように構成されていることを特徴とする。
【０００６】このように、応力が集中しやすい周辺部に
位置するバンプの高さを中央部に位置するバンプの高さ
よりも高くすることにより、周辺部に位置するバンプに
加わる応力を緩和することができるので、バンプやバン
プ接合部の電極の破損、はがれ等の接続不具合を防止で
き、電子部品の信頼性を向上することができる。
【０００７】周辺部に位置するバンプの高さを中央部に
位置するバンプの高さよりも高くする具体的な手段とし
て、ベース部材上に形成する電極ランドの膜厚を変え
る、ベース部材を凸状に形成する、ベース部材を湾曲さ
せて形成する、または電子部品素子の電極パッドの膜厚
を変える等の方法が採用される。あるいは、これらの方
法を組み合わせた方法が採用される。
【０００８】また、上記構成において、バンプの高さの
差は１μｍ〜１０μｍであることが望ましい。
【０００９】なお、本発明は、ベース部材に表面波素子
や半導体素子等をバンプ接合により電気的・機械的に接
続した電子部品に適用されるものである。
【００１０】
【発明の実施の形態】以下、本発明に係る電子部品を表
面波装置を例にとって説明する。本発明の第１実施形態
に係る表面波装置の構成を図１及び図２に示す。図１は
表面波装置の断面図、図２は表面波素子の平面図であ
る。
【００１１】本実施形態の表面波装置は、表面波素子２
０の複数の電極パッド２５ａ〜２５ｃとベース部材１０
の凹部内上面の複数の電極ランド１２ａ〜１２ｃとがバ
ンプ５１ａ〜５１ｃでバンプ接合され、表面波素子２０
を覆うようにキャップ部材３０がベース部材１０に接合
されて、表面波素子２０がベース部材１０とキャップ部
材３０とで形成されたパッケージ内（空間内）に気密封
止されている。
【００１２】ベース部材１０は複数のセラミックを積層
することにより凹部形状に形成され、表面波素子の搭載
面となる凹部内上面に入出力用の電極ランド１２ａ，１
２ｂ及びアース用の電極ランド１２ｃを含む電極パター
ンが形成され、ベース部材１０の下面には入出力用の端
子電極１４ａ，１４ｂ及びアース用の端子電極１４ｃが
形成されている。電極ランド１２ａ〜１２ｃはＷまたは
Ｍｏ等の厚膜電極上にＮｉメッキまたはＡｕメッキを施
して形成されている。電極ランド１２ａ，１２ｂ，１２
ｃと端子電極１４ａ，１４ｂ，１４ｃはスルーホール電
極または端面電極（図示省略）を介してそれぞれ接続さ
れている。この表面波装置は、ベース部材１０の下面を
実装面として、実装基板（回路基板）に実装されて用い
られる。
【００１３】表面波素子２０は、例えば図２に示すよう
に圧電基板２１を備え、圧電基板２１の上面にはＩＤＴ
電極２２、反射器電極２３、各ＩＤＴ電極２２に接続さ
れた電極パッド２５ａ〜２５ｃ等からなる電極パターン
が形成されている。電極パターンはＡｌまたはＡｌを含
む合金からなり周知の薄膜形成法により形成される。な
お、図２において、破線で示す○印の部分はバンプの接
合部である。圧電基板２１としては、タンタル酸リチウ
ム、ニオブ酸リチウム、水晶等の圧電性の材料が用いら
れる。
【００１４】表面波素子２０は、フェイスダウン方式、
すなわちＩＤＴ電極２２等が形成された表面波伝播面を
ベース部材１０の素子搭載面に対向させて、各電極パッ
ド２５ａ，２５ｂ，２５ｃとこれに対応するベース部材
１０の各電極ランド１２とをバンプ５１ａ，５１ｂ，５
１ｃで接合して、ベース部材１０に電気的・機械的に接
続されている。この接合は、熱、または超音波と熱を同
時に印加し、バンプ５１ａ〜５１ｃを溶融することによ
り行われている。また、バンプ５１ａ〜５１ｃとしては
ＡｕまたはＡｕを主成分とした金属が用いれ、表面波素
子２０の電極パッド２５ａ〜２５ｃ上にボールボンディ
ング法により予め形成される。なお、バンプとしてはん
だを用いてもよく、ベース部材の電極ランド上に印刷等
の方法で形成するようにしてもよい。
【００１５】キャップ部材３０はＦｅ−Ｎｉを含む合金
等の適宜の金属材料が用いられ、必要に応じてメッキ処
理が施される。キャップ部材３０は、表面波素子２０を
覆うようにベース部材１０に高融点はんだ、Ａｕ−Ｓｎ
合金または低融点ガラス等のロウ材で接合されている。
【００１６】そして、本実施形態の表面波装置では、ベ
ース部材１０の中央部に位置するアース用の電極ランド
１２ｃの膜厚は周辺部に位置する入出力用の電極ランド
１２ａ，１２ｂの膜厚よりも厚く形成されている。すな
わち、アース用の電極ランド１２ｃの上面が入出力用の
電極ランド１２ａ，１２ｂの上面よりも高い位置となる
ように構成している。これにより、表面波素子２０の周
辺部に位置するバンプ５１ａ，５１ｂの高さｈ１は表面
波素子２０の中央部に位置するバンプ５１ｃの高さｈ２
よりも高くなるように構成されている。アース用の電極
ランド１２ｃの膜厚を厚くする方法としては、Ｗあるい
はＭｏの電極膜厚、またはＮｉメッキあるいはＡｕメッ
キの膜厚を入出力用の電極ランド１２ａ，１２ｂよりも
厚く形成することにより行われる。
【００１７】この構成により、機械的または熱的なスト
レスが加わった場合に、応力が集中しやすい周辺部に位
置するバンプ５１ａ，５１ｂに加わる応力が緩和され、
バンプやバンプ接合した電極パッドに破損や剥がれ等の
機械的な損傷が生じにくくなる。したがって、本実施形
態の構成によれば、バンプやバンプ接合部での断線等の
接続不具合が防止され、電子部品の信頼性を向上するこ
とができる。
【００１８】次に、第２実施形態に係る表面波装置の構
成を図３を参照して説明する。本実施形態では、素子搭
載面の中央部にあたるアース用の電極ランド１２ｃ形成
部分が表面波素子２０側に突出するようにベース部材１
０に凸部１６が設けてられている。各電極ランド１２ａ
〜１２ｃは同一膜厚で形成されている。その他の構成は
第１実施形態の場合と同様である。すなわち、本実施形
態ではベース部材１０の一部の厚みを厚くして、アース
用の電極ランド１２ｃの上面が入出力用の電極ランド１
２ａ，１２ｂの上面よりも高い位置となるように構成し
ている。これにより、表面波素子２０の周辺部に位置す
るバンプ５１ａ，５１ｂの高さは表面波素子２０の中央
部に位置するバンプ５１ｃの高さよりも高くなるように
構成されている。この構成により、第１実施形態と同様
の効果を奏することができる。
【００１９】次に、第３実施形態に係る表面波装置の構
成を図４を参照して説明する。本実施形態では、素子搭
載面の中央部にあたるアース用の電極ランド１２ｃ形成
部分が表面波素子２０側に近接するようにベース部材１
０を湾曲させて形成している。各電極ランド１２ａ〜１
２ｃは同一膜厚で形成されている。その他の構成は第１
実施形態の場合と同様である。すなわち、本実施形態で
はベース部材１０を素子搭載面の中央部が盛り上がるよ
うにその断面が略円弧状となる曲面で形成して、アース
用の電極ランド１２ｃの上面が入出力用の電極ランド１
２ａ，１２ｂの上面よりも高い位置となるように構成し
ている。これにより、表面波素子２０の周辺部に位置す
るバンプ５１ａ，５１ｂの高さは表面波素子２０の中央
部に位置するバンプ５１ｃの高さよりも高くなるように
構成されている。
【００２０】この構成により、第１実施形態と同様の効
果を奏することができる。また、この実施形態の構造
は、第１及び第２実施形態の構造に比べ単純な構造であ
り、製造が容易となる。
【００２１】次に、第４実施形態に係る表面波装置の構
成を図５を参照して説明する。本実施形態では、表面波
素子の中央部に位置するアース用の電極パッド２５ｃの
膜厚は周辺部に位置する入出力用の電極パッド２５ａ，
２５ｂの膜厚よりも厚く形成されている。ベース部材１
０の電極ランド１２ａ〜１２ｃは同一膜厚で形成されて
いる。その他の構成は第１実施形態の場合と同様であ
る。すなわち、本実施形態ではアース用の電極パッド２
５ｃの下面が入出力用の電極ランド２５ａ，２５ｂの下
面よりも低い位置となるように構成している。これによ
り、表面波素子２０の周辺部に位置するバンプ５１ａ，
５１ｂの高さは表面波素子２０の中央部に位置するバン
プ５１ｃの高さよりも高くなるように構成されている。
この構成により、第１実施形態と同様の効果を奏するこ
とができる。
【００２２】なお、上記各実施形態で説明した構成を組
み合わせて、周辺部に位置するバンプの高さを中央部に
位置するバンプの高さよりも高くなるようにしてもよ
い。
【００２３】次に、本発明の作用について説明する。図
６は、バンプの高さと熱ストレスによる応力の関係を示
す図である。ベース部材をアルミナとし、バンプの径を
１２０μｍとし、表面波素子の中心とバンプ間の距離を
３００μｍと６００μｍの２種類でバンプの高さを変化
させた場合のバンプに加わる応力を相対的に示したもの
である。なお、熱ストレスによる応力としては、例え
ば、バンプ接合時やベース部材とキャップ部材の接合時
の接合温度から常温に戻った場合に生じる応力がある。
【００２４】図６にしめすように、バンプに加わる応力
はバンプの高さが高くなるほどその値は小さくなり、表
面波素子の中心とバンプ間の距離が大きくなるほど、つ
まりバンプの形成位置が表面波素子の中心から離れるに
つれて大きくなる。したがって、バンプの高さがすべて
同一の場合、相対的に表面波素子の周辺部に配置された
バンプには表面波素子の中心部に配置されたバンプに比
べ、加わる応力が大きくなる。
【００２５】このため、本発明では、周辺部に配置され
たバンプの高さをこれよりも中心部寄りに配置されたバ
ンプの高さよりも相対的に高くすることにより、表面波
素子の周辺部に配置されたバンプに加わる応力を低減し
ている。このことは、バンプの高さが高くなるにつれて
バンプ自身に応力が吸収されやすくなるためと考えられ
る。
【００２６】すなわち、上記各実施形態において、ベー
ス部材の電極ランドの膜厚、凸部の厚み、湾曲の度合い
または表面波素子の電極パッドの膜厚は、各バンプの高
さが表面波素子の中心からの距離に応じてより高くなる
ように設定される。
【００２７】次に、各バンプの高さの差について考察す
る。図７は、周辺部に配置されたバンプの高さと中央部
に配置されたバンプの高さの差と機械的・熱的ストレス
による故障率の関係を示す図である。より詳しくは、図
７において、実線は実施形態の各図における入出力用の
電極パッド２５ａ，２５ｂの機械的・熱的ストレスによ
る剥離の故障であり、破線は入出力用の電極ランド１２
ａ，１２ｂとバンプ５１ａ，５１ｂとの接合不足に起因
する故障である。
【００２８】図７に示すように、周辺部に配置されたバ
ンプの高さと中央部に配置されたバンプの高さの差が１
μｍ以上では機械的・熱的ストレスによる故障の発生が
防止されている。しかしながら、バンプの高さの差が１
０μｍ以上になると、表面波装置の組立時にバンプと電
極ランド間の接合性が悪くなり、電極ランドとバンプの
接合部で接合不足等の接合不具合に起因する故障が発生
する。このため、周辺部に位置するバンプの高さを中央
部に位置するバンプの高さよりも高く形成するととも
に、その高さの差を１μｍ〜１０μｍの範囲となるよう
にすることが望ましい。
【００２９】なお、表面波素子の電極パターンは図２に
示すもの限定されるものではなく、１つあるいは３つ以
上のＩＤＴで構成された電極パターンを有する構成の表
面波素子であってもよい。すなわち、表面波素子の各電
極パッドの数や形成位置、ベース部材の電極ランドの数
や形成位置は上記実施形態例に限定されるものではな
く、また入出力用の電極パッドや電極ランドを中央部寄
りに、アース用の電極パッドや電極ランドを周辺部に配
置したものであってもよい。
【００３０】また、ベース部材及びキャップ部材の形状
は上記実施形態に限るものではなく、例えば平板状のベ
ース部材と凹部状のキャップ部材とでパッケージを構成
した構造のものでもよい。
【００３１】また、上記実施形態では表面波装置を例に
とって説明したが、半導体素子をベース部材にバンプ接
合した半導体装置にも本発明を適用することができる。
【００３２】
【発明の効果】以上説明したように、本発明の電子部品
によれば、応力が集中しやすい周辺部に位置するバンプ
の高さを中央部に位置するバンプの高さよりも高く形成
して、周辺部に位置するバンプに加わる応力を緩和して
いるので、機械的・熱的ストレスに起因して生じるバン
プやバンプ接合部の電極の破損、はがれ等の接続不具合
を防止することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る表面波装置の断面図であ
る。
【図２】第１実施形態に係る表面波素子の平面図であ
る。
【図３】第２実施形態に係る表面波装置の断面図であ
る。
【図４】第３実施形態に係る表面波装置の断面図であ
る。
【図５】第４実施形態に係る表面波装置の断面図であ
る。
【図６】バンプの高さと熱ストレスによる応力の関係を
示す図である。
【図７】バンプの高さの差とストレスによる故障率の関
係を示す図である。
【図８】従来の表面波装置の断面図である。
【符号の説明】
１０ ベース部材 １２ａ〜１２ｃ 電極ランド １６ 凸部 ２０ 表面波素子 ２５ａ〜２５ｃ 電極パッド ３０ キャップ部材 ５１ バンプ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 電子部品素子をベース部材に対向させ
    て、電子部品素子の複数の電極パッドとこれに対応する
    ベース部材の電極ランドとをそれぞれバンプで接合し
    て、電子部品素子をベース部材に電気的・機械的に接続
    してなる電子部品において、 電子部品素子の周辺部に位置するバンプの高さが中央部
    に位置するバンプの高さよりも高くなるように構成した
    ことを特徴とする電子部品。
  2. 【請求項２】 請求項１に記載の電子部品において、ベ
    ース部材の中央部に位置する電極ランドの膜厚を周辺部
    に位置する電極ランドの膜厚よりも厚く形成したことを
    特徴とする電子部品。
  3. 【請求項３】 請求項１または請求項２に記載の電子部
    品において、中央部に位置する電極ランド形成部分が電
    子部品素子側に突出するようにベース部材を形成したこ
    とを特徴とする電子部品。
  4. 【請求項４】 請求項１または請求項２に記載の電子部
    品において、中央部に位置する電極ランド形成部分が電
    子部品素子側に近接するようにベース部材を湾曲させて
    形成したことを特徴とする電子部品。
  5. 【請求項５】 請求項１、請求項２、請求項３または請
    求項４に記載の電子部品において、電子部品素子の中央
    部に位置する電極パッドの厚みを周辺部に位置する電極
    パッドの厚みよりも厚く形成したことを特徴とする電子
    部品。
  6. 【請求項６】 請求項１〜請求項５に記載の電子部品に
    おいて、バンプの高さの差が１μｍ〜１０μｍであるこ
    とを特徴とする電子部品。
  7. 【請求項７】 請求項１〜請求項６に記載の電子部品に
    おいて、電子部品素子が表面波素子であることを特徴と
    する電子部品。
JP09500099A 1999-04-01 1999-04-01 表面波装置 Expired - Lifetime JP3726998B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP09500099A JP3726998B2 (ja) 1999-04-01 1999-04-01 表面波装置
US09/532,188 US6437439B1 (en) 1999-04-01 2000-03-21 Electronic component
KR1020000016488A KR20010020699A (ko) 1999-04-01 2000-03-30 전자 부품
CNB001053418A CN1156970C (zh) 1999-04-01 2000-03-31 电子元件
DE60035917T DE60035917D1 (de) 1999-04-01 2000-04-03 Elektronisches Bauteil
EP00400915A EP1041715B8 (en) 1999-04-01 2000-04-03 Electronic component
US10/119,128 US6534862B2 (en) 1999-04-01 2002-04-10 Electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09500099A JP3726998B2 (ja) 1999-04-01 1999-04-01 表面波装置

Publications (2)

Publication Number Publication Date
JP2000295069A true JP2000295069A (ja) 2000-10-20
JP3726998B2 JP3726998B2 (ja) 2005-12-14

Family

ID=14125595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09500099A Expired - Lifetime JP3726998B2 (ja) 1999-04-01 1999-04-01 表面波装置

Country Status (6)

Country Link
US (2) US6437439B1 (ja)
EP (1) EP1041715B8 (ja)
JP (1) JP3726998B2 (ja)
KR (1) KR20010020699A (ja)
CN (1) CN1156970C (ja)
DE (1) DE60035917D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488616B1 (ko) * 2001-07-06 2005-05-11 가부시키가이샤 무라타 세이사쿠쇼 탄성 표면파 소자 및 그 제조방법
WO2018198508A1 (ja) * 2017-04-27 2018-11-01 株式会社村田製作所 弾性波装置、および、それを用いた高周波フロントエンド回路、通信装置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348739B1 (en) * 1999-04-28 2002-02-19 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of manufacturing the same
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP2002344284A (ja) * 2001-03-14 2002-11-29 Murata Mfg Co Ltd 弾性表面波装置、および、これを搭載した通信装置
JP2003068901A (ja) * 2001-08-30 2003-03-07 Murata Mfg Co Ltd 電子部品
EP1313214B1 (en) 2001-11-16 2020-02-26 SnapTrack, Inc. Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and saw device
JP2003218150A (ja) * 2002-01-23 2003-07-31 Fujitsu Media Device Kk モジュール部品
KR100549521B1 (ko) * 2002-02-12 2006-02-08 마쯔시다덴기산교 가부시키가이샤 탄성 표면파 장치
US20040070073A1 (en) * 2002-10-15 2004-04-15 Shirish Shah Underfill gap enhancement
JP2005203889A (ja) * 2004-01-13 2005-07-28 Fujitsu Media Device Kk 弾性表面波デバイス
DE102004007690B3 (de) * 2004-02-16 2005-10-13 Infineon Technologies Ag Integrierte Schaltungsanordnung
US7303941B1 (en) * 2004-03-12 2007-12-04 Cisco Technology, Inc. Methods and apparatus for providing a power signal to an area array package
US7798970B2 (en) * 2004-11-17 2010-09-21 Salutron, Inc Ultrasonic monitor for measuring blood flow and pulse rates
US8653657B2 (en) * 2005-08-23 2014-02-18 Rohm Co., Ltd. Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
JP4315174B2 (ja) * 2006-02-16 2009-08-19 セイコーエプソン株式会社 ラム波型高周波デバイスの製造方法
KR101097544B1 (ko) * 2010-04-19 2011-12-22 삼성전기주식회사 반도체 패키지 및 그 제조방법
US8952532B2 (en) 2013-05-13 2015-02-10 Intel Corporation Integrated circuit package with spatially varied solder resist opening dimension
JP6555942B2 (ja) * 2015-06-15 2019-08-07 キヤノン株式会社 電子モジュールの製造方法
CN109563653A (zh) * 2016-08-04 2019-04-02 株式会社村田制作所 电子功能构件、使用了该电子功能构件的织物制品以及电子功能构件的制造方法
JP6548151B2 (ja) * 2016-10-11 2019-07-24 株式会社村田製作所 圧電振動子及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5459368A (en) 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP3233535B2 (ja) * 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
JP2570628B2 (ja) * 1994-09-21 1997-01-08 日本電気株式会社 半導体パッケージおよびその製造方法
US5633535A (en) * 1995-01-27 1997-05-27 Chao; Clinton C. Spacing control in electronic device assemblies
JP3432951B2 (ja) * 1995-04-25 2003-08-04 キンセキ株式会社 圧電振動子
JP3194849B2 (ja) 1995-05-30 2001-08-06 日本無線株式会社 弾性表面波デバイス製造方法
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
JPH09102497A (ja) 1995-10-03 1997-04-15 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH09232904A (ja) * 1996-02-28 1997-09-05 Oki Electric Ind Co Ltd Ｓａｗフィルタ用セラミックパッケージ
JP3239231B2 (ja) * 1996-04-11 2001-12-17 日本特殊陶業株式会社 パッドを備えるセラミック基板、端子部材を備えるセラミック基板およびそれらの製造方法
US5940729A (en) * 1996-04-17 1999-08-17 International Business Machines Corp. Method of planarizing a curved substrate and resulting structure
JPH1098352A (ja) 1996-09-24 1998-04-14 Toyo Commun Equip Co Ltd 弾性表面波デバイス
JPH10173468A (ja) 1996-12-11 1998-06-26 Nec Corp 弾性表面波装置
JPH10247700A (ja) 1997-03-05 1998-09-14 Canon Inc 電子部品及びその実装方法並びにマスク
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488616B1 (ko) * 2001-07-06 2005-05-11 가부시키가이샤 무라타 세이사쿠쇼 탄성 표면파 소자 및 그 제조방법
WO2018198508A1 (ja) * 2017-04-27 2018-11-01 株式会社村田製作所 弾性波装置、および、それを用いた高周波フロントエンド回路、通信装置

Also Published As

Publication number Publication date
US6534862B2 (en) 2003-03-18
DE60035917D1 (de) 2007-09-27
KR20010020699A (ko) 2001-03-15
CN1156970C (zh) 2004-07-07
EP1041715A3 (en) 2002-09-11
US20020109224A1 (en) 2002-08-15
EP1041715B1 (en) 2007-08-15
JP3726998B2 (ja) 2005-12-14
EP1041715A2 (en) 2000-10-04
EP1041715B8 (en) 2007-10-10
US6437439B1 (en) 2002-08-20
CN1269638A (zh) 2000-10-11

Similar Documents

Publication Publication Date Title
JP3726998B2 (ja) 表面波装置
US7211934B2 (en) Electronic device and method of manufacturing the same
US11444596B2 (en) Acoustic wave device
US8749114B2 (en) Acoustic wave device
WO2012128210A1 (ja) 電子部品パッケージ、電子部品、及び電子部品パッケージの製造方法
JP2001053178A (ja) 電子回路装置が封止され回路基板に実装される電子部品及びその製造方法
US7132310B2 (en) Packaging substrate and manufacturing method thereof, integrated circuit device and manufacturing method thereof, and SAW device
JP3339450B2 (ja) 表面波装置の製造方法
JP2001068511A (ja) 電子デバイス素子の実装方法、および弾性表面波装置の製造方法
JP3710560B2 (ja) 表面弾性波デバイスの実装構造及び実装方法
JP2003283289A (ja) 弾性表面波装置
JP2002299996A (ja) 電子部品装置
JP2001102905A (ja) 弾性表面波装置
JPWO2004109796A1 (ja) 電子部品装置
JP2004129193A (ja) 弾性表面波装置
KR101053017B1 (ko) 기판 면적이 감소된 전기 소자
JP2003051677A (ja) 多層基板への電子部品実装方法および多層基板に電子部品が実装された電子部品装置
JP2000353934A (ja) 弾性表面波装置
JP3638431B2 (ja) 弾性表面波装置
JP4296778B2 (ja) 弾性表面波装置の製造方法
JPH09260441A (ja) 半導体装置
JP2003163563A (ja) 圧電装置
JP2005057447A (ja) 弾性表面波デバイス
JPH10335964A (ja) 弾性表面波装置
JPH09148878A (ja) 弾性表面波デバイス

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091007

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101007

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111007

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121007

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131007

Year of fee payment: 8

EXPY Cancellation because of completion of term