JP2009252869A - 半導体装置の製造方法およびこの方法により製造された半導体装置 - Google Patents

半導体装置の製造方法およびこの方法により製造された半導体装置 Download PDF

Info

Publication number
JP2009252869A
JP2009252869A JP2008096912A JP2008096912A JP2009252869A JP 2009252869 A JP2009252869 A JP 2009252869A JP 2008096912 A JP2008096912 A JP 2008096912A JP 2008096912 A JP2008096912 A JP 2008096912A JP 2009252869 A JP2009252869 A JP 2009252869A
Authority
JP
Japan
Prior art keywords
resin substrate
resin
heating
semiconductor device
moisture content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008096912A
Other languages
English (en)
Inventor
Teruji Inomata
輝司 猪俣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008096912A priority Critical patent/JP2009252869A/ja
Priority to US12/382,538 priority patent/US20090250826A1/en
Priority to TW098110849A priority patent/TW201005843A/zh
Priority to CN2009101329710A priority patent/CN101552218B/zh
Publication of JP2009252869A publication Critical patent/JP2009252869A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Abstract


【課題】半導体装置の品質劣化を防止する半導体装置の製造方法およびこの製造方法で製造された半導体装置を提供すること。
【解決手段】樹脂基板１１の含水率の経時変化を把握する工程（処理Ｓ１）と、樹脂基板１１上に導電性の複数のバンプＢを介して半導体素子１２を接続する工程（処理Ｓ３）と、樹脂基板１１および半導体素子１２とをバンプＢを介して接続した状態で加熱して、樹脂基板１１の含水率を０．０２％以下とする第一の加熱工程（処理Ｓ６）と、樹脂基板１１の含水率が０．０２％以下である状態で、半導体素子１２、前記樹脂基板１１および前記バンプＢで囲まれた隙間に樹脂１５を充填する工程とが実施される（処理Ｓ７）。
【選択図】図２

Description

本発明は、半導体装置の製造方法およびこの方法により製造された半導体装置に関する。
従来、半導体素子を基板に搭載する方法として、フリップチップ方式が採用されている。この方式では、半導体素子と、基板とをバンプにて接続する。バンプを保護するために、基板と半導体素子と、バンプとで形成される隙間内に、アンダーフィルと呼ばれる樹脂を注入し、硬化させる。
ここで、アンダーフィルを使用する場合においては、以下のような問題があった。
アンダーフィルを硬化させる際に、基板内に多量の水分が含まれていると、基板から水分が蒸発し、アンダーフィル内にボイドが発生してしまう。このようなボイドが発生してしまうと、半導体装置の品質劣化の原因となる。
そこで、特許文献１には、基板と回路素子とを接合した後、アンダーフィル樹脂を付与し、アンダーフィル樹脂が付与された基板を水の沸点未満の温度で加熱する第一の加熱工程と、第一の加熱工程における加熱温度よりも高い温度で加熱する第二の加熱工程とを実施することが開示されている。
第一の加熱工程でアンダーフィル樹脂を増粘して、水分がアンダーフィル樹脂中に入り込まないようにできるとされている。
また、特許文献１の従来技術には、基板と回路素子とを接続した後、１２０℃にした加熱炉の内部で基板を５時間加熱して、基板の水分を除去することが開示されている。
さらに、本件に関連する技術として、特許文献２もあげられる。
特開２００４−２６００９６号公報 特開２００２−３１３８４１号公報
特許文献１に記載された方法では、第一の加熱工程にて、水の沸点未満でアンダーフィル樹脂を増粘し、第二の加熱工程にて、アンダーフィル樹脂を硬化させる。水の沸点未満で硬化が開始しないようなアンダーフィル樹脂を用いる場合、第一の加熱工程にてアンダーフィル樹脂を十分に増粘させることができない可能性がある。そのため、ボイドの発生を確実に防止できない。
また、特許文献１の従来技術に記載された方法では、加熱し、乾燥した基板および回路素子をデシケータ内で保管しているが、デシケータ内に保管した場合であっても、デシケータ内の湿度は０％ではないため、基板が吸湿してしまうことがある。そのため、アンダーフィルにおけるボイドの発生を確実に防止することが困難である。
本発明によれば、樹脂基板と、前記樹脂基板上に実装された半導体素子とを備える半導体装置の製造方法において、前記樹脂基板上に導電性の複数のバンプを介して前記半導体素子を接続する工程と、前記樹脂基板および前記半導体素子とを前記バンプを介して接続した状態で加熱して、前記樹脂基板の含水率を０．０２％以下とする第一の加熱工程と、前記半導体素子、前記樹脂基板および前記バンプで囲まれた隙間に樹脂を充填する工程とを含み、樹脂を充填する前記工程では、前記樹脂基板の含水率が０．０２％以下である状態で、前記樹脂を充填する半導体装置の製造方法が提供される。
この発明によれば、樹脂基板の含水率が０．０２％以下である状態で、半導体素子、樹脂基板およびバンプで囲まれた隙間に樹脂を充填している。
これにより、樹脂中でのボイドの発生を確実に抑制することができる。
また、樹脂基板の含水率が０．０２％以下である状態で、樹脂を充填することで、特許文献１のように樹脂の種類によっては、ボイドの発生を防止できないという問題が発生してしまうことを防止できる。従って、本発明の製造方法にて製造される半導体装置の品質劣化を防止することができる。
また、本発明によれば、上述した製造方法により製造された半導体装置も提供することができる。
本発明によれば、樹脂中でのボイドの発生を確実に抑制することができ、半導体装置の品質劣化を防止することができる半導体装置の製造方法およびこの方法により製造された半導体装置が提供される。
以下、本発明の実施形態を図面に基づいて説明する。
はじめに、図１を参照して、本実施形態にて製造される半導体装置１の構造を説明する。
半導体装置１は、樹脂基板１１と、この樹脂基板１１上に設置される半導体素子１２とを備える。
ここで、本実施形態における樹脂基板とは、半導体素子１２側の表面に絶縁層や、ソルダーレジスト膜１１３等の樹脂層が露出したものであり、表面が金属板等により完全に被覆されているような積層体は含まない。
本実施形態では、樹脂基板１１は、いわゆるビルドアップ基板であり、一対のビルドアップ層１１１と、一対のビルドアップ層１１１に挟まれて配置されるコア層１１２とを備えるものである。
ビルドアップ層１１１は、樹脂を含有する絶縁層１１１Ａと、導体配線層１１１Ｂが交互に積層されたものであり、たとえば、複数の絶縁層１１１Ａと、複数の導体配線層１１１Ｂとを有する。
各ビルドアップ層１１１を構成する絶縁層１１１Ａは１層以上、５層以下であることが好ましく、導体配線層１１１Ｂも１層以上、５層以下であることが好ましい。
絶縁層１１１Ａを構成する樹脂としては、たとえばエポキシ樹脂等があげられる。絶縁層１１１Ａ中には、導体配線層１１１Ｂと接続される導電体１１１Ｃが配置されている。
コア層１１２は、絶縁層１１２Ａ中に導電体１１２Ｂ（たとえば、銅等の金属）が貫通しており、導電体１１２Ｂは、ビルドアップ層１１１の導体配線層１１１Ｂに接続されている。
コア層１１２の絶縁層１１２Ａ、ビルドアップ層１１１の絶縁層１１１Ａは、樹脂、たとえば、エポキシ樹脂を主成分として構成される。また、コア層１１２の絶縁層１１２Ａは、繊維基材を含んでいてもよい。
ここで、ビルドアップ層１１１の表面には、開口が形成されたソルダーレジスト膜１１３（絶縁膜）が設けられている。
この絶縁膜１１３の各開口からは、導体配線層１１１Ｂに接続された半田部１１４が露出している。ソルダーレジスト膜１１３としては、たとえば、エポキシ系樹脂を使用したものがあげられる。
ここで、半田部１１４は、Ｓｎ／Ｂｉ、Ｓｎ／Ａｇ等の鉛フリー半田である。半田部１１４は、後述する半田バンプＢの配列に応じて形成されている。
半導体素子１２は、樹脂基板１１にフリップチップ接続されている。具体的には半導体素子１２の表面には複数の半田バンプＢが接続されており、この半田バンプＢと、樹脂基板１１の半田部１１４とを接続することで、半導体素子１２と樹脂基板１１とが電気的に接続されることとなる。半田バンプＢは、Ｓｎ／Ｂｉ、Ｓｎ／Ａｇ等の鉛フリー半田である。
隣接する半田バンプＢ間の間隔（図１に示すＷ）は、２００μｍ以下である。また、半田バンプＢ間の間隔は、７５μｍ以上である。
以上のような半導体素子１２と、半田バンプＢと、樹脂基板１１とで形成される隙間には、樹脂（アンダーフィル樹脂）１５が充填されている。この樹脂１５は、半導体素子１２と、半田バンプＢと、樹脂基板１１とに接触するように充填される。
樹脂１５としては、たとえば、無機フィラーを含む熱硬化性エポキシ樹脂を主剤とした樹脂があげられる。
以上のような半導体装置１は、以下のようにして製造される。
はじめに、図２を参照して、本実施形態の半導体装置１の製造方法の概要について説明する。
本実施形態では、
あらかじめ、樹脂基板１１の含水率の経時変化を把握する工程（処理Ｓ１）と、
樹脂基板１１上に導電性の複数のバンプＢを介して半導体素子１２を接続する工程（処理Ｓ３）と、
樹脂基板１１および半導体素子１２とをバンプＢを介して接続した状態で加熱して、樹脂基板１１の含水率を０．０２％以下とする第一の加熱工程（処理Ｓ６）と、
樹脂基板１１上に導電性の複数のバンプＢを介して半導体素子１２を接続する前記工程と、樹脂基板１１の含水率を０．０２％以下とする第一の加熱工程との間にて、
樹脂基板１１および半導体素子１２を加熱して、樹脂基板１１から樹脂基板１１の構成成分に由来するガスを排出させる第二の加熱工程が実施される（処理Ｓ５）。
その後、樹脂基板１１の含水率が０．０２％以下である状態で、半導体素子１２、樹脂基板１１およびバンプＢで囲まれた隙間に樹脂１５を充填する工程が実施される（処理Ｓ７）。
樹脂基板１１からのガスを排出させる第二の加熱工程終了後から、樹脂基板１１の含水率を０．０２％以下とする第一の加熱工程開始までの時間を把握して、樹脂基板１１の含水率を０．０２％以下とする前記第一の加熱工程直前における樹脂基板１１の含水率を把握し、
把握した含水率に基づいて、樹脂基板１１の含水率を０．０２％以下とする第一の加熱工程における加熱時間を設定し、第一の加熱工程では、樹脂基板１１の含水率を０．０２％以下とする。
次に、本実施形態の半導体装置１の製造方法について詳細に説明する。
はじめに、所定の湿度および温度下における樹脂基板１１の含水率の経時変化を把握する（処理Ｓ１）。
ここで、所定の湿度および温度とは、第二の加熱工程終了後から、第一の加熱工程開始までに樹脂基板１１が保管される場所における湿度および温度である。
たとえば、湿度５０％、温度２２．５℃においては、樹脂基板１１の含水率の経時変化は図３および図４に示すようになる。なお、図４は図３の部分図である。
次に、樹脂基板１１を加熱処理する（処理Ｓ２）。樹脂基板１１上には半導体素子１２は搭載されておらず、樹脂基板１１単体を加熱処理する。この処理Ｓ２での加熱処理は、樹脂基板１１に含まれる水分を蒸発させて、リフロー処理の際に、水蒸気による基板破壊を防ぐことを目的としたものである。
処理Ｓ２での加熱温度Ｔ０は、樹脂基板１１の分解温度および半田部１１４の融点のうち、いずれか低い方の温度未満である。
その後、樹脂基板１１上に半田バンプＢを介して半導体素子１２を搭載する。
リフロー炉内に半導体素子１２が搭載された樹脂基板１１を設置し、リフローを行い、樹脂基板１１の半田部１１４と半田バンプＢとを接続する。これにより、樹脂基板１１と半導体素子１２とが電気的に接続されることとなる（処理Ｓ３）。
半田バンプＢと半田部１１４の接続にフラックスを用いた場合で、フラックス洗浄が必要な場合は、半導体装置１のフラックス洗浄を行う。フラックス洗浄は有機溶剤等を用いて行われる（処理Ｓ４）。
次に、半導体装置１を加熱装置（加熱炉）にて加熱処理する（第二の加熱工程、加熱処理ａ、処理Ｓ５）。ここでの加熱処理は、樹脂基板１１から樹脂基板１１の構成成分をガス（アウトガス）として発生させることを目的としており、樹脂基板１１の構成成分が後段の工程において、ガスとして発生してしまうことを防止するためのものである。またフラックス洗浄を行った場合は、フラックス洗浄中に樹脂基板１１が吸収した洗浄液成分および洗浄液を除去するのに用いた水分を除去することを同時に行う。この理由も加熱処理（加熱処理ａ、処理Ｓ５）を行うことで、後段の工程において、樹脂基板１１が吸収した成分がガスとして樹脂基板１１から放出されることを防止するためのものである。
この処理Ｓ５における加熱温度Ｔ１は、樹脂基板１１の分解温度、半田部１１４の融点、半田バンプＢの融点のうち、最も低い温度未満である。
この加熱処理工程では、複数の半導体装置１を同時に加熱処理することができる。
以上のような工程が終了した半導体装置１は、所定の温度および湿度（処理Ｓ１での温度および湿度）のクリーンルームに所定時間保管される。
ここで、半導体装置１を保管する工程が生じるのは以下の理由による。
加熱工程Ｓ５では、半導体装置１を大量に同時に処理することができるが、後段の樹脂を封入する工程では、半導体装置１を少量（たとえば、一つずつ）しか処理することができない。従って、加熱工程Ｓ５が終了した直後に、すべての半導体装置１に樹脂１５を封入することはできず、保管の工程が生じるのである。
次に、加熱装置にて半導体装置１の加熱処理を行う（第一の加熱工程、加熱処理ｂ、処理Ｓ６）。加熱装置としては、ホットプレート等の加熱部を有するものがあげられ、加熱部が大気中に開放された状態のものであってもよく、また、加熱部の周囲が壁等で覆われて、密閉された状態のものであってもよい。
ここでの加熱処理は、処理Ｓ５終了後から、処理Ｓ６開始までの間に樹脂基板１１が吸水した水分を樹脂基板１１から除去することを目的とする。
処理Ｓ５終了後から、処理Ｓ６開始までの間の時間を把握する。次に、処理Ｓ１にて、把握した樹脂基板１１の含水率の経時変化に基づいて、樹脂基板１１の含水率を取得する。
なお、処理Ｓ５終了直後は、樹脂基板１１の含水率は、０％であると仮定している。
次に、取得した樹脂基板１１の含水率が加熱処理により、０．０２％以下となるように、処理Ｓ６での加熱時間を設定する。
なお、加熱条件を設定するためには、あらかじめ、処理Ｓ６の加熱温度における加熱時間と、樹脂基板１１の含水率との関係を把握しておき、前記関係と、取得した樹脂基板１１の含水率とから加熱時間を設定する（図５参照）。
ここで、含水率を０．０２％以下とすることの意義について説明する。
図５に、樹脂基板１１の含水率と、所定温度（９５℃）における加熱時間との関係（図５の左縦軸と横軸）、所定温度（９５℃）における加熱時間と、樹脂１５に発生するボイドの個数との関係（図５の右縦軸と横軸）を示す。
ここでは、孔径が７５μｍ以上のものをボイドとしてカウントしている。
この図５によれば、含水率が０．０２％以下となれば、樹脂１５中にボイドが発生しないと考えられる。
従って、樹脂基板１１の含水率が０．０２％以下となるように加熱する必要がある。
なお、樹脂基板１１の含水率が０．０２％以下であれば、樹脂１５中にボイドが発生しないという現象は、各ビルドアップ層を構成する絶縁層が１〜５層、導体配線層が１〜５層といった一般的な層数のビルドアップ樹脂基板１１１における絶縁層や、導体配線層等の層数、コア層の有無によらず、一般的な樹脂基板であれば、同様の現象が生じる。これは、樹脂基板表面側の絶縁層に含まれる水分のみならず、樹脂基板の下側の絶縁層に含まれる水分もボイドの発生要因となるためと推測される。
また、水分に起因するボイドは、加熱処理によってその原因を取り除かれるため、樹脂基板１１の含水率が０．０２％以下であれば、樹脂１５中に水分に起因するボイドが発生しないという現象は、当然樹脂１５の材料に依存しない。
また、処理Ｓ６での加熱温度Ｔ２は、９５℃以上であり、Ｔ１よりも低い温度であることが好ましい。Ｔ１よりもＴ２を低い温度とすることで、樹脂基板１１からのアウトガスの発生を防止できる。
ここで、処理Ｓ５，６における工程管理は、図６示すような制御装置３２を使用して行うことができる。
制御装置３２は、処理Ｓ５を行う加熱装置３１および処理Ｓ６を行う加熱装置３３に接続されており、カウンタ３２１と、加熱時間算出部３２２と、記憶部３２３とを有する。
カウンタ３２１は、加熱装置３１および加熱装置３３に接続され、加熱装置３１での加熱処理終了および、加熱装置３３での加熱処理開始を検出し、加熱装置３１での加熱処理終了から加熱装置３３での加熱処理開始までの時間をカウントする。
たとえば、加熱装置３１での加熱が終了すると、半導体装置のロットナンバーとともに、加熱を終了した旨の信号が制御装置３２に送られる。
次に、作業者が加熱装置３３に半導体装置のロットナンバーを打ち込むとともに、加熱装置３３での加熱を開始すると、半導体装置のロットナンバーと、加熱開始した旨の信号が制御装置３２に送られる。
加熱時間算出部３２２では、カウンタ３２１でカウントした時間を取得して、加熱時間を算出する。記憶部３２３に記憶された含水率の経時変化（処理Ｓ１にて取得したもの、図３，４参照）を読み出し、カウンタ３２１でカウントした時間に該当する含水率を取得する。
次に、記憶部３２３から、加熱装置３３の加熱温度における加熱時間と含水率との関係を読み出し（図５の左縦軸と、横軸とで示される）、取得した含水率から含水率が０．０２％以下となる加熱時間を読み出す。
これにより、加熱装置３３での加熱時間が算出されることとなる。
次に、樹脂基板１１の含水率が０．０２％以下の状態で、樹脂基板１１、半導体素子１２、半田バンプＢで形成される隙間に、樹脂１５を充填する（処理Ｓ７）。樹脂１５の充填にはディスペンサ等の充填装置を使用する。
ここで、樹脂基板１１の含水率が０．０２％以下の状態で、樹脂１５を充填するためには、処理Ｓ６と連続して樹脂１５を充填する工程を実施することが望ましい。
なお、処理Ｓ６直後の樹脂基板１１の含水率から含水率０．０２％に達するまでに時間的な余裕がある場合には、処理Ｓ６と、処理Ｓ７とを連続して行わなくてもよい。
たとえば、処理Ｓ６にて、樹脂基板１１の含水率を０．００％としておく。図４に示すように、樹脂基板１１の含水率が０．０２％に達するまでには、３０分程度の時間が必要となる。そこで、処理Ｓ６終了後から、処理Ｓ７開始までを３０分以内とすればよい。
また、本工程においても、図７に示すような制御装置４を使用して、樹脂基板１１の含水率の管理を行ってもよい。
たとえば、カウンタ４１と、制御部４２と、記憶部４３とを有する制御装置４を使用する。カウンタ４１は、加熱装置３３での加熱処理終了直後（たとえば、加熱装置３３のドアを開けた時点）を０とし、樹脂の充填が開始されるまでの時間（たとえば、充填装置５に半導体装置がセットされた時までの時間）をカウントする。
次に、制御部４２にて、記憶部４３に記憶された樹脂基板１１の含水率の経時時間（たとえば、図３，４参照）を読み出し、カウンタ４１でカウントした前記時間から、樹脂基板１１の含水率を検出する。
そして、制御部４２では樹脂基板１１の含水率が０．０２％以下であるかどうか判断し、樹脂基板１１の含水率が０．０２％を超える場合には、樹脂１５を充填するための充填装置５（ディスペンサ）に対し、樹脂１５の充填を行わないように指示して樹脂１５の充填を中止し、０．０２％以下である場合には充填装置５に対し、樹脂１５の充填を行うように、指示し、樹脂１５の充填を行う。
なお、処理Ｓ６終了後に半導体装置１が保管される場所における樹脂基板１１の含水率の経時変化は、あらかじめ、取得し、記憶部４３に記憶させておけばよい。
その後、加熱装置（加熱炉）にて半導体装置１を加熱処理して、樹脂１５を硬化させる。ここでの加熱温度Ｔ３は、Ｔ１よりも低い温度であることが好ましい。Ｔ１よりもＴ３を低い温度とすることで、樹脂基板１１からのアウトガスの発生を防止できる（第三の加熱工程、加熱処理ｃ、処理Ｓ８）。
次に、加熱装置（加熱炉）にて半導体装置１を再度加熱する（加熱処理ｄ、処理Ｓ９）。
ここでの加熱処理Ｔ４は、所望のアンダーフィル樹脂特性を得るためにＴ１より高温の加熱処理を必要とする場合に行う。
以上の工程により半導体装置１が完成する。
次に、本実施形態の作用効果について説明する。
本実施形態では、樹脂基板１１の含水率が０．０２％以下である状態で、半導体素子１２、樹脂基板１１およびバンプＢで囲まれた隙間に樹脂１５を充填している。
これにより、樹脂１５中でのボイドの発生を確実に抑制することができる。これにより、製造される半導体装置１の品質劣化を防止することができる。
特に本実施形態では、半田バンプＢ間の距離を２００μｍ以下としている。このような狭ピッチで半田バンプＢを配置した場合、樹脂１５中のボイドは、半田バンプＢ同士を連結するものとなる。このようなボイドが形成されてしまうと、ボイド中に溶融した半田バンプＢや半田部１１４が入り込み、半田バンプＢ同士を電気的に接続し、ショートしまう可能性もある。本実施形態では、半田バンプＢや、半田部１１４を鉛フリー半田で構成しているため、半導体装置１をマザーボード等に実装する際に、半田バンプＢや、半田部１１４が溶融して、ボイド中に入り込んでしまう可能性がある。
これに対し、本実施形態の製造方法によれば、樹脂１５中でボイドが発生してしまうことを抑制できるため、半導体装置１の品質劣化を防止することができる。
従来の半導体装置においては、半導体素子と樹脂基板とを接続するバンプとしては、鉛入り半田が使用されることが多かった。
そのため、半導体装置をマザーボード等に実装する場合において、半導体装置が加熱されたとしても、バンプが溶融せず、バンプ同士が接続されることに起因するショートが起こることはほとんどなかった。
また、従来の半導体装置においては、半導体素子と樹脂基板とを接続するバンプ間の距離が比較的広いものとなっていた（たとえば２５０μｍ程度）。そのため、アンダーフィル中に小さなボイドが発生しても、ボイドがバンプ間を接続することはない。従って、たとえ、バンプが溶融したとしても、バンプ同士が接続されて、ショートしてしまうようなことはほとんどなかった。
これに対し、本実施形態の半導体装置１では、前述したように、半田バンプＢ間の距離を２００μｍ以下とするとともに、バンプＢや半田部１１４として鉛フリー半田を使用している。そのため、たとえ、比較的小さなボイドであっても発生しないように、加熱時間、保管時間等を厳密に管理する必要がある。
そこで、本実施形態では、あらかじめ、樹脂基板１１の含水率の経時変化を把握して、樹脂基板１１からのアウトガスを排出させる加熱工程（処理Ｓ５）終了後から、樹脂基板１１の含水率を０．０２％以下とする加熱工程開始（処理Ｓ６）までの時間を把握している。そして、把握した時間および樹脂基板１１の含水率の経時変化のデータから、樹脂基板の含水率を０．０２％以下とする加熱工程直前における樹脂基板１１の含水率を把握し、把握した前記含水率に基づいて、加熱を行い、樹脂基板１１の含水率を０．０２％以下としている。
これにより、樹脂基板１１の含水率を確実に０．０２％以下とすることができ、樹脂１５中にボイドが発生しないように厳密に管理することができる。
また、特許文献２には、基板を乾燥させた後、封止剤を供給し、その後半導体チップを圧着し、封止剤を硬化することが記載されている。そして、半導体チップの圧着および封止剤の硬化工程まで、基板の温度を乾燥温度に保つように、封止剤の供給を短時間に行うとされている。
このような方法では、基板の乾燥工程から、封止剤の供給を迅速に行わなければならず、複数枚の基板を乾燥させた場合には、すべての基板を乾燥温度に維持しながら、封止剤の供給を行うことは難しい。
また、特許文献２では、基板を乾燥した後、放置して、基板の温度が低下した場合には、基板を加熱して、半導体チップの圧着および封止剤の硬化を行うとしているが、基板の温度が乾燥温度に達したからといって、基板中の水分が除去されたとはいえない。そのため、封止剤中に基板の水分に起因するボイドが発生することがある。
これに対し、本実施形態では、樹脂基板１１の含水率が０．０２％を超える場合には、樹脂１５にボイドが発生しやすくなることを見いだすとともに、樹脂基板１１の含水率の経時変化を把握している。そのため、加熱処理工程Ｓ５にて大量に半導体装置が処理されて、半導体装置が所定の場所に保管されるようなことがあっても、保管時間と樹脂基板１１の含水率の経時変化とから、樹脂基板１１中の含水率を算出することができる。そして、算出した含水率に応じて、加熱処理工程Ｓ６で加熱処理することで、樹脂基板１１の含水率を０．０２％以下にし、この状態を維持して樹脂を充填することにより、ボイドの発生を確実に防止できる。
さらに、現在使用されているアンダーフィル樹脂は、１００℃以上で硬化するものが多い。そのため、特許文献１に記載された方法では、特許文献１の第一の加熱工程にて、アンダーフィル樹脂を十分に増粘させることが困難となる。そのため、ボイドの発生を確実に防止することが難しい。
また、特許文献１の第一の加熱工程にて、アンダーフィル樹脂が増粘するような特殊な樹脂を使用する必要が生じ、一般的なアンダーフィル樹脂を使用することができないという問題もある。
これに対し、本実施形態では、樹脂基板１１の含水率を０．０２％以下とした状態で樹脂１５を充填しているため、確実にボイドの発生を抑制できるとともに、樹脂１５として、特殊な組成の樹脂を使用しなくてもよい。
さらに、一般的に短時間で樹脂封止を実現するため、アンダーフィル樹脂をバンプ間の隙間に充填させる際、アンダーフィル樹脂の粘度を下げる必要がある。アンダーフィル樹脂の粘度を下げる手段としては、加熱を用いるのが一般的である。
特許文献１に記載された方法では、水の沸点未満の温度で加熱した場合に、増粘する樹脂を使用する必要がある。このようなアンダーフィル樹脂をバンプ間の隙間に注入する際には、増粘する前記温度よりもさらに低い温度で加熱して、粘度を低下させなければならない。この場合、毛細管現象によりアンダーフィル樹脂の充填を行うのに適切な樹脂粘度が得られないことが想定される。またアンダーフィル樹脂の充填を行うことができるとしても、樹脂封止完了までに長時間を要することが想定される。
これに対し、本実施形態では、水の沸点未満で増粘するような特殊な樹脂を使用する必要がなく、一般的なアンダーフィル樹脂を使用することが可能であるため、アンダーフィル樹脂の充填を迅速に行うことが可能となる。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
たとえば、前記実施形態では、樹脂基板１１をコア層１１２と、ビルドアップ層１１１とを有するビルドアップ基板であるとしたが、これに限らず、コア層を有しないビルドアップ基板であってもよい。
さらに、前記実施形態では、樹脂基板１１はソルダーレジスト膜１１３を有するとしたが、これに限らず、ソルダーレジスト膜１１３はなくてもよい。
また、前記実施形態では、処理Ｓ９にて、半導体装置１を加熱していたが、これに限らず、処理Ｓ９の加熱工程はなくてもよい。
次に、本発明の実施例について説明する。
はじめに、樹脂基板の含水率の経時変化を計測した。
ここでは、樹脂基板として、ガラスクロスを含み、ガラスクロスにエポキシ樹脂を含浸させたコア層と、コア層を挟んで配置される一対のビルドアップ層とを有するビルドアップ基板を用いた。各ビルドアップ層は、エポキシ樹脂を含む２枚の絶縁層と、導体配線層とを有する。また、樹脂基板の表面には、ソルダーレジストが形成されている。
樹脂基板をベーク炉内に入れ、１２５℃、８時間加熱処理した。１２５℃、８時間の加熱処理により、樹脂基板の含水率は０％となる。
ベーク炉を開いた時点を０分とし、３分以内に樹脂基板の重量を電子天秤にて計測した。このとき、樹脂基板の重量（初期の樹脂基板の重量）は、２０．４５６４３ｇである。
次に、重量を計測した樹脂基板を２２．５℃、湿度５０％のクリーンルーム内に放置し、所定の経過時間において、樹脂基板の重量を電子天秤にて計測した。たとえば、５分後の樹脂基板の重量は２０．４５７３０ｇであった。
［（各経過時間の樹脂基板の重量−初期の樹脂基板の重量）／初期の樹脂基板の重量］×１００（％）により含水率を求めた。
以上の操作は計量機の誤差を小さくする目的で１０枚の樹脂基板の合計重量をもって得た値である。その結果から経過時間と含水率を算出し、図３、４を作成した。
次に、図３，４を作成した樹脂基板と同じ種類の樹脂基板上に半導体素子を搭載し、処理Ｓ２〜処理Ｓ５を実施した。処理Ｓ５直後の基板含水率は０％である。
その後、２２．５℃、湿度５０％のクリーンルーム内で４８０分放置して、樹脂基板の含水率を０．０５５％となるようにした。
次に、この半導体装置を９５℃で加熱し経過時間を測定し、各経過時間ごとに半導体装置の重量を電子天秤にて測定した。
そして、樹脂基板の含水率を算出した。
［（含水率０．０５５％の半導体装置の重量−各経過時間の半導体装置の重量）／含水率０％の半導体装置の重量］×１００（％）
これにより、図５の左縦軸と横軸とで示される含水率と加熱時間との関係を作成した。
以下の実施例、比較例で使用した樹脂基板は、図３〜５を作成した樹脂基板と同様の種類のものである。
（実施例１）
次に、前記実施形態と同様に樹脂基板上に半導体素子を搭載し、処理Ｓ２〜処理Ｓ５を実施した。
半導体素子と、樹脂基板とを接続するバンプピッチ（バンプ間の距離）は１６９μｍであった。
樹脂基板の半田部および前記バンプは、鉛フリー半田（具体的には、Ｓｎ３Ａｇ０．５Ｃｕ）である。
その後、２２．５℃、湿度５０％のクリーンルーム内で４８０分放置した。このときの基板の含水率は、図３，４から０．０５５％となっていると考えられる。
次に、この半導体装置を９５℃の加熱装置（加熱部（ホットプレート）の周囲は、大気開放状態となっている）に入れて、１５０秒後に取り出した。このとき、樹脂基板の含水率は０．０２％となっている。
加熱装置から取り出してから３分以内に樹脂（アンダーフィル）を充填した。３分以内で樹脂の充填を開始しているため、樹脂基板の含水率は０．０２％であると考えられる。
樹脂としては熱硬化性エポキシ樹脂を使用した。
その後、１２５℃〜１３５℃、２時間以上加熱し、樹脂を硬化させた。
（実施例２）
実施例１と同様に、含水率０．０５５％の樹脂基板を有する半導体装置を加熱装置に設置し、３３０秒後に取り出した。このとき、基板の含水率は０．０１７％となっている。
加熱装置から取り出してから３分以内に樹脂を充填した。３分以内で樹脂の充填を開始しているため、樹脂基板の含水率は０．０１７％であると考えられる。
その後、実施例１と同様にして樹脂を硬化させた。
（比較例１）
含水率０．０５５％の樹脂基板を有する半導体装置を加熱装置に設置せず、樹脂を充填し、硬化させた。樹脂の種類および硬化条件は実施例１と同じである。
（比較例２）
実施例１と同様に、含水率０．０５５％の樹脂基板を有する半導体装置を加熱装置に入れて、９０秒後に取り出した。このとき、基板の含水率は０．０２５％となっている。
加熱装置から取り出してから３分以内に樹脂を充填した。３分以内で樹脂の充填を開始しているため、樹脂基板の含水率は０．０２５％であると考えられる。
その後、実施例１と同様にして樹脂を硬化させた。
（実施例および比較例の結果）
各半導体装置の樹脂（アンダーフィル樹脂）中のボイドの個数と、含水率との関係を計測した。
ボイドはＳＡＴ（超音波探傷装置）および平断面観察によりカウントした。径が７５μｍ以上のものをボイドとしてカウントしている。
結果を図５に示す。
図５から、樹脂基板の含水率が０．０２％以下である場合には、ボイドの個数が０個となることがわかる。
これに対し、比較例では、いずれもボイドが発生していることがわかる。なお、比較例１ではボイドの数が非常に多かったため、図５には示されていない。
また、各比較例の半導体装置を実装基板に実装する際と同じ加熱処理をしたところ、ボイド中にはんだがはみだしていることが確認され、ショートに至ることがわかった。
これに対し、各実施例の半導体装置を実装基板に実装したところ、ボイドがないため、ショートせず、半導体装置の品質に影響はなかった。
本発明の一実施形態にかかる半導体装置を示す断面図である。 半導体装置の製造工程を示す図である。 所定の温度、湿度下における樹脂基板の保管時間と、含水率との関係を示す図である。 図３の一部の拡大図である。 樹脂基板の含水率と加熱時間との関係、ボイドの個数と加熱時間との関係を示す図である。 半導体装置の製造に使用される装置を示す模式図である。 半導体装置の製造に使用される装置を示す模式図である。
符号の説明
１ 半導体装置
４ 制御装置
５ 充填装置
１１ 樹脂基板
１２ 半導体素子
１５ 樹脂
３１ 加熱装置
３２ 制御装置
３３ 加熱装置
４１ カウンタ
４２ 制御部
４３ 記憶部
１１１ ビルドアップ層
１１１Ａ 絶縁層
１１１Ｂ 導体配線層
１１１Ｃ 導電体
１１２ コア層
１１２Ａ 絶縁層
１１２Ｂ 導電体
１１３ ソルダーレジスト膜（絶縁膜）
１１４ 半田部
３２１ カウンタ
３２２ 加熱時間算出部
３２３ 記憶部
Ｂ バンプ

Claims (7)

  1. 樹脂基板と、前記樹脂基板上に実装された半導体素子とを備える半導体装置の製造方法において、
    前記樹脂基板上に導電性の複数のバンプを介して前記樹脂基板と前記半導体素子とを電気的に接続する工程と、
    前記樹脂基板および前記半導体素子とを前記バンプを介して接続した状態で加熱して、前記樹脂基板の含水率を０．０２％以下とする第一の加熱工程と、
    前記半導体素子、前記樹脂基板および前記バンプで囲まれた隙間に樹脂を充填する工程とを含み、
    樹脂を充填する前記工程では、前記樹脂基板の含水率が０．０２％以下である状態で、前記樹脂を充填する半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記樹脂基板の含水率の経時変化を把握する工程と、
    前記第一の加熱工程の加熱温度における前記樹脂基板の含水率と加熱時間との関係を把握する工程と、
    前記樹脂基板上に導電性の複数のバンプを介して前記樹脂基板と前記半導体素子とを電気的に接続する前記工程と、前記第一の加熱工程との間にて、
    前記樹脂基板および前記半導体素子を加熱して、前記樹脂基板の構成成分に由来するガスを排出させる第二の加熱工程とを備え、
    前記第二の加熱工程終了後から、前記第一の加熱工程開始までの時間を把握して、前記樹脂基板の含水率の経時変化に基づいて、前記第一の加熱工程直前における前記樹脂基板の含水率を把握し、
    把握した前記含水率、および、前記第一の加熱工程の加熱温度における前記樹脂基板の含水率と加熱時間との関係に基づいて、前記第一の加熱工程における加熱時間を設定し、前記第一の加熱工程において、前記樹脂基板の含水率を０．０２％以下とする半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記半導体素子、前記樹脂基板および前記バンプで囲まれた隙間に樹脂を充填する前記工程の後段で、
    前記半導体素子、前記樹脂基板、前記バンプおよび前記樹脂を加熱して、前記樹脂を硬化させる第三の加熱工程を含み、
    前記第二の加熱工程における加熱温度は、前記第一の加熱工程における加熱温度および前記第三の加熱工程における加熱温度よりも高い半導体装置の製造方法。
  4. 請求項１乃至３のいずれかに記載の半導体装置の製造方法において、
    前記樹脂基板表面には、前記バンプに接続される半田部が形成されており、
    前記バンプおよび前記半田部が鉛フリー半田である半導体装置の製造方法。
  5. 請求項１乃至４のいずれかに記載の半導体装置の製造方法において、
    隣接する前記バンプ間の間隔が２００μｍ以下である半導体装置の製造方法。
  6. 請求項１乃至５のいずれかに記載の半導体装置の製造方法において、
    前記樹脂基板は、樹脂を含有する絶縁層と導体配線層とが交互に積層されたビルドアップ基板であり、基板表面に、開口部が形成された絶縁膜を有する半導体装置の製造方法。
  7. 請求項１乃至６のいずれかに記載の半導体装置の製造方法により製造された半導体装置。
JP2008096912A 2008-04-03 2008-04-03 半導体装置の製造方法およびこの方法により製造された半導体装置 Pending JP2009252869A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008096912A JP2009252869A (ja) 2008-04-03 2008-04-03 半導体装置の製造方法およびこの方法により製造された半導体装置
US12/382,538 US20090250826A1 (en) 2008-04-03 2009-03-18 Process for manufacturing semiconductor device and semiconductor device manufactured by such process
TW098110849A TW201005843A (en) 2008-04-03 2009-04-01 Process for manufacturing semiconductor device and semiconductor device manufactured by such process
CN2009101329710A CN101552218B (zh) 2008-04-03 2009-04-03 制造半导体器件的工艺及通过该工艺制造的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008096912A JP2009252869A (ja) 2008-04-03 2008-04-03 半導体装置の製造方法およびこの方法により製造された半導体装置

Publications (1)

Publication Number Publication Date
JP2009252869A true JP2009252869A (ja) 2009-10-29

Family

ID=41132512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008096912A Pending JP2009252869A (ja) 2008-04-03 2008-04-03 半導体装置の製造方法およびこの方法により製造された半導体装置

Country Status (4)

Country Link
US (1) US20090250826A1 (ja)
JP (1) JP2009252869A (ja)
CN (1) CN101552218B (ja)
TW (1) TW201005843A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105761A (ja) * 2011-11-10 2013-05-30 Fuji Electric Co Ltd パワー半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
US9196551B2 (en) 2011-08-26 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Automatically adjusting baking process for low-k dielectric material

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1188516A (zh) * 1996-04-01 1998-07-22 东丽株式会社 带薄膜基板的制造方法和制造装置
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
US6878396B2 (en) * 2000-04-10 2005-04-12 Micron Technology, Inc. Micro C-4 semiconductor die and method for depositing connection sites thereon
JP2002313841A (ja) * 2000-04-14 2002-10-25 Namics Corp フリップチップ実装方法
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法
US7638874B2 (en) * 2006-06-23 2009-12-29 Intel Corporation Microelectronic package including temperature sensor connected to the package substrate and method of forming same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013105761A (ja) * 2011-11-10 2013-05-30 Fuji Electric Co Ltd パワー半導体装置の製造方法

Also Published As

Publication number Publication date
US20090250826A1 (en) 2009-10-08
CN101552218A (zh) 2009-10-07
CN101552218B (zh) 2011-01-19
TW201005843A (en) 2010-02-01

Similar Documents

Publication Publication Date Title
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
US8513818B2 (en) Semiconductor device and method for fabricating the same
JP4784586B2 (ja) 部品内蔵プリント配線基板および部品内蔵プリント配線基板の製造方法
JP6394136B2 (ja) パッケージ基板およびその製造方法
WO2004086493A1 (ja) 電子部品搭載基板の製造方法
JP5927850B2 (ja) 半導体装置及びその製造方法
WO2010047006A1 (ja) 半導体装置およびその製造方法
JP5530859B2 (ja) 配線基板の製造方法
JP2007115857A (ja) マイクロボール
JP2009252869A (ja) 半導体装置の製造方法およびこの方法により製造された半導体装置
US8546922B2 (en) Wiring board
US20120236508A1 (en) Electronic-component embedded resin substrate and electronic circuit module
US20190035729A1 (en) Semiconductor package with programmable signal routing
JP2014179430A (ja) 半導体素子搭載用多層プリント配線板
JP4788754B2 (ja) 部品内蔵配線基板および部品内蔵配線基板の製造方法
TW201347640A (zh) 多層配線基板之製造方法
JP2010267895A (ja) 部品内蔵配線基板の製造方法
KR101067429B1 (ko) 반도체장치를 제조하기 위한 방법 및 이 방법에 의해 제조된 반도체장치
JP6069960B2 (ja) 半導体パッケージの製造方法
JP2002064162A (ja) 半導体チップ
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP4905338B2 (ja) 部品内蔵プリント配線基板の製造方法
JP5509295B2 (ja) 半導体装置
JP5152089B2 (ja) 半導体装置及び半導体装置の製造方法
TWI461129B (zh) 配線基板之製造方法