JP2005311062A - 積層型半導体装置及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 - Google Patents

Abstract

【課題】信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供する。
【解決手段】積層型半導体装置１は、積層された複数の半導体基板１０、３０、６２を有する。それぞれの半導体基板には貫通電極２０、４０が形成されてなる。複数の半導体基板は、第１の半導体基板１０と、第１の半導体基板１０に搭載された第２の半導体基板３０とを含む。第１及び第２の半導体基板１０，３０には、それぞれ、導電部材５０を介して対向して電気的に接続された第１及び第２の貫通電極２０，４０が形成されてなる。第１の半導体基板１０における第２の半導体基板３０と対向する面には凹部１２が形成されてなる。第１の貫通電極２０は、凹部１２の底部を貫通するように、かつ、凹部１２の内側面と非接触となるように形成されてなる。
【選択図】図２

Description

本発明は、積層型半導体装置及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器に関する。

貫通電極を有する半導体基板を積層することが知られている。そして、積層された二つの半導体基板の貫通電極の端面同士を対向させて、導電部材を利用して電気的に接続することが知られている。このとき、導電部材によるショートを防止することができれば、電気的な信頼性の高い積層型半導体装置を提供することができる。

本発明の目的は、信頼性の高い半導体装置及び積層型半導体装置並びにこれらの製造方法、回路基板並びに電子機器を提供することにある。
特開平１１−３４５９３３号公報

（１）本発明に係る積層型半導体装置は、積層された複数の半導体基板と、
それぞれの前記半導体基板に形成された貫通電極と、
を有し、
前記複数の半導体基板は、第１の半導体基板と、前記第１の半導体基板に搭載された第２の半導体基板とを含み、
前記第１及び第２の半導体基板には、それぞれ、導電部材を介して対向して電気的に接続された第１及び第２の貫通電極が形成されてなり、
前記第２の貫通電極は、前記第１の貫通電極の上方に配置されてなり、
前記第１の半導体基板における前記第２の半導体基板と対向する面には凹部が形成されてなり、
前記第１の貫通電極は、前記凹部の底部を貫通するように、かつ、前記凹部の内側面と非接触となるように形成されてなる。本発明によれば、第１の半導体基板には凹部が形成されてなり、第１の貫通電極が凹部の底部を貫通するように形成されてなる。そのため、第１及び第２の貫通電極を電気的に接続するための導電部材と第１の半導体基板との間で電気的なショートが発生しにくい、信頼性の高い積層型半導体装置を提供することができる。
（２）この積層型半導体装置において、
前記凹部の開口は、前記第２の貫通電極における前記第１の貫通電極と対向する面の外形よりも大きくてもよい。
（３）この積層型半導体装置において、
前記第２の半導体基板の前記第１の半導体基板と対向する面には、前記第２の貫通電極に貫通されたパッドが形成されてなり、
前記凹部の開口は、前記パッドの外形よりも大きくてもよい。
（４）本発明に係る半導体装置は、第１及び第２の面を有する半導体基板と、
前記半導体基板を貫通する貫通電極と、
を含み、
前記半導体基板の前記第１の面には凹部が形成されてなり、
前記貫通電極は、前記凹部の底部を貫通するように、かつ、前記凹部の内側面と非接触となるように形成されてなる。本発明によれば、積層に適した半導体装置を提供することができる。
（５）この半導体装置において、
前記凹部の開口は、前記貫通電極における前記半導体基板の前記第２の面側の先端面の外形よりも大きくてもよい。
（６）この半導体装置において、
前記半導体基板の前記第２の面には前記貫通電極に貫通されたパッドが形成されてなり、
前記凹部の開口は、前記パッドの外形よりも大きくてもよい。
（７）本発明に係る回路基板には、上記積層型半導体装置又は上記半導体装置が実装されてなる。
（８）本発明に係る電子機器は、上記積層型半導体装置又は上記半導体装置を有する。
（９）本発明に係る積層型半導体装置の製造方法は、第１の貫通電極を有する第１の半導体基板に、第２の貫通電極を有する第２の半導体基板を搭載して、導電部材を介して前記第１の貫通電極と前記第２の貫通電極とを対向させて電気的に接続することを含み、
前記第２の貫通電極を前記第１の貫通電極上に配置し、
前記第１の半導体基板における前記第２の半導体基板を向く面には凹部が形成されてなり、
前記第１の貫通電極は、前記凹部の底部を貫通するように、かつ、前記凹部の内壁面と非接触となるように形成されてなる。本発明によれば、第１及び第２の貫通電極を電気的に接続するための導電部材と第１の半導体基板との間で電気的なショートが発生しにくい、信頼性の高い積層型半導体装置を製造することができる。
（１０）この積層型半導体装置の製造方法において、
前記凹部の開口は、前記第２の貫通電極における前記第１の貫通電極と対向する面の外形よりも大きくてもよい。
（１１）この積層型半導体装置の製造方法において、
前記第２の半導体基板の前記第１の半導体基板と対向する面には、前記第２の貫通電極に貫通されたパッドが形成されてなり、
前記凹部の開口は、前記パッドの外形よりも大きくてもよい。
（１２）本発明に係る半導体装置の製造方法は、第１及び第２の面を有する半導体基板に貫通電極を形成すること、及び、
前記半導体基板の前記第１の面に、前記貫通電極とオーバーラップする凹部を、前記貫通電極が前記凹部の内側面と非接触となるように形成する。本発明によれば、積層に適した半導体装置を製造することができる。
（１３）この半導体装置の製造方法において、
前記凹部を、開口が前記貫通電極における前記半導体基板の前記第２の面側の先端面の外形よりも大きくなるように形成してもよい。
（１４）この半導体装置の製造方法において、
前記半導体基板の前記第２の面にはパッドが形成されてなり、
前記貫通電極を、前記パッドを貫通するように形成し、
前記凹部を、開口が前記パッドの外形よりも大きくなるように形成してもよい。

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。

図１〜図２（Ｂ）は、本発明を適用した実施の形態に係る積層型半導体装置について説明するための図である。

本実施の形態に係る積層型半導体装置は、図１に示す、第１の半導体基板１０を有する。第１の半導体基板１０は、図１に示すように、チップ状の半導体基板であってもよい。あるいは、第１の半導体基板１０は、ウエハ状の半導体基板であってもよい（図示せず）。第１の半導体基板１０には、凹部１２が形成されてなる。第１の半導体基板１０における凹部１２が形成された面を、第１の面１４と称してもよい。第１の半導体基板１０には、集積回路１６が形成されていてもよい。集積回路１６の内容は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。第１の半導体基板１０の一方の面には、パッド１８が形成されていてもよい。パッド１８は、集積回路１６と電気的に接続されていてもよい。あるいは、集積回路１６と電気的に接続されていないパッドを含めて、パッド１８と称してもよい。図１に示すように、パッド１８は、凹部１２が形成された面（第１の面１４）とは反対側の面（第２の面１５）に形成されていてもよい。パッド１８は、凹部１２とオーバーラップするように配置されていてもよい。このとき、パッド１８の外形は、凹部１２の開口１３よりも小さくなっていてもよい。言い換えると、凹部１２の開口１３は、パッド１８の外形よりも大きくなっていてもよい。

図１に示すように、第１の半導体基板１０には、第１の貫通電極２０が形成されてなる。すなわち、本実施の形態に係る積層型半導体装置は、第１の半導体基板１０を貫通する第１の貫通電極２０を有するといえる。第１の貫通電極２０は、凹部１２の底部を貫通するように形成されてなる。そして、第１の貫通電極２０は、凹部１２の内側面と非接触となるように形成されてなる。このとき、第１の貫通電極２０を、第１の半導体基板１０の第２の面１５側の先端面の外形が凹部１２の開口１３よりも大きくなるように形成してもよい。すなわち、凹部１２の開口１３は、第１の貫通電極２０における第１の半導体基板１０の第２の面１５側の先端面の外形よりも大きくなっていてもよい。第１の貫通電極２０は、パッド１８と電気的に接続されるように形成されていてもよい。第１の貫通電極２０は、図１に示すように、パッド１８を貫通するように形成されていてもよい。ただし、これとは別に、第１の貫通電極２０は、パッド１８を避けて形成されていてもよい（図示せず）。なお、第１の半導体基板１０及びこれを貫通する第１の貫通電極２０をあわせて、半導体装置１００と称してもよい。

本実施の形態に係る積層型半導体装置は、第２の半導体基板３０を有する（図２（Ａ）参照）。第２の半導体基板３０は、第１の半導体基板１０と同じ構造をなしていてもよい。例えば、第２の半導体基板３０には凹部が形成されていてもよい。また、第２の半導体基板３０には、パッド３８が形成されていてもよい。そして、第２の半導体基板３０には、第２の貫通電極４０が形成されてなる（図２（Ａ）参照）。

本実施の形態に係る積層型半導体装置では、第２の半導体基板３０は、第１の半導体基板１０に搭載されてなる（図２（Ａ）及び図２（Ｂ）参照）。すなわち、本実施の形態に係る積層型半導体装置は、積層された複数の半導体基板を有すると言える。なお、図２（Ａ）は、本実施の形態に係る積層型半導体装置の概略図であり、図２（Ｂ）は、図２（Ａ）の一部拡大図である。そして、図２（Ａ）及び図２（Ｂ）に示すように、第１及び第２の貫通電極２０，４０は、導電部材５０を介して対向して電気的に接続されてなる。このとき、第２の貫通電極４０が第１の貫通電極２０の上方に配置される。そして、第１の半導体基板１０における第２の半導体基板３０と対向する面には凹部１２が形成されてなる。すなわち、第１の半導体基板１０の第１の面１４は、第２の半導体基板３０と対向していてもよい。言い換えると、第２の半導体基板３０は、第１の半導体基板１０に、第１の面１４側から搭載されていてもよい。

本実施の形態に係る積層型半導体装置は、さらに、外部端子６０を有してもよい。外部端子６０は、マザーボード等に実装する際に利用される端子である。外部端子６０は、配線基板６５に設けられていてもよい。このとき、外部端子６０は、配線基板６５の第１の面６６上に設けられていてもよい。そして、第１及び第２の半導体基板１０，３０は、配線基板６５の第２の面６７上に設けられていてもよい。このとき、第１の半導体基板１０は、第２の半導体基板３０よりも、配線基板６５側に配置されていてもよい。言い換えると、第１の半導体基板１０は、第２の半導体基板３０よりも、外部端子６０側に配置されると言える。また、第１の半導体基板１０は、図２（Ａ）に示すように、配線基板６５に搭載されていてもよい。また、積層型半導体装置は、さらに、他の半導体基板６２を有してもよい。他の半導体基板６２は、第２の半導体基板３０上に搭載されていてもよい。

本実施の形態に係る積層型半導体装置１は、以上のように構成されていてもよい。先に説明したように、第１の半導体基板１０の第１の面１４には凹部１２が形成されてなる。そして、第１の貫通電極２０は、凹部１２の底部を貫通するように、かつ、凹部１２の内側面と非接触となるように形成されてなる。そして、第１の貫通電極２０上には第２の貫通電極４０が配置され、両者は、導電部材５０を介して対向して電気的に接続されてなる。このことから、積層型半導体装置が加熱されて導電部材５０が軟化して流動した場合でも、導電部材５０が第１の半導体基板１０と接触しにくくなる。そのため、電気的な信頼性の高い積層型半導体装置を提供することができる。また、凹部１２の開口１３が、第２の貫通電極４０における第１の貫通電極２０と対向する面の外形よりも大きい場合（図２（Ｂ）参照）、第２の貫通電極４０と第１の半導体基板１０とが接触することを防止することができるため、積層型半導体装置の信頼性を高めることができる。また、凹部１２の開口１３は、パッド３８の外形よりも大きくなっていてもよい。これにより、第１の半導体基板１０とパッド３８とが接触しにくくなるため、信頼性の高い積層型半導体装置を提供することができる。

以下、本発明を適用した実施の形態に係る積層型半導体装置の製造方法を説明する。図３（Ａ）〜図５（Ｂ）は、本発明を適用した実施の形態に係る積層型半導体装置１の製造方法を説明するための図である。

本実施の形態に係る半導体装置の製造方法は、第１の半導体基板１０を用意することを含んでいてもよい（図１参照）。第１の半導体基板１０には、第１の貫通電極２０が形成されてなる。第１の半導体基板１０と第１の貫通電極２０とをあわせて、半導体装置１００と称してもよい。半導体装置１００は、既に説明したいずれかの構成をなしていてもよい。半導体装置１００を形成する方法は、特に限定されるものではない。以下、半導体装置１００を形成する方法について説明する。はじめに、図３（Ａ）に示すように、半導体基板７０を用意する。半導体基板７０は、図３（Ａ）に示すように、半導体チップであってもよい。あるいは、半導体基板を、ウエハの状態で用意してもよい（図示せず）。半導体基板７０は、集積回路７２を有してもよい。半導体基板７０は、パッド７４を有してもよい。次に、図３（Ｂ）に示すように、半導体基板７０に凹部７６を形成する。凹部７６は、半導体基板７０のパッド７４が形成された面から形成してもよい。このとき、凹部７６を、図３（Ｂ）に示すように、パッド７４を貫通するように形成してもよい。次に、図３（Ｃ）に示すように、電気的接続部８０を形成する。電気的接続部８０を、凹部７６の内側に形成してもよい。凹部７６に導電部材を充填して、電気的接続部８０を形成してもよい。なお、電気的接続部８０を形成する前に、凹部７６の内壁面に絶縁層を形成してもよい（図示せず）。これにより、電気的接続部８０と半導体基板７０との電気的なショートを防止することができる。次に、図３（Ｄ）に示すように、半導体基板７０の第１の面７１から、電気的接続部８０の先端面８２を露出させる。このとき、半導体基板７０のパッド７４が形成された面とは反対側の面を、第１の面７１と称してもよい。また、半導体基板７０のパッド７４が形成された面を、第２の面７３と称してもよい。半導体基板７０を、パッド７４が形成された面とは反対側から薄くして、電気的接続部８０の先端面８２を露出させてもよい。以上の工程によって、半導体基板７０に貫通電極を形成してもよい。このとき、電気的接続部８０を、貫通電極８１と称してもよい。その後、図４（Ａ）及び図４（Ｂ）に示すように、半導体基板７０の第１の面７１に凹部９０を形成する。凹部９０は、貫通電極８１とオーバーラップするように、かつ、貫通電極８１が凹部９０の内側面と非接触になるように形成する。凹部９０を形成する方法は特に限定されるものではないが、例えば以下の方法で形成してもよい。はじめに、図４（Ａ）に示すように、半導体基板７０の第１の面７１にパターニングされたマスク９２を形成する。マスク９２は、開口９４を有するように形成してもよい。マスク９２を形成する方法は特に限定されない。例えば、第１の面７１の全面にマスクを形成し、その後、その一部を除去することによってパターニングされたマスク９２を形成してもよい。このとき、マスク９２を、開口９４が貫通電極８１とオーバーラップするように形成してもよい。また、マスク９２の材料も特に限定されず、既に公知となっている材料のうち、採用するエッチング方法に適したいずれかの材料を利用してもよい。次に、半導体基板７０をエッチングして、図４（Ｂ）に示すように第１の面７１に凹部９０を形成する。エッチングによって、半導体基板７０におけるマスク９２の開口９４からの露出部を除去して、凹部９０を形成してもよい。マスク９２を、開口９４が第１の貫通電極２０とオーバーラップするように形成することで、凹部９０を、貫通電極８１が凹部９０の底部を貫通するように形成してもよい。また、凹部９０を、貫通電極８１が凹部９０の内側面と非接触となるように形成してもよい。このとき、凹部９０を、その開口９３が、貫通電極８１における第２の面７３側の先端面の外形よりも大きくなるように形成してもよい。あるいは、凹部９０を、その開口９３がパッド７４の外形よりも大きくなるように形成してもよい。ただし、凹部９０を、その開口が、貫通電極８１における第２の面７３側の先端面の外形と同じ、又は、その外形よりも小さくなるように形成してもよい（図示せず）。あるいは、凹部９０を、その開口が、パッド７４の外形と同じ、又は、その外形よりも小さくなるように形成してもよい（図示せず）。マスク９２の開口９４の大きさを調整することによって、凹部９０（開口９３）を、設計通りの大きさに形成してもよい。そして、マスク９２を除去する工程等を経て、半導体装置１００を形成してもよい（図１参照）。

本実施の形態に係る積層型半導体装置の製造方法は、図５（Ａ）及び図５（Ｂ）に示すように、第１の半導体基板１０に第２の半導体基板３０を搭載して、導電部材５０を介して第１の貫通電極２０と第２の貫通電極４０とを対向させて電気的に接続することを含む。本工程は、図５（Ａ）に示すように、第２の貫通電極４０を、第１の貫通電極２０の上に配置する。すなわち、第１の半導体基板１０上に第２の半導体基板３０を配置することを含んでもよい。このとき、第１の半導体基板１０における凹部１２が形成された面（第１の面１４）を、第２の半導体基板３０と対向させてもよい。言い換えると、第１の半導体基板１０における第２の半導体基板３０を向く面には、凹部１２が形成されていると言える。また、図５（Ａ）に示すように、第２の貫通電極４０に導電材料５５を設けておいてもよい。そして、図５（Ｂ）に示すように、第１及び第２の半導体基板１０，３０を近づけて、第１の貫通電極２０と第２の貫通電極４０とを電気的に接続してもよい。第１の貫通電極２０の先端部を導電材料５５に埋め込んで、第１及び第２の貫通電極２０，４０を電気的に接続する導電部材５０を形成してもよい。先に説明したように、第１の半導体基板１０の第１の面１４には、凹部１２が形成されている。そして、第１の貫通電極２０は、凹部１２の底部を貫通するように、かつ、凹部１２の内側面と非接触となるように形成されてなる。そのため、第１の半導体基板１０に第２の半導体基板３０を搭載する際に、導電材料５５が流動した場合でも、導電材料５５と第１の半導体基板１０とが接触しにくくなる。そのため、導電材料５５の量を厳密に調整することなく積層型半導体装置を製造することが可能となり、積層型半導体装置を効率よく製造することができる。つまり、半導体装置１００によって、積層型半導体装置を効率よく製造することが可能となる。すなわち、半導体装置１００は、積層型の半導体装置を形成するために適した構造をなしていると言える。

そして、第２の半導体基板３０に他の半導体基板６２を搭載する工程や、積層された半導体基板を配線基板６５に搭載する工程や、外部端子６０を形成する工程を経て、積層型半導体装置１を形成してもよい（図２（Ａ）参照）。そして、図６には、積層型半導体装置１が実装された回路基板１０００を示す。また、本発明を適用した実施の形態に係る半導体装置、あるいは積層型半導体装置を有する電子機器として、図７にはノート型パーソナルコンピュータ２０００を、図８には携帯電話３０００を、それぞれ示す。

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

図１は、本発明を適用した実施の形態に係る半導体装置を説明するための図である。 図２（Ａ）及び図２（Ｂ）は、本発明を適用した実施の形態に係る積層型半導体装置を説明するための図である。 図３（Ａ）〜図３（Ｄ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図４（Ａ）及び図４（Ｂ）は、本発明を適用した実施の形態に係る半導体装置の製造方法を説明するための図である。 図５（Ａ）及び図５（Ｂ）は、本発明を適用した実施の形態に係る積層型半導体装置の製造方法を説明するための図である。 図６は、本発明を適用した実施の形態に係る積層型半導体装置が実装された回路基板を示す図である。 図７は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。 図８は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。

符号の説明

１０ 第１の半導体基板、 １２ 凹部、 １３ 開口、 １４ 第１の面、 １５ 第２の面、 １８ パッド、 ２０ 第１の貫通電極、 ３０ 第２の半導体基板、 ３８ パッド、 ４０ 第２の貫通電極、 ５０ 導電部材

Claims (14)

1. 積層された複数の半導体基板と、
   それぞれの前記半導体基板に形成された貫通電極と、
   を有し、
   前記複数の半導体基板は、第１の半導体基板と、前記第１の半導体基板に搭載された第２の半導体基板とを含み、
   前記第１及び第２の半導体基板には、それぞれ、導電部材を介して対向して電気的に接続された第１及び第２の貫通電極が形成されてなり、
   前記第２の貫通電極は、前記第１の貫通電極の上方に配置されてなり、
   前記第１の半導体基板における前記第２の半導体基板と対向する面には凹部が形成されてなり、
   前記第１の貫通電極は、前記凹部の底部を貫通するように、かつ、前記凹部の内側面と非接触となるように形成されてなる積層型半導体装置。
2. 請求項１記載の積層型半導体装置において、
   前記凹部の開口は、前記第２の貫通電極における前記第１の貫通電極と対向する面の外形よりも大きい積層型半導体装置。
3. 請求項１又は請求項２記載の積層型半導体装置において、
   前記第２の半導体基板における前記第１の半導体基板と対向する面には、前記第２の貫通電極に貫通されたパッドが形成されてなり、
   前記凹部の開口は、前記パッドの外形よりも大きい積層型半導体装置。
4. 第１及び第２の面を有する半導体基板と、
   前記半導体基板を貫通する貫通電極と、
   を含み、
   前記半導体基板の前記第１の面には凹部が形成されてなり、
   前記貫通電極は、前記凹部の底部を貫通するように、かつ、前記凹部の内側面と非接触となるように形成されてなる半導体装置。
5. 請求項４記載の半導体装置において、
   前記凹部の開口は、前記貫通電極における前記半導体基板の前記第２の面側の先端面の外形よりも大きい半導体装置。
6. 請求項４又は請求項５記載の半導体装置において、
   前記半導体基板の前記第２の面には前記貫通電極に貫通されたパッドが形成されてなり、
   前記凹部の開口は、前記パッドの外形よりも大きい半導体装置。
7. 請求項１から請求項３のいずれかに記載の積層型半導体装置又は請求項４から請求項６のいずれかに記載の半導体装置が実装された回路基板。
8. 請求項１から請求項３のいずれかに記載の積層型半導体装置又は請求項４から請求項６のいずれかに記載の半導体装置を有する電子機器。
9. 第１の貫通電極を有する第１の半導体基板に、第２の貫通電極を有する第２の半導体基板を搭載して、導電部材を介して前記第１の貫通電極と前記第２の貫通電極とを対向させて電気的に接続することを含み、
   前記第２の貫通電極を前記第１の貫通電極上に配置し、
   前記第１の半導体基板における前記第２の半導体基板を向く面には凹部が形成されてなり、
   前記第１の貫通電極は、前記凹部の底部を貫通するように、かつ、前記凹部の内側面と非接触となるように形成されてなる積層型半導体装置の製造方法。
10. 請求項９記載の積層型半導体装置の製造方法において、
    前記凹部の開口は、前記第２の貫通電極における前記第１の貫通電極と対向する面の外形よりも大きい積層型半導体装置の製造方法。
11. 請求項９又は請求項１０記載の積層型半導体装置の製造方法において、
    前記第２の半導体基板における前記第１の半導体基板と対向する面には、前記第２の貫通電極に貫通されたパッドが形成されてなり、
    前記凹部の開口は、前記パッドの外形よりも大きい積層型半導体装置の製造方法。
12. 第１及び第２の面を有する半導体基板に貫通電極を形成すること、及び、
    前記半導体基板の前記第１の面に、前記貫通電極とオーバーラップする凹部を、前記貫通電極が前記凹部の内側面と非接触となるように形成することを含む半導体装置の製造方法。
13. 請求項１２記載の半導体装置の製造方法において、
    前記凹部を、開口が前記貫通電極における前記半導体基板の前記第２の面側の先端面の外形よりも大きくなるように形成する半導体装置の製造方法。
14. 請求項１２又は請求項１３記載の半導体装置の製造方法において、
    前記半導体基板の前記第２の面にはパッドが形成されてなり、
    前記貫通電極を、前記パッドを貫通するように形成し、
    前記凹部を、開口が前記パッドの外形よりも大きくなるように形成する半導体装置の製造方法。

Images