CN105870312B - 具有易弯曲基板的电子装置 - Google Patents

具有易弯曲基板的电子装置 Download PDF

Info

Publication number
CN105870312B
CN105870312B CN201610228697.7A CN201610228697A CN105870312B CN 105870312 B CN105870312 B CN 105870312B CN 201610228697 A CN201610228697 A CN 201610228697A CN 105870312 B CN105870312 B CN 105870312B
Authority
CN
China
Prior art keywords
substrate
light emitting
contact
semiconductor chip
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610228697.7A
Other languages
English (en)
Other versions
CN105870312A (zh
Inventor
M·蒂施勒
P·希克
I·阿什道恩
C·W·辛
P·容维尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cooledge Lighting Inc
Original Assignee
Cooledge Lighting Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cooledge Lighting Inc filed Critical Cooledge Lighting Inc
Priority claimed from CN201180032811.4A external-priority patent/CN102959708B/zh
Publication of CN105870312A publication Critical patent/CN105870312A/zh
Application granted granted Critical
Publication of CN105870312B publication Critical patent/CN105870312B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit

Abstract

本发明公开了具有易弯曲基板的电子装置。根据特定实施例，利用压力激活的粘合剂将半导体芯片直接粘合至易弯曲基板，尽管半导体芯片的表面具有任意非平面性或半导体芯片触点非共面。

Description

具有易弯曲基板的电子装置
本申请是柯立芝照明有限公司于2012年12月31日提交的申请号为201180032811.4、发明名称为“具有易弯曲基板的电子装置”的专利申请的分案申请。
相关申请
本申请要求于2010年6月29日提交的美国临时专利申请No.61/359467、于2010年7月9日提交的美国临时专利申请No.61/363179、于2010年8月25日提交的美国临时专利申请No.61/376707、于2010年10月5日提交的美国临时专利申请No.61/390128、于2010年10月14日提交的美国临时专利申请No.61/393027、于2011年1月16日提交的美国临时专利申请No.61/433249、于2011年2月22日提交的美国临时专利申请No.61/445416和于2011年2月28日提交的美国临时专利申请No.61/447680的利益和优先权。这些申请的全部内容通过引用包含于此。
技术领域
本发明一般总地涉及电子装置，以及更具体地涉及基于阵列的电子装置。
背景技术
诸如发光二极管(LED)的离散光源由于它们的较高效率、较小的规格、较长的寿命以及增强的机械鲁棒性而成为照明装置中白炽灯泡的有吸引力的替代品。然而，特别在一般的照明应用中，LED的高成本和相关联的散热和热管理系统限制了LED的广泛使用。
基于LED的照明系统的高成本具有几个原因。LED一般被封装在封装中，并且在各照明系统中使用多个封装的LED以实现所需的光强度。为了降低成本，LED制造商开发了高功率LED，其可以通过以相对较高的电流操作来发射相对较高的光强度。在减少封装数的同时，这些LED需要相对较高成本的封装以适应较高的电流水平和管理所产生的明显较高的热水平。热负载和电流越高，就需要更昂贵的热管理和散热系统——例如，封装中的散热片、陶瓷或金属基座、大的金属或陶瓷散热片、以及金属芯的印刷电路板等——这也增大了成本和系统的尺寸。较高的操作温度也导致了较短的寿命和降低的可靠性。最终，LED效能通常随着增大的驱动电流而降低，所以与较低电流的操作相比，在相对较高的电流下的LED的操作导致了效能的相对降低。为了支持高电流操作，(封装内部的)LED芯片需要相对较大的触点区域。另外，高功率LED通常在触点下面具有电流截止层以防止这些区域发光。较大的触点区域和电流截止层缩小了芯片的发光区域，导致了降低的效率、每个晶圆所产生的较少芯片以及增大的成本。
触点尺寸还由用于将LED芯片连接至封装、另一基板或其它支撑组件的方法所限制。通常，LED芯片使用引线键合相互连接。引线键合处理需要特定的最小触点区域，而与电流水平无关。，因此即使在低电流的LED中，触点尺寸也不能被降低至引线键合所需的最小尺寸以下。用于将LED芯片连接至封装的另一常用方法是使用诸如焊料或导电粘合剂等的介质来将LED接合至封装、基座或基板。这些介质也可能相对昂贵并且需要复杂的处理以控制它们的分散，以防止LED的触点一起短路而使得装置不能操作；这在装置几何形状(例如，触点之间的间隔)和尺寸继续缩小时尤其如此。
便于将LED连接至各种基板的一个近来的进展是各向异性导电粘合剂(ACA)，其能够在一个方向上(例如，在装置触点和基板触点之间垂直地)进行相互电连接，但是防止在其它方向上(例如，在装置触点和基板触点之间水平地)进行相互电连接。最先进的ACA是压力激活的，由此需要在要接合LED的表面或者LED接合焊盘上设置“凸块”或者其它金属突起，以创建各向异性的电连接并促进粘合。此外，还存在非压力激活类型的ACA(例如，可以从SunRay Scientific of Mt.Laurel,New Jersey获得的ZTACH，其中，在固化期间施加磁场而不是压力，以在期望导电方向上对齐磁性的和导电的“柱”)，这种ACA不常用并且需要另外的并且可能昂贵的设备(例如，磁铁)。
如在现有技术中已知的，压力激活的ACA通常包括粘合基座，例如，粘合剂或环氧材料，其包含导电材料或者涂布有导电材料的绝缘材料(诸如涂布有绝缘材料的金属或导电材料)的“颗粒”(例如，球)。图1示出了将电子装置连接至基板的压力激活的ACA的传统使用。如所示出的，具有多个触点110的电子装置100经由ACA 130的使用而被粘合和电连接至基板120。ACA 130包括粘合基座140，粘合基座140包含至少部分导电的分散的颗粒150。如上所述并且如图1所示，传统地，ACA的使用需要目标基板包含与要接合的装置触点相对的凸块(通常具有至少30μm-50μm的厚度)或者从基板突出的其它导电结构，以实现装置和基板上的电互连之间的充分接合。即，在图1的情况中，触点110与基板120上的电迹线160(为了清楚而放大了其厚度)的粘合和电连接需要凸块170的存在。如所示出的，导电颗粒150提供各触点110及其各自的迹线160之间的电连接，但是其以足够低的密度分散在基座140内以使得在触点110和/或迹线160之间不形成电连接。凸块170不仅提供电连接的一部分，而且还提供一个坚实的用于压缩颗粒150的平台，从而极大地增大了ACA 130的导电性并实现了通过ACA 130的电连接(但是不跨越触点/凸块对之间的未被压缩的ACA)。在可替换几何体中，可以将凸块连接至触点110。应当注意，涉及ACA的其它技术是可行的，并且本发明不被ACA的操作的特定模式所限制。
然而，凸块或等价的导电结构的使用可能在许多应用中有问题并且成本高。特别是随着装置和装置触点尺寸持续减小，凸块对于至各触点的连接来说通常太大。凸块的形成也一定意味着基板上形貌的形成，这是一个复杂并且昂贵的处理，特别是在装置触点非共面的情况下(因为需要各种高度的凸块)。此外，在利用未封装的半导体芯片(例如，裸芯片LED)的应用中，装置与凸块的接合可能导致有害的局部压力(例如，如果芯片由于所施加的接合压力而在凸块之间弯曲)。最后，凸块或类似结构的使用可能导致块和基板或接合芯片之间的热膨胀失配(和伴随的应力)。
然而，在没有凸块或其它突出结构的情况下，将半导体芯片接合至传统的基板将不会引起它们之间的可靠的电连接，特别是在半导体芯片上的触点非共面的情况下。图2示出了常见的装置环境，其说明了问题所在。如所示出的，LED芯片200的特征是针对n掺杂层220的触点210和针对p掺杂层240的触点230。移除了p掺杂层240的一部分以在n掺杂层220上形成触点210，使得触点210和230非共面。在图2中，试图将LED芯片200接合至传统的基板120(例如，印刷电路板)，其中，基板120是基本刚性的并且不可变形的。至少部分由于触点210和触点230之间的非共面，压力激活的ACA 130的颗粒150在触点230及其相对应的迹线160-1之间的压缩区域中建立了电接触，但是在没有凸块的情况下，由于没有充分的压缩，在触点210及其相对应的迹线160-2之间不能形成类似的电连接。即使最初在触点210和迹线160-2之间形成了临时的电连接，在ACA 130的固化时和/或在操作期间，ACA 130也可能膨胀或收缩，导致电连接的丧失和LED芯片200的不可操作。这种膨胀和/或收缩也可能在操作期间发生，例如由于周围环境的加热或者由于操作引起的自加热，从而导致不可靠的操作。
鉴于上述情况，需要如下述的系统和方法，以及基于这种系统和方法的低成本的可靠的基于LED的照明系统：该系统和方法能够在不使用凸块或类似结构的情况下经由压力激活的粘合剂来实现各种半导体芯片(例如，LED芯片和太阳能电池芯片)直接至基板的电迹线的低成本、可靠的接合。
发明内容
根据特定实施例，在不使用介入的凸块或类似结构的情况下利用压力敏感的粘合剂(例如，ACA)将一个或多个半导体芯片接附至柔性和/或可变形基板。基板能够由于压缩力而局部弯曲并形成针对半导体芯片触点的机械上牢固并且导电的连接，尽管触点之间是非共面的。在一些实施例中，在易受力的影响和弹性的意义上，基板是“柔性的”，即，在移除力时能够弹性地恢复至原始结构。在对于力保形地弯曲的意义上，基板可以是“可变形的”，但是，变形可以是持久的或不持久的；即，基板可以是无弹性的。这里所使用的柔性材料可以是可变形的或不可变形的(即，它们可以通过例如在无结构扭曲地弯曲而弹性地回应)，以及可变形基板可以是柔性的或者不是柔性的(即，它们可以响应于受力而经受永久的结构扭曲)。术语“易弯曲”在这里用于意味着柔性的材料、可变形的材料或者两者。
易弯曲基板的使用简化了接合和基板准备工序，并且也便于在不适于刚性基板的环境和/或应用中配置半导体芯片。基板甚至可以是基本透明的，进一步加宽了可以利用发明的环境的潜在应用的范围。由于易弯曲基板能够实现特征为半导体芯片的阵列的组件的便宜和简单的制造，所以本发明的实施例甚至可以在优选是刚性基板的应用中有利地使用。例如，柔性基板和半导体芯片可以被接附和/或安装在基本刚性的框或者提供结构支撑的其它设备中。在一个这种实施例中，可以将在一个或多个易弯曲基板上的发光半导体芯片的一个或多个阵列安装在刚性框中以形成用于诸如背光照明和一般照明等的应用的照明组件。
本发明的优点是能够利用最小化光学损失的设计来替代现在的由于光学损失而效率不高的荧光灯固定装置(例如，标准线性荧光灯凹形反光槽)。此外，荧光灯包含汞，汞可能对环境有害，除非适当地(昂贵地)进行处理。与传统的荧光灯固定装置相比，本发明的实施例具有更高的发光效率。通常，相对于白炽灯、卤素灯和紧凑型荧光灯，LED照明由于其较高的效率而可以极大地降低能量损耗。
在一个方面，本发明的实施例的特征在于一种电子装置，包括：半导体芯片，在其第一表面上具有明显非共面的第一触点和第二触点；以及易弯曲基板，在其第一表面上具有第一导电迹线和第二导电迹线。第一导电迹线和第二导电迹线通过之间的间隙而在基板上分离。利用压力激活的粘合材料将第一触点和第二触点分别粘合并电连接至第一导电迹线和第二导电迹线，尽管第一触点和第二触点非共面，并且没有电桥接迹线或触点。在一些实施例中，基板是柔性的但不是可变形的；在其它实施例中，基板是可变形的但不是柔性的；而在另外的实施例中，基板是柔性的并且是可变形的。
半导体芯片可以包括LED芯片，例如无机LED芯片。可替换地，半导体芯片可以包括激光器并且可以包括半导体材料，该半导体材料包括或主要包含GaN、AlN、InN或者它们的合金或混合物中的至少一者，或者半导体材料包括或主要包含硅、GaAs、InAs、AlAs、InP、GaP、AlP、InSb、GaSb、AlSb、ZnO或者它们的合金或混合物中的至少一者。
在各种实施例中，粘合材料包括或主要包含仅将第一触点电连接至第一迹线并且仅将第二触点电连接至第二迹线的ACA。ACA的一部分可以被设置在间隙中以基本上将第一触点与第二触点绝缘。在一些实施例中，粘合材料包括基本各向同性的粘合剂，其仅将第一触点电连接至第一迹线并且仅将第二触点电连接至第二迹线，并且装置还包括设置在间隙中的非导电粘合材料。第一迹线和第二迹线可以具有基本均匀的并且基本相等的厚度。
在一些实施例中，装置还包括在半导体芯片的第一表面的至少一部分上的反射材料。第一触点和第二触点之间的沿着与半导体芯片的第一表面垂直的维度的偏移是至少0.25μm。在各种实施例中，半导体芯片是未封装的。易弯曲基板可以包括第一迹线和第二迹线之间的局部变形，其中，第一触点和基板之间的距离与第二触点和基板之间的距离基本相等。
一般来说，半导体芯片将跨越第一迹线和第二迹线之间的间隙延伸，并且在一些实施例中，最接近半导体芯片的第二半导体芯片也跨越第一迹线和第二迹线之间的间隙延伸。在一些实施例中，第一导电迹线和第二导电迹线包括导电墨水；并且导电墨水可以包括例如银、金、铝、铬、铜和/或碳。在各种实施例中，基板针对半导体芯片所发射的波长的反射率大于80％，而在其它实施例中，基板针对半导体芯片所发射的波长的透射率大于80％。基板可以包括或主要包含聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚碳酸酯、聚醚砜、聚酯、聚酰亚胺、聚乙烯和/或纸。第一迹线和第二迹线之间的间隙在大约25μm和大约1000μm之间。本发明的优点在于在与半导体芯片的热传递中不需要散热片。
在各种实施例中，荧光材料设置在半导体芯片上并且至少部分围绕半导体芯片，用于将半导体芯片所发射的光的至少一部分转换成不同波长的光的。可以存在设置在易弯曲基板以及第一导电迹线和第二导电迹线上的第二基板，第二基板包括由其限定的开口；在该情况下，半导体芯片和荧光材料可以被设置在开口中。此外，透明膜可以被设置在第二基板中的开口上，第二基板可以是易弯曲的。
在一些实施例中，光学透明材料可以被设置在半导体芯片和荧光材料之间。用于将转换后的光反射至易弯曲基板的反射表面可以被设置在荧光材料上。
在另一方面，涉及电子装置的本发明的实施例包括：半导体芯片，在其第一表面上具有间隔开的的第一触点和第二触点；以及易弯曲基板，在其第一表面上的接合区域中具有第一导电迹线和第二导电迹线，第一导电迹线和第二导电迹线在其限定间隙。此外，在没有电桥接迹线或触点的情况下，利用压力激活的粘合材料将第一触点和第二触点分别粘合并电连接至第一导电迹线和第二导电迹线；并且至少在接合区域中，基板的第一表面上的第一迹线和第二迹线的高度不超过10μm(或者，在一些实施例中，不超过5μm，或者在其它实施例中不超过1μm)。
在另一方面，本发明涉及一种形成电子装置的方法。在各种实施例中，该方法包括：提供易弯曲基板，易弯曲基板在其第一表面上的接合区域中具有第一导电迹线和第二导电迹线，其中，第一导电迹线和第二导电迹线通过之间的间隙而在基板上分离。利用压力激活的粘合材料，将半导体芯片的第一触点和第二触点分别粘合至第一迹线和第二迹线，通过将压力施加至易弯曲基板或半导体芯片中的至少一者，从而在(i)第一触点和第一迹线和/或(ii)第二触点和第二迹线中至少一者之间建立电连接，但是没有电桥接迹线或触点。
在一些实施例中，基板是柔性的但不是可变形的；在其它实施例中，基板是可变形的但不是柔性的；而在其它实施例中，基板是柔性的并且是可变形的。提供基板可以例如包括在其上印刷第一迹线和第二迹线。在一些实施例中，可以固化粘合剂。第一触点和第二触点可以是共面或非共面的。将压力施加至易弯曲基板和/或半导体芯片可以包括在基本刚性的表面和基本柔韧的表面之间压紧基板和半导体芯片，以将第一触点和第二触点粘合至第一迹线和第二迹线，尽管第一触点和第二触点之间非共面。在粘合之前，可以在第一触点和第二触点和/或第一迹线和第二迹线上提供粘合材料。提供粘合材料可以包括以基本液体的形式分配粘合材料。在各种实施例中，粘合材料包括或主要包含ACA。可以在易弯曲基板上的间隙内形成非导电粘合材料。
在一些实施例中，该方法还包括在半导体芯片的至少一部分上形成荧光材料；荧光材料将半导体芯片所发射的光的至少一部分转换成不同波长的光。如果需要，可以将第二基板放置在易弯曲基板的第一表面上；第二基板在其中限定放置半导体芯片的开口。利用荧光材料至少部分填充开口以使得荧光材料至少部分围绕半导体芯片。
包括放置半导体芯片的凹陷的第二基板可以被形成在易弯曲基板的第一表面上。荧光材料可以被放置在凹陷的表面上，和/或可以被放置在半导体芯片和将用于将转换后的光朝易弯曲基板反射的反射表面之间。半导体芯片可以是未封装的，并且可以是例如LED，例如无机LED芯片。可替换地，半导体芯片可以包括或可以是激光器。
以卷对卷工艺实现易弯曲基板的提供和触点至迹线的粘合。在各种实施例中，通过使用粘合材料，将第二半导体芯片的第一触点和第二触点粘合至设置在易弯曲基板的与第一表面相对的第二表面上的第三导电迹线和第四导电迹线。在一些实施例中，第一触点和第二触点基本共面，并且至少在接合区域中，基板的第一表面上的第一迹线和第二迹线的高度不超过10μm。
在另一方面，本发明涉及一种电子装置，在各种实施例中，包括半导体芯片，半导体芯片包括多个有源半导体层和多个触点。第一有源半导体层和第二有源半导体层共同限定非平面的第一表面，第一触点和第二触点结合到该非平面的第一表面。装置还包括易弯曲基板，弯曲基板在其第一表面上具有第一导电迹线和第二导电迹线，第一导电迹线和第二导电迹线通过之间的间隙而在基板上分离。利用压力激活的粘合材料将第一触点和第二触点分别粘合并电连接至第一导电迹线和第二导电迹线，尽管半导体芯片的第一表面具有非平面性，并且没有电桥接迹线或触点。半导体芯片可以包括或由设置了多个活性半导体层的半导体基板组成。多个活性半导体层可以包括设置在第一活性半导体层和第二活性半导体层之间的发光量子阱，或由这些发光量子阱组成。
通过参考以下说明、附图和权利要求，这些以及其它目标，连同本发明的优点和特征将变得更加显而易见。此外，应该理解，这里所述的各种实施例的特征不相互排斥并且可以以各种组合和排列存在。如这里所使用的，术语“基本”的意思是±10％，并且在一些实施例中为±5％。
附图说明
在附图中，相似的附图标记在不同的附图中通常指相同的部件。而且，附图不必要度量、强调，而是一般性示出本发明的原理。在以下说明中，参考以下附图说明本发明的各种实施例，其中：
图1是根据现有技术的经由压力激活的粘合剂接合至基板上的凸块的半导体芯片的示意图；
图2是在没有凸块的情况下经由压力激活的粘合剂接合至基板的半导体芯片的示意图，示出了因此产生的不可靠电连接或电连接缺失；
图3A和3B是根据本发明各种实施例的处理的不同阶段中的半导体芯片的示意图；
图3C是根据本发明实施例的半导体芯片的示意图；
图4是根据本发明各种实施例利用的易弯曲基板的示意图；
图5A和5B是根据本发明各种实施例的粘合至易弯曲基板的半导体芯片的示意图；
图6A是根据本发明各种实施例的粘合至图5所示的易弯曲基板的特征在于多个半导体芯片的电子装置的示意顶视图；
图6B是根据本发明各种实施例的与图6A所示相似的电子装置中粘合在导电迹线之间的多个半导体芯片的放大顶视图；
图7A和7B是根据本发明各种实施例的电子装置中使用的电子迹线的布局的示意顶视图；
图8A-8D是根据本发明各种实施例的荧光材料与粘合至基板的半导体芯片的集成的示意截面图；
图9A-9D是根据本发明各种其他实施例的荧光材料与粘合至基板的半导体芯片的集成的示意截面图；
图10是根据本发明各种实施例的特征在于半导体芯片和非接触式荧光材料的电子装置的示意截面图；
图11是根据本发明各种实施例的特征在于半导体芯片和包括非接触式荧光材料的第二基板的电子装置的示意截面图；
图12A是根据本发明各种实施例的包括发光半导体芯片的电子模块的等距视图；
图12B是图12A所示的模块的一部分的放大图；
图13是图12A的电子模块的一部分的分解图；
图14是根据本发明各种实施例的包括各自粘合有半导体芯片的多个基板的电子模块的等距视图；
图15是图14的电子模块的一部分的分解图；
图16A是根据本发明各种实施例的包括发光半导体芯片和传感器的电子模块的等距视图；
图16B是如图16A所示那样的电子模块的网络的示意图；
图17、18A和18B是根据本发明各种实施例的用于背光照明应用的电子模块的部分分解截面图；
图19和20是根据本发明各种实施例的用于一般照明的电子模块的部分分解截面图；
图21是根据本发明各种实施例的包括粘合有半导体芯片的多个基板的电子模块的底视图；
图22A和22B分别是图21的模块的一部分的底视图和示意截面图；
图23是插入至机械支撑框中的图21的模块的示意截面图；
图24A和24B分别是根据本发明各种实施例的用作对照明装置的改进的电子模块的顶视等距视图和底视等距视图；
图25是图24A和24B所示的模块的一部分的放大截面图；
图26和27分别是根据本发明各种实施例的用作对照明装置的改进的电子模块的部分分解等距顶视图和未分解等距顶视图；
图28A是包括可选的漫射体薄片的图26和27所示的模块的底视等距图；以及
图28B是没有可选的漫射体薄片的图26和27所示的模块的底视等距图。
具体实施方式
首先参考图3A和3B，其示出了在本发明各种实施例中使用的典型半导体芯片300。半导体芯片300一般包括其上设置有一个或多个半导体层320的基板310。在该典型实施例中，半导体芯片300表示诸如LED或激光器等的发光装置，但是本发明的其它实施例的特征在于具有不同或另外功能的一个或多个半导体芯片，例如处理器、传感器和探测器等。非LED芯片可以或可以不如这里所述被接合，并且可以具有与这些LED不同的触点几何形状；此外，它们可以或可以不具有设置在如下所述的易弯曲基板上的半导体层。
基板310可以包括或主要包含一种或多种半导体材料，例如，硅、GaAs、InP、GaN，并且可以是掺杂的或者基本无掺杂的(例如，未被有意地掺杂)。在一些实施例中，基板310包括或主要包含蓝宝石或碳化硅。基板310可以对于半导体芯片300所发射的光的波长基本透明。如针对发光装置所示出的，半导体层320可以包括第一掺杂层330和第二掺杂层340，其优选被掺杂为相反的极性(即，一个n型掺杂以及另一个p型掺杂)。可以在层330、340之间设置一个或多个发光层350，例如一个或多个量子阱。各层330、340、350可以包括或主要包含一种或多种半导体材料，例如，硅、InAs、AlAs、GaAs、InP、AlP、GaP、InSb、GaSb、AlSb、GaN、AlN、InN和/或它们的混合物和合金(例如，三元或四元等等的合金)。在优选实施例中，半导体芯片300是无机的装置，而不是聚合的或有机的装置。如这里所参考的，除非特别指出，半导体芯片可以是封装的或未封装的(例如，裸芯片LED是未封装的半导体芯片)。在一些实施例中，在如下所述半导体芯片300的接合之前或之后，移除基板310的基本上全部或一部分。可以通过例如化学蚀刻、激光剥离(lift off)、机械研磨和/或化学机械抛光等来进行这种移除。在一些实施例中，在如下所述半导体芯片300的接合之前或之后，可以移除基板310的全部或一部分并且可以将第二基板——例如，对于半导体芯片300所发射的光的波长透明或者反射该波长——接附至基板310或半导体层320。在一些实施例中，基板310包括硅，并且硅基板310的全部或一部分可以在如下所述半导体晶片300的接合之前或之后被移除。可以通过例如化学蚀刻、激光剥离(lift off)、机械研磨和/或化学机械抛光等来进行这种移除。
如图3B所示，在优选实施例中，半导体晶片300被图案化并被蚀刻(例如，经由传统的光刻法和蚀刻处理)，以使得层330的一部分被暴露以便于在与半导体晶片300的同一侧上的层330和340的电接触(并且不需要例如经由基板310接触层330或者利用电连接层340上的触点焊盘与层330的旁路来接触层330)。移除(或从未形成)层340、350的一个或多个部分以暴露层330的一部分，由此图3B示出非共面的半导体芯片300的表面360，即，包含相互非共面的暴露的部分。表面360与半导体芯片300的外表面相对应，包括从不存在的层的部分产生的任意轮廓或形貌。为了便于与半导体芯片300的电接触，分别在层330、340上形成离散的电触点370、380。电触点370、380可以各自包括或主要包含合适的导电材料，例如一种或多种金属或金属合金导电氧化物、或者其它合适的导电材料，并且大致是非共面的(特别在具有大致相等的厚度的实施例中)，如图3B所示。在一些实施例中，层330和层340的暴露表面之间的垂直偏移是至少0.25微米(μm)、至少1μm、至少3μm或者甚至更大。
在一些实施例中，半导体芯片300具有正方形的形状，而在其它实施例中，半导体芯片300具有矩形的形状。在一些优选实施例中，为了便于接合(如下所述)，半导体芯片300可以具有一个方向上的尺寸超过垂直方向上的尺寸的形状(例如，矩形的形状)，并且半导体芯片300的垂直方向的纵横比(在矩形的情况下为长度比宽度)大于大约1.2:1。在一些实施例中，半导体芯片300具有大于大约2:1或大于3:1的纵横比。然而，形状和纵横比对于本发明来说不是关键的，并且半导体芯片300可以具有任意期望形状。
在一些实施例中，半导体芯片300具有小于500μm的横向尺寸。半导体芯片300的典型尺寸可以包括～250μm×～600μm、～250μm×～400μm、～250μm×～300μm、或者～225μm×～175μm。在一些实施例中，半导体芯片300包括小的LED芯片，也被称为“微LED”。微LED一般具有小于大约300μm的横向尺寸。在一些实施例中，半导体芯片300具有小于大约200μm或者甚至小于大约100μm的横向尺寸。例如，微LED可以具有～225μm×～175μm或～150μm×～100μm或～150μm×～50μm的尺寸。在一些实施例中，微LED的上表面的表面面积小于50000μm2或小于10000μm2。
因为优选实施例经由使用导电粘合剂而不是例如引线键合来便于与触点370、380的电接触，所以由于可以利用粘合剂来接触不能用线或球焊接头(一般在一侧需要至少80μm的键合区域)连接的非常小的区域，触点370、380可以具有相对小的几何延伸。在各种实施例中，触点370、380的一个或全部都在一维上(例如直径或边长)的延伸小于大约100μm、小于大约70μm、小于大约35μm或甚至小于大约20μm。
特别是如果半导体芯片300包括或主要包含诸如LED或激光器等的发光装置，则触点370、380可以是反射的(至少对于半导体芯片300所发射的波长中的一些或全部)并且因此将所发射的光反射回基板310。在一些实施例中，反射触点380覆盖层340的一部分或基本全部，而反射触点370覆盖层330的一部分或基本全部。除了反射触点以外，反射器390(在后面的图中为了清楚而未示出)可以设置在触点370、380的一部分之间或之上并且在层340和330的一部分或基本全部之上。反射器390对于半导体芯片300所发射的光的波长的至少一部分或全部是反射的并且可以包括各种材料。在一个实施例中，反射器390是非导电性的以不电连接触点370、380。反射器390可以是布拉格反射器。反射器390可以包括一种或多种导电材料，例如，诸如银、金、铂等的金属。代替或除了反射器390以外，除了触点370、380以外的半导体芯片的暴露表面可以涂布有一层或多层绝缘材料，例如诸如氮化硅等的氮化物或诸如二氧化硅等的氧化物。在一些实施例中，触点370、380包括用于连接至迹线410的键合部分以及用于经由半导体芯片300提供更均匀的电流的电流扩散部分，并且在一些实施例中，在除了触点370、380的接合部分以外的半导体芯片300的全部或一部分上形成一层或多层绝缘材料。图3C是芯片300的示意图，其在除了触点370、380的键合部分以外有绝缘材料395覆盖芯片300的表面。绝缘材料395可以包括或主要包含例如氮化硅、氧化硅和/或二氧化硅。这种绝缘材料395可以覆盖半导体芯片300的顶面和侧面的全部或部分以及层330、340和350的顶面和侧面的一部分。绝缘材料395可以用于在利用粘合剂的键合操作期间和之后防止触点370和380之间，或者迹线410之间(参见图4)，或两者全部的短路。
参考图3A、3B、3C和4，半导体晶片300在足够低的电流和温度下操作以防止对粘合剂510或对基板400的融化或其它损坏。例如，半导体晶片300的工作电流可以小于大约50mA、10mA或者在一些实施例中小于5mA。在一些实施例中，工作电流在大约1mA和大约5mA之间。操作期间的半导体晶片300的结温度可以不超过大约100℃、90℃或可以不超过80℃。然而，应当理解，这对于本发明来说不是关键的，并且在其它实施例中，结温度可以是对基板400、粘合剂510或系统的其它组件不损坏或不造成不利地影响的任意值。例如，诸如PEN(聚萘二甲酸乙二醇酯)等的基板相较于PET(聚对苯二甲酸乙二醇酯)的基板可以耐受更高温度，本领域技术人员可以直接选择适于特定应用的基板材料。
在优选实施例中，半导体芯片300，特别是未封装的半导体芯片300的小尺寸及其上述相对低的工作电流和温度，避免了传统使用时的较高的导热基板的需要，例如陶瓷基板(诸如Al2O3、AlN等)、金属芯印刷电路板(MCPCB)、或者离散或集成的散热器(即，诸如板或块的高度导热的固定装置(包括例如金属或陶瓷材料)，其可以具有诸如散热片等的突起以将热传导走并且将热传导至周围环境)以与半导体芯片300进行热交换。更好地，基板400本身(和例如粘合剂、迹线、甚至周围的环境本身)在操作期间提供足够的热传导以把热从芯片300传导走。
在各种优选实施例中，基板400上的一个或多个半导体晶片300是诸如LED和/或激光器等的发光装置。传统的发光组件被设计为使得每个区域发射的光量最大化。通过增大每个装置所发射的光量的这种设计必然导致各装置所生成的热量的增大，并且由此通常需要从装置(例如，LED结)至周围环境的低热阻路径。这些发光组件可以经由使用昂贵的材料和/或复杂的热管理方案，例如高导热陶瓷、热接触焊盘、金属芯电路板、大的散热片和甚至诸如风扇的有源冷却装置，来最小化沿着半导体芯片(例如LED和LED的结)和周围环境之间的热路径的热阻。这些装置通常具有小于2.5℃/瓦特(℃/W)或者甚至小于1℃/W的热阻。
例如，作为高亮度封装的LED的代表，Cree XM-L封装的LED具有2.5℃/W的从结至焊点的热阻。Cree热管理指南CLD-AP05REV 2声明利用良好的设计，可以将从焊点至散热片的热阻最小化为小于1℃/W。针对给定的允许的结温度，从散热片至周围环境的热阻可以如下式计算：
Rth.hs-a＝(Tjmax-Ta-Rth.j-s×I×V-Rth.s-hs×I×V)/(I×V)
其中，Rth.hs-a是从散热片至周围环境的热阻，Tjmax是最大结温度，Ta是周围环境温度，Rth.j-s是从结至焊点的热阻，I是LED电流，V是LED电压以及Rth.s-hs是从焊点至散热片的热阻。如果我们使得Ta是55℃，并且规定Tjmax＝150℃(从Xm-L光谱表格)，以及我们在1A和6V下操作LED，并且LED功率是6瓦特。然后，所需要的散热片必须具有12℃/W的Rth.hs-a。由此，从结至周围环境的总的热阻是2.5+1+12＝15.5℃/W。发射相对较小的光量的LED使用具有相对较高的热阻的封装。例如，被设计为在大约20mA下工作的部件通常具有大约300℃/W的范围的热阻。
相反，本发明的实施例的特征在于沿着从半导体晶片300至周围环境的路径的高热阻。该高热阻可以应用至沿着路径的各独立组件，例如基板400、粘合剂510、迹线410等，和/或可以总地应用至整个路径。具体地，沿着路径的热阻和/或沿着路径的一个或多个组件的热阻可以大于大约500℃/W、大于大约1000℃/W、或者甚至大于大约2000℃/W。
例如，在一个实施例中，从LED 300的p-n结至基板400(在该实施例中为5密尔厚的PET)上的相邻迹线400(在该实施例中为银)的热阻被测量为大约1800-2000℃/W。热量的一部分被迹线400耗散，并且一部分流过基板400并且从基板400的背面辐射出。PET膜具有8-18℃-cm2/W的范围的热阻。在该实施例中使用的芯片尺寸是250μm×600μm。如果我们假定热量在一侧流过的区域是1mm，面积是1mm2，由此PET的热阻是除以面积(.01cm2)后的13℃-cm2/W(平均热阻)或1300℃/W。假定芯片的小尺寸和PET薄片仅为5密尔厚的事实的情况下，使用1mm2的面积过度保守。使用梯形近似，利用50°角的热辐射，并且将面积作为芯片尺寸和PET的背面上的突起的平均得到0.005cm2的面积。使用该面积得到大约2600℃/W的热阻。由此，在该实施例中，热阻至少为2000℃/W，并且针对经由PET移除的热量的部分的热阻至少为4500℃/W。
基于这些计算，本发明的实施例至周围环境的热阻比传统的高亮度LED的热阻至少大100倍。此外，这可以以相对较低的结温度，例如100℃以下，在特定实施例中实现。在一些实施例中，在半导体芯片300包括p-n结的情况下，p-n结和其上形成迹线410的基板400的表面之间的距离可以小于100μm、小于50μm或小于30μm。在一些实施例中，在半导体芯片300包括LED的情况下，层350(参见图3B)和其上形成迹线410的基板400的表面之间的距离可以小于100μm、小于50μm或小于30μm。在一些实施例中，在半导体芯片300包括除LED以外的装置的情况下，半导体芯片300的热生成区域和其上形成迹线410的基板400的表面之间的距离可以小于100μm、小于50μm或小于30μm。在一些实施例中，p-n结或半导体芯片300的热生成区域和其上形成迹线410的基板400的表面之间的距离可以较短，以减小p-n结(糊或半导体芯片300的热生成区域)和周围环境之间的热阻。
本发明的实施例涉及包括使用粘合剂接附至易弯曲基板的发光半导体芯片的照明组件。这种组件包括设置在基板400上的发光元件的阵列。在一些实施例中，以范围为大约3mm至大约30mm的间隔以二维阵列在基板400上设置发光元件。针对使用发光半导体芯片300的实施例，整个照明组件或模块可以产生至少100流明、至少1000流明或者甚至至少3000流明，和/或在设置了半导体芯片300的面积上半导体芯片的密度大于大约0.25die/cm2。这种发光系统的特征在于所具有的半导体芯片300的结温度小于100℃或者甚至小于80℃。而且，对于设置半导体晶片300的面积，这种系统的热密度可以小于0.01W/cm2。此外，根据本发明的实施例的系统所生成的热密度可以小于大约0.01W/cm2，或者甚至小于大约0.005W/cm2，而传统的发光装置一般具有大于大约0.3W/cm2或者甚至大于大约0.5W/cm2的热密度。
在一个传统方法中，例如，照明组件具有一个LED并且所述面积是用于LED的印刷电路板(PCB)的面积。相似的定义可以用于具有多个LED的照明组件，即，面积是其上设置了多个LED的PCB面积。基于此，可以使用传统上利用荧光灯照明的2'×2'凹形反光槽来进行本发明和现有技术之间的比较。利用LED来代替荧光灯的现有技术方法是使用比整个发光区域明显小的PCB与光学部件相结合来传播光。这可以通过边缘照明光学元件来实现，其中，用于LED的PCB可以针对6in2或38.7cm2的面积具有0.25"乘以24"长的量级的尺寸。在基于LED的荧光替换灯(具有与荧光灯相似的规格但是使用LED发光的照明结构)的情况下，针对24in2或大约155cm2的面积，PCB可以是24"乘以1"的量级。这些尺寸是针对2'×2'凹形反光槽的需要来假定的。假定两个印刷电路板，印刷电路板面积不大于大约500cm2。该值对于管替换来说偏高，并且与针对边缘照明方法相比大得多。针对本发明的实施例，该面积是整个2'×2'凹形反光槽的面积，为576in2，或至少是其7倍的3716cm2。假定在这些发光体中的LED具有100lm/W的效率，在考虑电源效率之前，作为针对2'×2'凹形反光槽的标准照明通量的3500流明的生成将需要35瓦特。如果LED是50％有效，则生成大约17瓦特的热量。在传统情况下，对于替换管热密度大于0.034W/cm2，比边缘照明方法大约大5倍，而本发明的实施例可以实现0.0045W/cm2的量级的热密度——与传统方法相比小几乎10倍。相对于现有技术的热密度，使用本发明实现的热密度小得多，允许在没有另外的散热片的情况下操作照明组件或模块。
图4示出在本发明的各种实施例中使用的典型基板400。基板400优选为易弯曲的，即柔性的和/或可变形的，并且可以是柔性的或刚性的以允许半导体芯片上的触点和基板上的迹线之间使用压力激活的粘合剂进行电耦合——甚至在半导体芯片上的触点非共面的实施例中——而不损坏半导体芯片。这可以通过例如如图5A所示的挠曲基板或者如图5B所示变形的基板来实现。这种变形可以是弹性变形(在移除负载之后返回至原始形状)或塑性变形(在移除负载之后维持持久变形)，或者弹性变形和塑性变形的结合。在各种实施例中，基板可以是弯曲变形的。在一些实施例中，基板400是柔性的并且具有大约1m或以下、大约0.5m或以下或者甚至大约0.1m或以下的曲率半径。在一些实施例中，基板400具有小于大约100N/m2、小于大约50N/m2、或者甚至小于大约10N/m2的杨氏模量。在一些实施例中，基板400具有小于大约100的邵氏A硬度值、小于大约100的邵氏D硬度、和/或小于大约150的洛氏硬度。
基板400可以包括或主要包含半晶质的或非晶质的材料，例如聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯、聚醚砜、聚酯、聚酰亚胺、聚乙烯和/或纸。基板400可以包括多个层，例如刚性层上的可变形层，例如，在例如包括亚克力、铝和铁等的刚性基板上形成的例如PEN、PET、聚碳酸酯、聚醚砜、聚酯、聚酰亚胺、聚乙烯和/或纸等的半晶质的或非晶质的材料。根据利用本发明的实施例的期望应用，基板400可以是基本上光学透明的、半透明的或不透明的。例如，基板400可以针对范围在大约400nm和大约600nm之间的光学波长呈现大于80％的透射率或反射率。在一些实施例中，基板400可以针对半导体芯片300所发射的一个或多个波长呈现出大于80％的透射率或反射率。基板400还可以是基本上绝缘的，并且可以具有大于大约100ohm-cm、大于大约l×l06ohm-cm、或甚至大于大约l×l010ohm-cm的电阻。
如图4所示，在基板400上设置至少两个导电迹线410以提供对连接至迹线的装置或芯片的电连接。迹线410被间隔开，其之间限定了间隙420，该间隙420的尺寸基于装置或芯片的尺寸和连接至迹线的装置或芯片的触点间距。例如，间隙420的范围可以在大约25μm和大约1000μm之间。迹线410优选包括或主要包含一种或多种导电材料，例如金属或金属合金、碳等。迹线410可以经由传统的沉积、光刻以及蚀刻工艺、电镀工艺来形成，或者可以使用各种印刷工艺来形成。例如，迹线410可以经由丝网印刷、柔性版印刷、喷墨印刷和/或凹版印刷来形成。迹线410可以包括或主要包含导电墨水，该导电墨水可以包括诸如银、金、铝、铬、铜和/或碳等的一个或多个元素。如上所述，本发明的优选实施例不利用在迹线410上的凸块或类似的导电突起，因此基板400和接合至基板400的装置之间的距离至少部分由迹线410的厚度(一般相互相等)来限定。该迹线410的厚度优选小于大约10μm，并且甚至更优选地小于大约5μm。尽管迹线410中的一个或多个的厚度可能变化，但厚度一般沿着迹线的长度是均匀的以简化工艺。然而，这不是对本发明的限制，并且在其它实施例中，迹线的厚度或材料可以在基板400上变化。
参考图5A，在各种实施例中，半导体芯片300被接合(即，接附)至基板400。为了实现对半导体芯片300的电连接，触点370、380一般粘附(例如，直接)至迹线410并且与迹线410电连接。如具有易弯曲基板400的图5A所示，至少通过在迹线410之间的区域500的弯曲(即，折曲或变形)来实现迹线和触点之间的牢固可靠的接合。基板400可以弯曲以使得各触点370、380及其(所粘附至的)相应的迹线410之间的距离几乎相等。在优选实施例中，触点370、380经由压力激活的粘合剂510粘附至迹线410。例如，粘合剂510可以包括或主要包含压力激活的ACA，由此，触点370、380可以经由诸如ACA内的颗粒等的导电结构而被电连接至迹线410，而触点370、380相互电绝缘(迹线410也同样)。
在另一实施例中，如图5B所示，通过基板401的变形来实现导电。在该实施例中，半导体芯片300或触点370、380的一部分使得区域501中基板401的一部分变形，并且通过该变形实现迹线410和触点370、380之间的导电。在图5B中，基板401被示出为仅在表面区域中变形，而与基板401的形成有导电迹线410的一面相对的的一面没有变形。然而，这对于本发明来说不是必须的，并且在其它实施例中，可能在基板401的两个表面上都发生变形。实际上，结合图5A和5B中所示的行为，基板可以弯曲并且变形。
如果基板400太软，在半导体芯片300和基板400上施加的压力可能导致基板400的变形，而没有足够的力施加至ACA以建立迹线410和触点370、380之间的电连接。另一方面，如果基板400太硬，在ACA能够建立迹线410和触点370、380之间的电连接之前，在半导体芯片300和基板400上施加的压力可能导致半导体芯片300的折断或破裂。由此，基板400所需的变形水平可能也取决于半导体芯片300的机械性质，较坚韧的半导体芯片300可以允许使用相对较小变形的基板400。相反地，更加易碎的半导体芯片300需要使用可相对较大变形的基板400。无需过度实验，本领域技术人员可以直接确定用于特定半导体芯片的基板硬度的合适程度。在一些应用中，半导体芯片的韧性可以通过改变其厚度或制造材料而变化。
在半导体芯片300至基板400的接合期间，可以以基本上液体的形式分配粘合剂510，即作为浆糊或凝胶，与诸如胶带等的固体相对。粘合剂510可以被分配在半导体芯片300的一部分(例如，至少触点370、380部分)或基板400(例如，迹线410的至少一部分)的一部分或两者上。然后，通过对半导体芯片300、基板400或两者施加压力，使得触点370、380与迹线410物理接近(或接触)并粘合至迹线410。因为在一些实施例中的粘合剂510是ACA，所以触点370、380和迹线410之间的精确对准是不必要的，由此简化了工艺。在使用ACA的情况下，不需要精确对准，因为仅在触点370、380和迹线410之间的垂直方向上发生导电，而不在触点370、380之间或在迹线410之间横向地发生导电。在一个实施例中，在基本刚性的表面和基本柔性的表面之间压缩半导体芯片300和基板400，实现图5A和5B中所示的基板400的弯曲、变形或两者以及所产生的至半导体芯片300的电传导和可靠接合，尽管表面360并非平面和/或触点370、380之间非共面。
在半导体芯片300和基板400的压缩(以及在优选实施例中，粘合剂510的压力引起的激活)之后或期间，可以通过例如应用能量，例如热和/或紫外光来固化粘合剂510。例如，可以根据粘合剂的性质，通过在从大约几秒至一分钟至大约30分钟的时间范围(例如，大约10分钟)内，将粘合剂510加热至从大约80℃至大约150℃(例如125℃)的温度。
在另一实施例中，粘合剂510包括触点370、380及其各自的迹线410之间的区域520中的各种同性的导电粘合剂。在该实施例中，在迹线410之间和在触点370、380之间的区域530中，可以通过不存在粘合剂510或存在第二非导电粘合剂来维持绝缘。粘合剂510优选为特征在于聚合物基体，而不是可能导致触点370、380之间和/或迹线410之间的不期望的短路的完全金属的基体。在一些实施例中，粘合剂510可反射半导体芯片300所发射的光的至少部分或所有波长。
图6A示出特征在于如上所述粘合在导电迹线410之间的半导体芯片300的阵列的电子装置600。如所示出的，电子装置600包括三个串联连接的半导体芯片300的串610。电子装置600还包括电连接至一个或多个串610的电路620。电路620可以包括或主要包含驱动电路、传感器、控制电路、调暗电路和/或电源电路等中的一部分(在例如分布式电源/驱动器的情况下)或基本上全部，并且还可以被粘合(例如经由粘合剂)或接附至基板400。电路620甚至可以被设置在电路板(例如印刷电路板)上，其本身可以被机械和/或电连接至基板400。在其它实施例中，电路620与基板400分离。尽管图6A示出在串610中串联连接的半导体芯片300，并联连接或可并联连接的串610(也参见图7A和7B)以及其它芯片互相连接方案也是可行的并且在本发明的范围内。
此外，可以以与图6A所示相同或不同的方式将一个或多个半导体芯片300接合至基板100的背面上的迹线410，和/或其上具有半导体芯片300和迹线410的多个基板400可以被堆叠以形成多层装置。在这些实施例中，基板400或多个基板400的正面和背面上的芯片，各层内以及各层上的芯片可以全部相同或者可以是不同的，例如，不同层上的半导体芯片300可以发射不同的波长。在基板背面上或多个层中具有半导体芯片300的装置中，各层可以具有其自己的专用电路620，或者可以在半导体芯片300的层和/或组之间共享电路620的全部或部分。电路620可以包括或主要包含于2010年12月30日提交的美国专利申请序列号12/982758中所述的实施例中任意实施例的全部或部分，其全部内容通过引用包含于此。在一些实施例中，基板400的背面或正面或多个层上的半导体芯片和/或电路元件可以被电耦合在一起。
由于电子装置600可以基于易弯曲基板400，所以可以以卷对卷工艺形成，其中，易弯曲基板材料的薄片经过不同的处理站。这种卷对卷工艺可以例如包括迹线410的形成、粘合剂510的分配和半导体芯片300的放置、以及任意另外的基板的接合和/或一种或多种荧光材料的形成(如下所述)。另外，电子装置600还可以包括接附至基板400的其它无源和/或有源电子装置，包括例如传感器、天线、电阻器、电感器、电容器、薄膜电池、晶体管和/或集成电路。可以利用粘合剂510或通过其它方式将所述其它无源和/或有源电子装置电耦合至迹线或半导体芯片300。
此外，如图6B所示，两个或多个半导体芯片300可以并联连接至同一迹线410(即，在迹线之间的同一间隙420内)，由此在一个半导体芯片300失效的情况下提供增强的功能性和/或冗余。在优选实施例中，在跨越同一间隙420粘合的各半导体芯片300被构造为不仅与其它并行操作(例如，以基本相同的驱动电流)，而且还可以在与操作单一间隙内设置的所有半导体芯片300的累积驱动电流相对应的驱动电流下，在不过热或损坏的情况下操作。由此，在跨越间隙420粘合的一个或多个半导体芯片300失效的情况下，剩余的一个或多个半导体芯片300将继续以较高的驱动电流操作。例如，针对包括或主要包含诸如LED或激光器等的发光装置的半导体芯片300，与跨越同一间隙的一个或多个其它装置并联连接的装置的失效导致其它装置以较高的电流操作并且由此产生强度增大的光，从而补偿了失效装置的故障。
图6B也示出上述两种不同粘合方案。多个半导体芯片300中的一个半导体芯片仅在芯片的端部经由粘合剂510粘合至迹线410，而在迹线之间的间隙内的端部之间，第二粘合剂630(优选为非导电)将半导体芯片300的中间部分粘合至基板400。在一些实施例中，第二粘合剂630是非导电的，并且防止导电粘合剂510的两个部分之间和/或迹线410之间和/或芯片300的两个触点之间的短路。如所示出的，另一个半导体芯片300利用接触半导体芯片300的整个底面的粘合剂粘合在迹线410之间。如上所述，粘合剂510优选为压力激活的ACA，其仅允许在(图6B中页面平面外的)垂直方向上导电而使得迹线410相互绝缘。在其它实施例中，一个或多个半导体芯片300粘合在同一间隙420内的迹线410之间，但是在间隙420(包括迹线410的部分)内存在足够的“空间(real estate)”以在迹线420内粘合至少一个另外的半导体芯片300。在这种实施例中，如果最初粘合在间隙420内的一个或多个半导体芯片300失效，则可以在“返工”工序中将一个或多个半导体芯片300(基本上与任意初始半导体芯片300相同或不同)粘合至间隙420内。例如，参考图6B，仅一个所示出的半导体芯片300被最初粘合至迹线410，并且之后(例如在初始芯片故障之后)可以粘合另外导体芯片300。
图7A和7B示意性示出可以在根据本发明的各种实施例的电子装置中使用的电子迹线410的两种不同配置。如图6A一样，图7A和7B示出用于串联连接多个半导体芯片300的迹线410的平行串610(尽管在图7A中示出表示半导体芯片300的接合位置的间隙702，但为了清楚在图7B中省略)。在图7A中，各串610在一端具有触点700并且在另一端具有触点710。在各种实施例中，触点700是用于将工作电流或电压施加至半导体芯片300的“驱动”触点，而触点710是“共用”或接地触点。在图7B中，各串610跨越基板400延伸并且折转以往回延伸至其起始点附近的点，从而使得触点700、710位于基板400的一侧。如图7B所示，多个串610的触点700、710中的一个或两个可以被一起连接至共用的触点(如图7B中的触点710所示)，所述方案可以简化半导体芯片300和/或串610的配置和互连。尽管图7A和7B中所示的配置以正方形或矩形栅格来定位半导体芯片300，但可以以其它方式排列半导体芯片300。同样，迹线410可以基本上是直的，如所示出的，或者可以是曲线的、锯齿状的、非平行的，或者以其它方式配置。
在一个或多个半导体芯片300是诸如LED或激光器等的发光装置的实施例中，可以包括荧光材料以将芯片所发射的光的至少一部分的波长偏移为另一期望波长(然后单独从较大的装置发射或者与芯片所发射的原始光的另一部分混色)。如这里所使用的，“荧光材料”指的是偏移照射至其上的光的波长和/或是发光的、发荧光的和/或发磷光的。荧光材料包括粉末或颗粒，并且在这种情况下可以与例如硅酮的粘结剂混合。如这里所使用的，荧光材料可以包括粉末或颗粒或者加上粘结剂的粉末或颗粒。图8A-8D示出用于将荧光材料与粘合至易弯曲基板400的半导体芯片300集成的典型工艺。图8A示出粘合至基板400的两个半导体芯片300的截面图，各半导体芯片300跨越两个导电迹线410之间的间隙420(为了清楚，从图中省略基板400的弯曲和/或变形、半导体芯片300的任意非共面、以及粘合剂510)。具有与基板400上的一个或多个半导体芯片300相对应的开口810(优选延伸通过基板800的整个厚度)的基板800被提供(图8A)并接合至基板400，以使得一个或多个半导体芯片300位于开口810内(图8B)。基板800可以是易弯曲或者基本刚性的，并且可以包括或主要包含诸如聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚碳酸酯、聚醚砜、聚酯、聚酰亚胺、聚乙烯和/或纸等的材料。
如图8C所示，基板800中的开口810围绕半导体芯片300形成“阱”。在将基板800接合至基板400之后，在一个或多个开口810内设置荧光材料820以使得荧光材料820被设置在开口810中的半导体芯片300上并且至少部分围绕(例如在一侧或多侧但是不必须接触)半导体芯片300。如所示出的，荧光材料820可以基本上填充开口810，并且可以与半导体芯片300接触。在其它实施例中，在将荧光材料820设置在开口810内(并且可以基本上填充剩余部分)之前(参见图8C中右边的开口810)，在一个或多个开口810内设置光学透明材料830(例如硅酮或环氧树脂)，并且光学透明材料830部分填充一个或多个开口810。该“非接触式荧光材料”配置使得荧光材料820远离半导体芯片300一定距离，可以防止半导体芯片300的操作有害地加热荧光材料820，由此延长其寿命和/或提高其效率。在一些实施例中，利用荧光材料820或透明材料830不完全地填充开口810，而在其它实施例中，利用荧光材料820或透明材料830过量地填充开口810。开口810可以不具有任何荧光材料820和/或可以不具有任何透明材料830。在一些实施例中，以层或其它结构来形成多个光学透明材料和荧光材料。
如图8D所示，可以可选地将保护膜840放置在基板800和开口810的基本全部上，或者至少在其中具有荧光材料820和/或透明材料830的开口810上，从而保护荧光材料820和/或半导体芯片300不接触周围环境和水分等。膜840可以是透明的，或者可以是反光的以使得由半导体芯片300发射并由荧光材料820偏移后的光被反射至基板400并且由基板400发射。在一些实施例中，将多种不同的荧光材料820设置在半导体芯片300上的一个或多个开口中。即，一个阱810可以具有一种类型以上的荧光材料820和/或透明材料830。不同的阱810可以例如具有不同的荧光材料820和/或不同的透明材料830。在一个实施例中，不同的(例如，以不同波长发光的)半导体芯片300可以与相同或不同的荧光材料820和/或透明材料830相关联。
在一些实施例中，开口810的侧壁不与基板400的表面基本垂直(如图8C所示)，而是倾斜或以其它方式成型和/或图案化的以便于来自半导体芯片300的光的耦合输出和/或来自荧光材料820的光的耦合输出。开口810的侧壁甚至可以反射半导体芯片300所发射的光或来自荧光材料(例如，涂布有反射材料的)的光。诸如透镜或漫射体等的光学元件可以位于半导体芯片300和/或荧光材料820上。阱810可以具有适于应用的任意形状，例如，圆形、矩形、六边形或任意形状。不同的阱810实际上可以具有不同的形状。
荧光材料820可以包括或主要包含例如一种或多种硅酸盐、氮化物、量子点或其它光转换材料，并且可以悬浮在光学透明的粘结剂(例如，硅酮或环氧树脂)中。与一种或多种荧光材料820使用的半导体芯片300可以发射基本上蓝色光或紫外光，并且荧光材料820的使用可以导致基本上白色的并且可以具有从大约2000K至大约7000K的相关色温(CCT)的聚合光。这种芯片的例子包括包含GaN、InN、AlN和这些二元化合物的各种合金的芯片。
图9A-9D示出特征在于用于对从半导体芯片300发射的光的至少一部分进行波长转换的非接触式荧光材料的本发明的另一实施例。图9A示出与电子装置600相似的电子装置900的一部分，包括跨越两个导电迹线410之间的间隙420的粘合至基板400的半导体芯片300(为了清楚从图中省略了基板400的弯曲和/或变形、半导体芯片300的任意非共面、以及粘合剂510)。如图9B所示，在半导体芯片300上形成光学透明材料910，该光学透明材料910可以被设计为提供与半导体芯片300的折射率的良好光学耦合。在一些实施例中，透明材料910的折射率在大约1.0和大约1.65之间(例如，从1.4至1.57)。尽管透明材料910被示出为具有半球的形状，但这对于本发明来说不是必须的，并且透明材料910实际上可以具有任意形状。在一些实施例中，透明材料910被图案化成有表面轮廓或纹理，以增加荧光材料920和/或反射层930的表面面积。
如图9C所示，在材料910上形成荧光材料920(或多层不同的荧光材料)。荧光材料920可以是上述参考荧光材料820所述的任意一种或多种材料，以及材料910物理地将荧光材料920与半导体芯片300相分离。尽管本发明的各种实施例利用图9C的结构来将经由荧光材料920混色或转换后的光发射至周围环境，但图9D示出在荧光材料920上形成反射层930的优选实施例。在图9D的实施例中，转换或混色后的光在与荧光材料920相互作用之后从反射层930反射并且经由基板400从装置发射。反射层可以是例如高反射或漫射的反射器。在一个实施例中，反射层930是金属，例如铝、银或金等。反射层930可以是白色反射器，例如MCPET。可以使用各种荧光材料沉积技术，包括在Donofrio,R.L.,"Phosphor Screening,"SID Sixth International Conference on Advanced Displays(1997),pp.89-95中所述的内容，其全部内容通过引用包含于此。在优选实施例中，高反射层360包括导电材料以使得可以使用电泳沉积来以均匀的厚度施加荧光材料920的保形涂层。
在一个实施例中，芯片300发射蓝色光940(图9D)。在操作时，LED 300所发射的蓝色光940与荧光材料层920相交。一些光被荧光材料层920中的荧光材料颗粒吸收，然后以不同的波长被发射。蓝色光940的剩余部分由高反射表面930镜面反射。该蓝色光中的一些蓝色光再次被荧光材料层920中的荧光材料颗粒吸收并再次发射。从荧光材料再次发射的光被荧光材料颗粒各向同性地发射。一半光将从高反射表面930镜面反射，以使得将基本上所有的光发射至透明材料910。根据所发射的光的角度，光将与荧光材料层930的外部表面相交(如光线950所示)，或经由透明基板400射出腔(如光线960所示)。
图10示出装置900的另一实施例，其中，在基板400而不是材料910上直接形成荧光材料920(荧光材料920的虚线部分表示设置在迹线410的前面和/或后面的部分)。在图10的实施例中，从半导体芯片300发射的光被反射层930反射回至基板400，并且光的至少一部分与荧光材料920相交，以使得从基板400发射的聚合光是期望波长或波长的混合(例如白色光)。在图9D和10的实施例中，迹线410可以相对较窄或者基本上透明以防止光的不期望的阻挡或背反射。例如，透明迹线410可以包括或主要包含铟锡氧化物、铟锌氧化物、铝锌氧化物、碳纳米管、石墨烯、和/或诸如掺杂有聚(苯乙烯磺酸钠)的聚(3,4-乙撑二氧噻吩)等的导电聚合物。
如图11所示，可以将材料910、荧光材料920和反射层930形成在基板1110中的凹处、腔或其它开口1100内，基板1110之后被接合至基板400以使得与图9D的实施例相似地将这些层设置在半导体芯片300上。在该实施例中，材料910甚至可以被省略(即，可以是空气或真空)。尽管未被清晰地示出，但可以在基板1110的凹处形成反射层930，并且荧光材料920可以被形成在基板400上并接近半导体芯片300以形成类似于图10的结构。基板1110可以是易弯曲的或基本刚性的，并且甚至可以是光学透明的或不透明的，因为来自半导体芯片300的光经由基板400发射。腔1100优选为在形状上基本是半球形，但是也可以采用其它形状，例如，椭圆形、抛物面、双曲面、或椎体(具有三个以上基本平坦的侧面)。在一些实施例中，腔1100被图案化为有表面轮廓或纹理，以增大荧光材料920和/或反射层930的表面面积。在一个实施例中，利用防反射涂层来处理基板400面向透明材料910的表面以最小化来自所述表面的反射。
本发明的实施例提供许多优点，包括但不限于以下。第一，例如空气、环氧树脂、或硅酮的透明材料910将荧光材料层370和380与LED芯片热绝缘，减轻了热淬火的风险。第二，不需要分色镜，极大地改善了可制造性并且降低了成本。可代替地，镜面360将入射到其上的由荧光材料颗粒所发射的任意光经由荧光材料层920反射回至透明基板400。第三，非接触式荧光材料壳的半球形状使得暴露于LED芯片300所发射的蓝色光的荧光材料层920的表面面积加倍。这有效地加倍了由透明材料910所限定的、基板400中的圆形开口的光出射度。(换句话说，由于增大的荧光材料层表面面积，从经过透明基板400的所有角度观察，其有效加倍了开口的光亮度。)
第四，已经示出(参见例如Yamada,K.,Y.Imai,and K.Ishi,“Optical Simulationof Light Source Devices Composed of Blue LEDs and YAG Phosphor,”Journal ofLight&Visual Environment 27(2):70-74(2003))(以下称为“Yamada等”))YAG:Ce荧光材料在透射模式中按重量以大约20％的浓度饱和，但是在反射模式中按重量以50％至60％的浓度饱和。因此，荧光材料层920可以具有较高的浓度并且从而提供增大的转换效率。如由“Yamada等”所述，利用YAG:Ce荧光材料，50％的增大的转换效率是可能的。第五，还示出(参见例如“Yamada等”)由蓝色InGaN LED和YAG:Ce荧光材料所生成的光的色度在反射模式中比在透射模式中呈现显著小的变化。因此，本发明可以提供针对荧光材料层920的厚度和均一性的宽松的制造公差。
第六，镜面930反射入射光，而与入射光的入射角度无关并且与入射光是来自LED芯片300的散射蓝色光或来自荧光材料层920的发射光无关。第七，从荧光材料层表面发射的辐射具有朗伯分布。这包括反射的蓝色光和荧光材料发射的光。根据辐射通量传递理论和视角系数几何学，该光的一半确切地将入射在基板400上，而另一半将入射在荧光材料层上。根据该光的波长，该光可以进一步激励荧光材料颗粒，从而提供进一步改善荧光材料的降频转换效率的正光学反馈的形式。(例如，YAG:Ce的激励和发射光谱在大约475nm至525nm的区域中重叠，以使得该区域内的发射光自激励荧光材料而不是被吸收。)
透明材料910的形状名义上是半球形。如果荧光材料910的形状较浅，则荧光材料层的表面面积减小，从而趋于降低透明材料910所限定的基板400中的圆形开口的光出射度。然而，来自LED芯片300的光将不垂直入射至腔周围的荧光材料表面。根据菲涅耳方程，这将趋于增大来自荧光材料层的光谱反射，可提高圆形开口的光出射度。如果透明材料910较深，大于一半的光将在腔内经过多次反射，这将趋于降低光出射度。然而，这可以通过荧光材料层的自激励来补偿。实践中，然后，根据暴露的荧光材料层表面的双向反射分布函数(BRDF)和荧光材料从其自身的发射的自激励所提供的光学增益，透明材料910的比半球形状更深或更浅的形状是最佳的。因此，最佳的腔形状可以是椭圆、抛物面或双曲面。还可以是具有三个以上平坦侧面的椎体。
由镜面930对荧光材料颗粒所发射的光的一半(平均)的反射和荧光材料层920的散射将使得从由透明材料910所限定的基板400中的圆形开口所发射的光均匀。结果，这将改善强度和颜色均匀性，进一步放宽了针对荧光材料层厚度和荧光材料颗粒密度的制造公差。
图12A示出根据本发明各种实施例的电子模块1200(例如，照明模块)的例子。模块1200可以具有外形相对薄的一般平坦的形状。在模块1200的初始或者休止状态，模块1200可以是平坦的、在一个方向上弯曲、在两个方向上弯曲、或者可以具有更复杂的曲率。模块1200的特征可以在于其上具有半导体芯片300的阵列(在图中未示出)的基本易弯曲的基板400。半导体芯片300可以在基板400上以规律的或随机的阵列来组织。在半导体芯片300包括LED的实施例中，阵列中的LED间隙(即，阵列中LED之间的间隔)可以从大约2mm至大约25mm变化。在一个实施例中，通过利用所需的来自用于模块1200的LED的光的总量除以一个LED所发射的光来确定LED间隙。对于本领域技术人员清楚的是，LED间隙是一个LED所发射的光量的函数。例如，要产生相同的总光量，可使用相对较多的发光量相对小的LED，则LED间隙相对较小，可以使用相对较少的发光量相对较大的LED，则间隙相对较大。在一个实施例中，LED间隙至少部分由LED和任意相关联的光学器件或漫射体(包含在例如板1240中或以其他方式)之间的距离来确定。在一个实施例中，LED间隙与LED及其相关联的漫射体之间的距离相似或基本相同。
可以将一个或多个电路板耦合至基板400。如所示出的，将三个电路板1210、1220、1230接附至基板400。电路板1210、1220、1230可以具有长的薄的矩形形状以位于基板400的边缘。驱动电路的部分或全部，例如电流源组件可以位于可以是易弯曲或基本刚性的一个或多个电路板1210、1220、1230上。在一个实施例中，一个或多个电路板1210、1220、1230包括或主要包含利用例如连接器、导电粘合剂、各向异性导电粘合剂或薄膜或导电环氧树脂或柔性连接器而接附至基板400的印刷电路板(PCB)以将各种组件连接至各个的半导体芯片300。在一个实施例中，利用柔性连接器将电路板1210、1220、1230电耦合至基板400，允许电路板1210、1220、1230相对于基板400的定位的灵活性。
可选地，透明板1240可以位于基板400的顶部。在实施例中，用荧光材料920的局部沉积物图案化板1240，如图12B所示，荧光材料920的局部沉积物与发光半导体芯片300对准以使得芯片300所发射的光照射各荧光材料沉积物。在优选实施例中，来自半导体芯片300的光和从荧光材料920发射的光的结合产生具有各种相关色温(CCT)中任一相关色温的白光。在其它实施例中，如图9A-9D、10或11所示，在半导体芯片300上形成荧光材料920，或者甚至可以在板1240的表面上将荧光材料920形成为基本连续的层。图12B是图12A所示的模块1200的一角的放大图。如所示出的，电路板1210可以用作透明板1240的位置止挡。同样，其它电路板1220、1230可以为板1240的提供机械位置参照。图13示出模块1200的分解图，示出了基板400、电路板1210、1220、1230、以及具有荧光材料920的沉积物的板1240。
本发明的各种实施例的特征在于不同的物理结构。例如，模块1200可以具有一个、两个、四个或多个电路板。一个或多个电路板可以不必须延伸基板400的边缘的全部长度，和/或两个以上电路板可以被粘贴至基板400的同一边缘。电路板可以不与基板400的边缘齐平，而是可以突出于一个或多个边缘之上或者可以远离边缘。可以添加空的(即光学透明的、没有荧光材料920的沉积物)材料片作为平板1240的另外的定位器。板1240可以包括诸如透镜、波导、反射器、衍射器和/或漫射体等的光学器件。
可以通过利用引线键合、焊接跳线、柔性连接器、各向异性导电膜或其它方式的电连接来组装不同的基板400以产生一个或多个片的阵列来制作电子模块1200。这种模块1400的实施例在图14中示出，如示出的，这种模块1400是由多个基板400制造的。基板400可以被安装在平面载体1410上，并且可以通过例如电路板1210、1220、1230的电路板在一侧或多侧上划界。如上面针对模块1200所述的，模块1400的特征还可以在于具有与各种基板400上的半导体芯片300对准的荧光材料920或光学元件的区域的板1240。
可以将电路板1210、1220、1230中的任意一者或全部和多个基板400安装在具有或不具有荧光材料和/或光学元件的一个大面积的透明载体1410上以形成具有基本恒定的亮度分布的薄面板，其适用于大范围的使用，例如用于一般的或建筑照明应用或者作为LCD显示面板的背光单元。图15示出这种电子模块1400的分解图，示出多个基板400、电路板1210、1220、1230、以及具有荧光材料920和/或光学元件的区域的板1240。在一些实施例中，模块1400中的各种基板400中的任意或全部可以互不相同，例如，支持不同数量和/或类型的半导体芯片300、荧光材料和/或光学元件。例如，不同的基板400’可以用于内部位置，以及另一不同的基板400”可以用于角位置。各基板400可以是正方形、矩形、六边形、三角形、L形或任意其它棋盘或非棋盘形状。在一些实施例中，荧光材料920在所有位置是相同类型的荧光材料，而在其它实施例中，不同的荧光材料可以在不同的位置使用。荧光材料920可以以除了在板1240上的方式被集成，例如，如图8-11所示。模块1200的形状不是关键的，并且这些模块可以是例如矩形、方形、六边形或任意其它形状以满足设计、建筑或照明需要。
图16A示出包括传感器1610的电子模块1600，传感器1610用于检测诸如空间占位、外部环境光或本领域技术人员已知的其它环境因素等的特征。模块1600中可以包括一个或多个这种传感器1610，并且由此模块1600可以检测不止一种环境因素。传感器1610传来的反馈(例如信号)可以用于操作模块1600，例如，操作一个或多个半导体芯片300。例如，发光半导体芯片300可以被打开或关闭或者被操作以调暗从其发射的光(立即或在时间延迟之后)。驱动电路1620可以被安装在模块1600内并且可以包括反馈系统以使得来自传感器1610的数据能够操作模块1600。驱动电路1620可以包括或主要包含调暗电路。模块1600还可以包括支撑物1630(包括或主要包含例如有机玻璃或其它基本刚性的材料)、支撑框1640和其上粘合有一个或多个半导体芯片300的基板400。盖板1650(包括或主要包含例如有机玻璃或其它基本透明或半透明的材料)还可以包括另外的光学器件。
在各种实施例中，光传感器1610可以被合并至用作光源的多个模块1600的各模块中，以使得光传感器1610对基本由该光源照射的外部环境进行采样。如果光强度大于特定阈值水平，则光源中的模块1600被调暗至使所感测到的光强度(即，来自外部环境中其它光源(例如阳光)和模块1600本身的聚合光强度)是阈值的点。以这种方式，包括一个或多个模块1600的新的或改进的单元可以在不需要安装昂贵的中央照明控制系统的情况下通过收集日光来提供实质的能量节省。这在安装改进单元的情况下是特别的优势，因为其避免了安装在存在的建筑中的中央控制系统所需的线路或其它安装。
在另一实施例中，占位传感器1610被合并在用作光源的一个或多个模块1600中。以与上述相同的方式，占位传感器1610可以对光源所照射的区域进行采样，并且如果不存在占有者，则调暗或关闭光源。这可以在没有“光柱”情形的情况下节省能量，其中在一个占位区域上仅开启一个灯。该模块1600还可以包括用于模块之间的通信的低水平通信系统。通信系统能够实现附近光源的同步以在节约能量的同时提供改进的光质量。该操作还可以与日光收集同步。可以对此使用不同的通信技术，但是各种实施例可以使用有线的、无线的或光学通信，其中，以高的频率调制一个或多个发光半导体芯片300以提供通信信号。
在本发明的一些实施例中，上述控制电路优选包括调制/解调电路，并且甚至可以包括诸如微处理器或微控制器等的电路以处理所发送和/或接收到的通信。信号可以例如表示调节包括模块1600的主照明系统的操作的命令。合适的网络和通信电路在现有技术中被很好地特征化，并且使得所述照明系统相互通信的网络状系统可以在没有过度实验的情况下直接被构造。
在各种实施例中，各模块1600可以感测最近的邻近模块1600(或其它发光固定装置)的状态并且基于所感测到的状态来采取行动。例如，如图16B所示，模块A可以感测其本地区域中的人。周围的模块B、C、D和E可以不感测其本地区域中的人，但是感测A正在发光。控制系统可以被编程以使得针对该情形，由模块B、C、D和E照明的区域中的期望光水平是75％(与模块A所发出的光水平相比)。次接近的邻近模块(未示出)可以不感测其本地区域中的占有者，但是感测它们的邻近模块以75％发光，并且由此可以以正常水平的例如50％的值发光。对邻近模块的多个水平的该方案的延伸是以下自治系统，该自治系统检测占有者并且在模块中自动调节来以对于占有者舒适的方式提供占有者周围的光但是关闭不需要的光以节省能量。再次，可编程控制电路和合适的传感器在本领域中是传统的，并且可以在没有过度实验的情况下被编程来实现期望传感器响应的照明条件(例如，基于所感测到的占有者的光减弱模式)。
在图17所示的实施例中，电子模块1700(与模块1500和/或1600相似)作为用于例如液晶显示器(LCD)组件的背光照明单元(BLU)组件来操作。照明模块1700包括用于照射基板1240(优选为光学透明的)上的荧光材料920的区域的、粘合至基板400的发光半导体芯片300(例如LED和/或激光器)的阵列。(为了清楚，从各图中省略了基板400的弯曲和/或变形、半导体芯片300的任意非平面、迹线410和粘合剂510。)合成光1710(包括或主要包含半导体芯片300所发射的未转换的光和/或被荧光材料920转换成不同波长的光)穿过可以被压印或模制在基板1730(优选为光学透明的)上的一个或多个光学元件1720(例如，菲涅耳透镜)。然后，光1710优选照射光学漫射体1740。然后，漫射光优选穿过交叉亮度增强膜1750、1760(例如，由3M公司制造的Vikuiti BEF)，其部分地准直并且进一步漫射照射LCD组件1770的光。在另一实施例中，半导体芯片和荧光材料920如图8-11所示被集成。
图18A示出还作为用于例如LCD组件的BLU组件操作的电子模块1800。照明模块1800包括粘合至基板400的发光半导体芯片300(例如，LED和/或透镜)的阵列，其中，来自该阵列的光1810照射均匀包括或主要包含荧光材料(诸如荧光材料920)的基板1820。与模块1700相似，然后，合成和/或转换后的光穿过交叉亮度增强膜1750、1760，其部分准直并且进一步漫射照射LCD组件1770的光。
图18B示出还作为用于例如LCD组件的BLU组件操作的电子模块1801。照明模块1801包括粘合至基板400的发光半导体芯片300(例如LED和/或激光器)的阵列、具有阱810(参见图8A)的第二基板800，其中，第二基板800位于基板400上以使得半导体芯片300在阱810内，阱810完全或部分地填充有荧光材料920。包括来自半导体芯片300和荧光材料920的光的光1811穿过交叉亮度增强膜1750、1760，亮度增强膜1750、1760部分准直并进一步漫射照射LCD组件1770的光。
图19和20示出与用作一般照明用的平面光源的模块1700、1800和1801相似的电子模块。如图19所示，电子模块1900包括用于照射基板1240(优选为光学透明的)上的荧光材料920的区域的、粘合至基板400的发光半导体芯片300(例如LED和/或激光器)的阵列。合成光(包括或主要包含半导体芯片300所发射的未转换的光和/或被荧光材料920转换成不同波长的光)穿过可以被压印或模制在基板1730(优选为光学透明的)上的一个或多个光学元件1720(例如，菲涅耳透镜)。在另一实施例中，如图8-11所示集成半导体芯片和荧光材料920。
同样，图20示出还包括粘合至基板400的发光半导体芯片300(例如LED和/或激光器)的阵列的电子模块2000。在模块2000中，以参考图8A-8D所述的方式在荧光材料820中“封装”一个或多个半导体芯片。合成光(包括或主要包含半导体芯片300所发射的未转换的光和/或被荧光材料820转换成不同波长的光)可以穿过各种光学器件中的任意光学器件，例如，图20中所示出的非对称菲涅耳透镜2010和/或全息漫射体2020。光学器件可以作为透明基板2030的一部分形成在透明基板2030上，和/或接合至透明基板2030。透镜2010可以以期望距离远离半导体芯片300定位，以使得在轴上观察时各半导体芯片300的图像基本均匀地填充相关联透镜2010的出射光瞳。发光芯片300的全部或一部分可以与例如透镜的光学元件相关联。在一个实施例中，发光芯片300的阵列一对一地与光学元件的阵列相关联。
参考图21、22A和22B，在各种实施例中，各自具有粘合至其上的一个或多个发光半导体芯片300的多个基板400被组装在一起以形成作为商用照明产品用的临时替换的模块2100。各基板400及其相关联的半导体芯片300可以与其它模块独立地被组装。基板400可以被分类(或“装箱”)以使得它们具有相似或互补的特性，例如相关色温、光输出和诸如正向电压等的电子特性。
如图22A和22B所示，各基板400的特征在于一个或多个发光半导体芯片300(例如，LED和/或激光器)，并且还可以以图8A-8D、9A-9D、10或11所述的方式接合至包含荧光材料820的区域的基板800。电迹线410可以结束于连接焊盘2200以便于半导体芯片300至驱动电路2210的电连接。半导体芯片300的各串的电连接优选在基板400的一侧(例如以图7B所述的方式)以将模块2100的发光区域与驱动电路2210和/或其它电子组件分离。
如图21-23所示，几个基板400可以被组装在一起以形成较大的发光模块2100。基板400可以被组装在较大的基板2220上，基板2220可以具有在内部包含和/或在其上接合或形成的光学元件(例如，离散光学器件、漫射体、微小光学器件和/或其它光学元件)。基板2220还优选是透明的并且可以是易弯曲或基本刚性的。优选地，光学元件包括或主要包含被模制至刚性基板2240(和/或基板2220)中的透镜2230(诸如菲涅耳透镜)。反射器2250可以可选地被设置在模块2100的至少一部分的顶部以反射从例如基板2220反射的任意光。
如图23所示，模块2100可以被安装至外壳中。模块2100可以被接附和/或放置在刚性框2300(可以包括或主要包含一种或多种基本刚性的材料，例如金属、塑料)内以提供机械支撑。用于对半导体芯片300和任意其它电路(例如，驱动电路2210、控制电路、接口等)供电的电源2310可以被设置在框2300的顶面2320上。由此安装，模块2100可以用作用于建筑中已存在的光源的改进配套元件、用于已存在光源的替换光源或用于新的构造的新的光源产品。可选地在厚度上小于大约1英寸的薄的规格使得模块2100可在许多不同的情况下使用。封装模块2100可以具有匹配现有的商用装置的规格，例如一英尺乘四英尺、两英尺的平方(即，两英尺乘两英尺)、和/或两英尺乘4英尺，或者可以具有其它形状和规格以满足各种设计或照明需求。
图24A和24B分别示出可以用作针对例如两英尺平方光源的改进的模块2400的背面和正面。图25示出为了清楚而省略许多组件(例如，荧光材料、光学器件和驱动电路)的模块2400的放大后的截面。单个基板400可以(经由粘合剂或诸如夹具等的机械装置)被安装至单个较大的基板2410，基板2410可以包括或主要包含例如玻璃和/或塑料。然后，基板2410可以被接附至大的机械支撑薄片2420(其可以包括或主要包含诸如金属等的刚性材料)。可选的漫反射器2430可以被设置在基板2410和机械支撑薄片2420之间。如所示出的，通过例如螺丝钉2450的方式将上述组件保持在c通道型挤压件(extrusion)2440中。螺丝钉2450还可以将小的c通道2440附加至较大的c通道挤压件2460，c通道挤压件2460在机械支撑薄片2420的背面上几乎垂直地延伸。以这种方式，可以使得整个组件在机械上是刚性的以防止基板2410的可预见的下陷。大的c通道挤压件2460还有利地提供用于电源和/或驱动器2470的机械安装点，其中电源和/或驱动器2470用于将所需电压传送至阵列周围的半导体芯片300和驱动电路板2480。
图26示出包括漫射体薄片2600和钢制框2610的完整的模块2400的部分分解图，其中，钢制框2610保持用于典型的两英尺平方荧光灯凹形反光槽光源的透镜。支架2620可以用于设置漫射体薄片2600和基板2410之间的距离。如所示出的，完整的模块和漫射体薄片可以被容易地插入框2610中，并且一旦如图27所示被组装，就可以如用于荧光灯光源的改进配套元件那样提供的简单和薄的方便的解决方案。图28A和28B分别示出具有和不具有漫射体薄片2600的钢制框中的完整的模块2400的底视图。
示例
示例1
在玻璃和聚对苯二甲酸乙二醇酯(PET)基板上形成1mm宽的导电迹线，其中，PET基板具有大约5密尔的厚度。导电迹线包括顺次蒸发至基板上的Cr的底层和Au的顶层。Cr的厚度是大约30nm，Au厚度是大约300nm。导电迹线在要接附LED的位置具有宽度大约90μm的间隙。LED大约13密尔宽、大约24密尔长，并且在芯片的同一侧具有两个触点。Kyocera0604CACA被分配在间隙上，以使得与间隙邻近的各导电迹线的端部的一部分以及间隙区域被ACA覆盖。然后触点侧朝下地将LED芯片放置在ACA上，以使得n触点的至少一部分在间隙的一侧的迹线的至少一部分上，以及p触点的至少一部分在间隙的另一侧的迹线的至少一部分上。然后，将具有LED的PET薄片在热压力机中放置在柔性垫上，并使LED面朝上。将一片玻璃放置在LED上，并且应用压力机的加热板部分。将板设置为125℃。施加压力并且将PET薄片留在压力机上10分钟，然后从压力机移除PET薄片，并且允许在移除表面上的玻璃之前冷却PET薄片。在热压操作之后，薄片在LED所在的位置微凹，这表示PET薄片在处理期间的变形。接附至PET基板的LED芯片针对导电100％弯曲，没有短路或开路。经由等同处理的接附至玻璃载片的LED芯片呈现大比例(约50％以上)的断续接触失效。
示例2
在具有大约5密尔的厚度的PET基板上形成1mm宽的导电迹线。通过银墨的丝网印刷在基板上形成导电迹线。银丝网印刷迹线的高度是大约4μm。导电迹线在要接附LED的位置具有宽度为大约90μm至150μm的间隙。LED是大约13密尔宽、大约密尔长，并且在芯片的同一侧具有两个触点。Kyocera 0604C ACA被分配在间隙上，以使得与间隙邻近的各导电迹线的端部的一部分以及间隙区域被ACA覆盖。然后触点侧朝下地将LED芯片放置在ACA上，以使得n触点的至少一部分在间隙的一侧的迹线的至少一部分上，以及p触点的至少一部分在间隙的另一侧的迹线的至少一部分上。然后，将具有LED的PET薄片在热压力机中放置在柔性垫上，且LED面朝上。将一片玻璃放置在LED上，并且应用压力机的加热板部分。将加热板设置为125℃。施加压力，并且将PET薄片留在压力机上10分钟，然后从压力机移除PET薄片，并且允许在从表面移除玻璃之前冷却PET薄片。如在示例1中所提到的，在热压操作之后，薄片在接附LED的位置微凹，这表示PET薄片在处理期间的变形。接附至PET基板的LED芯片针对导电超过99.8％弯曲，针对超过7000个芯片的放置的仅0.2％的故障LED短路。
示例3
装置的特征在于接附至如上所述的易弯曲基板的发射蓝色光的LED，并且荧光材料混合物被设置在LED周围的阱中，以使得从装置发射的光基本上是具有特定名义相关色温(CCT)和至少75的显色指数(CRI)的白色。荧光材料混合物包括6％-12％重量的发黄光的Al50i2Y3:Ce2+荧光材料(NYAG4563-S)、10％-50％重量(相对于第一荧光材料)的发黄褐色光的(SrBaMg)2SiO4:Eu2+荧光材料(O6040)、3％-30％重量(相对于第一荧光材料)的发红色光的CaAlSiN3:Eu2+荧光材料(R6535)、以及1％-5％重量(相对于第一荧光材料)的发绿色光的(SrBaMg)2SiO4:Eu+荧光材料(Y3957)，所有荧光材料可以从IntematixCorporation of Fremont,CA获得。
以1％-5％的重量比(相对于第一荧光材料)的从Cabot Corporation ofBillerica,MA可获得的气相二氧化硅(CAB-O-SIL CT-1221)和以1％-2％的重量比的从DowCorning Corporation可获得的光学透明的硅酮弹性体(Sylgard 184)来合成荧光材料混合物。气相二氧化硅(在其它实施例中除了气相二氧化硅以外还配合使用气相氧化铝或者使用气相氧化铝代替气相二氧化硅)减轻了荧光材料颗粒凝聚并且提高了从荧光材料的光提取效率。荧光材料混合物被除去气体，然后被注入阱中。利用最大尺寸为27-32刻度的3cc注射器来注入混合物，并且通过以40psi的压缩空气的方式或机械启动的注射器来注入荧光材料混合物。通过限制注射器的冲程长度或者将压缩空气的应用限制为预定时间(例如，2至7秒)以获得250到500μm的厚度。
荧光材料混合物的两种不同的配方产生了不同的CCT值。第一种混合物提供了3500K的CCT，并且包括10％的NYAG4653-S、25％的R6535、3％的气相二氧化硅、以及具有的的聚二甲基硅氧烷(PDMS)材料，折射率为1.43，并且具有大约250μm的厚度。第二种混合物提供了5000K的CCT，并且包括8.5％的NYAG4653-S、5％的R6535、3％的气相二氧化硅、以及聚二甲基硅氧烷(PDMS)材料，折射率为1.43，并且具有大约250μm的厚度。在另一实施例中，荧光材料粘合剂是具有大约1.53的折射率的DowOE-6550。
这里使用的术语和表达用作说明的术语和表达并且没有限制，并且使用这些术语和表达式不意图排除所示和所述的特征的等价物及其一部分。另外，已经说明了本发明的特定实施例，对于本领域普通技术人员明显的是，可以在不背离本发明的精神和范围的情况下使用包括这里所公开的概念的其它实施例。因此，所述实施例不考虑所有方面，仅为示出性和限制性的。

Claims (25)

1.一种电子装置，包括：
无机发光二极管，具有间隔开的第一触点和第二触点；以及
柔性基板，在其第一表面上具有第一导电迹线和第二导电迹线，所述第一导电迹线和所述第二导电迹线通过二者之间的间隙而在所述基板上分离，
其中，利用压力激活的粘合材料将所述第一触点和所述第二触点分别粘合并电连接至所述第一导电迹线和所述第二导电迹线，没有电桥接所述迹线或所述触点，并且在所述第一触点和所述第一导电迹线之间以及在所述第二触点和所述第二导电迹线之间没有凸块，
其中，所述第一导电迹线和所述第二导电迹线具有相同的厚度，并且
其中，所述基板包括所述第一导电迹线和所述第二导电迹线之间的局部变形，用于在操作所述发光二极管期间保持所述触点和所述迹线之间的电连接，其中，所述第一触点和所述基板之间的距离与所述第二触点和所述基板之间的距离相等。
2.根据权利要求1所述的装置，其中，间隔开的所述第一触点和所述第二触点是非共面的，并且所述第一触点和所述第二触点分别粘合并电连接至所述第一导电迹线和所述第二导电迹线，尽管所述第一触点和所述第二触点非共面。
3.根据权利要求1所述的装置，其中，所述基板是柔性的并且是可变形的。
4.根据权利要求1所述的装置，其中，所述无机发光二极管包括半导体材料，所述半导体材料包括GaN、AlN、InN、硅、GaAs、InAs、AlAs、InP、GaP、AlP、InSb、GaSb、AlSb、ZnO或者它们的混合物中的至少一者。
5.根据权利要求1所述的装置，其中，所述粘合材料包括仅将所述第一触点电连接至所述第一导电迹线并且仅将所述第二触点电连接至所述第二导电迹线的各向异性导电粘合剂。
6.根据权利要求5所述的装置，其中，所述各向异性导电粘合剂的一部分被设置在所述间隙中并且将第一触点与第二触点绝缘。
7.根据权利要求1所述的装置，其中，所述粘合材料能够通过施加热或紫外光中的至少一者而固化。
8.根据权利要求1所述的装置，其中，所述粘合材料包括仅将所述第一触点电连接至所述第一导电迹线并且仅将所述第二触点电连接至所述第二导电迹线的基本各向同性的导电粘合剂。
9.根据权利要求1所述的装置，其中，所述无机发光二极管跨越所述第一导电迹线和所述第二导电迹线之间的间隙延伸，并且还包括最接近所述无机发光二极管的、跨越所述第一导电迹线和所述第二导电迹线之间的间隙延伸的第二无机发光二极管。
10.根据权利要求1所述的装置，其中，所述第一导电迹线和所述第二导电迹线包括银、金、铝、铬、铜、碳或导电墨水中的至少一者。
11.根据权利要求1所述的装置，其中，所述基板包括聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚碳酸酯、聚醚砜、聚酯、聚酰亚胺、聚乙烯中的至少一者。
12.根据权利要求1所述的装置，还包括用于将所述无机发光二极管所发射的光的至少一部分转换成不同波长的光的荧光材料。
13.根据权利要求1所述的装置，其中，所述基板针对所述无机发光二极管所发射的波长的反射率大于80%。
14.根据权利要求1所述的装置，其中，所述基板针对所述无机发光二极管所发射的波长的透射率大于80%。
15.根据权利要求1所述的装置，其中，所述发光二极管发射白光。
16.根据权利要求15所述的装置，其中，所述白光具有在2000 K至7000 K的范围内的相关色温。
17.根据权利要求1所述的装置，其中，所述发光二极管是封装的发光二极管。
18.根据权利要求1所述的装置，其中，所述发光二极管是发光二极管裸芯片。
19.根据权利要求1所述的电子装置，还包括电连接至所述发光二极管的电源。
20.根据权利要求1所述的装置，还包括：
多个附加发光二极管，每个附加发光二极管具有间隔开的第一触点和第二触点，所述发光二极管和所述附加发光二极管在所述基板上以二维阵列布置。
21.根据权利要求1所述的装置，还包括光学元件，所述光学元件布置为透射所述发光二极管所发射的光。
22.根据权利要求21所述的电子装置，还包括：
多个附加发光二极管，每个附加发光二极管具有间隔开的第一触点和第二触点，所述发光二极管和所述附加发光二极管在所述基板上以二维阵列布置；以及
多个附加光学元件，每个附加光学元件被设置在一个附加发光二极管上并且光学地耦合到所述一个附加发光二极管，
其中，所述光学元件光学地耦合至所述发光二极管，以及每个附加光学元件光学地耦合至一个附加发光二极管。
23.根据权利要求1所述的电子装置，还包括：
设置在所述基板上的多个附加发光二极管；以及
外壳，所述基板至少部分地设置在所述外壳中以及所述外壳被配置为透射所述发光二极管和所述多个附加发光二极管所发射的光。
24.根据权利要求1所述的电子装置，还包括设置在所述基板上、电连接至所述发光二极管的电路。
25.根据权利要求24所述的电子装置，其中，所述电路包括控制电路和/或调暗电路。
CN201610228697.7A 2010-06-29 2011-06-29 具有易弯曲基板的电子装置 Expired - Fee Related CN105870312B (zh)

Applications Claiming Priority (17)

Application Number Priority Date Filing Date Title
US35946710P 2010-06-29 2010-06-29
US61/359467 2010-06-29
US36317910P 2010-07-09 2010-07-09
US61/363179 2010-07-09
US37670710P 2010-08-25 2010-08-25
US61/376707 2010-08-25
US39012810P 2010-10-05 2010-10-05
US61/390128 2010-10-05
US39302710P 2010-10-14 2010-10-14
US61/393027 2010-10-14
US201161433249P 2011-01-16 2011-01-16
US61/433249 2011-01-16
US201161445416P 2011-02-22 2011-02-22
US61/445416 2011-02-22
US201161447680P 2011-02-28 2011-02-28
US61/447680 2011-02-28
CN201180032811.4A CN102959708B (zh) 2010-06-29 2011-06-29 具有易弯曲基板的电子装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201180032811.4A Division CN102959708B (zh) 2010-06-29 2011-06-29 具有易弯曲基板的电子装置

Publications (2)

Publication Number Publication Date
CN105870312A CN105870312A (zh) 2016-08-17
CN105870312B true CN105870312B (zh) 2020-01-31

Family

ID=56637736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610228697.7A Expired - Fee Related CN105870312B (zh) 2010-06-29 2011-06-29 具有易弯曲基板的电子装置

Country Status (1)

Country Link
CN (1) CN105870312B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251645A (ja) * 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
JP3509642B2 (ja) * 1999-06-24 2004-03-22 松下電器産業株式会社 半導体装置の実装方法および実装構造
JP4083638B2 (ja) * 2003-07-30 2008-04-30 東北パイオニア株式会社 フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法
US20050110161A1 (en) * 2003-10-07 2005-05-26 Hiroyuki Naito Method for mounting semiconductor chip and semiconductor chip-mounted board
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
TW200802928A (en) * 2006-06-13 2008-01-01 Bright View Electronics Co Ltd A flexible ribbon illumination device and manufacture method thereof

Also Published As

Publication number Publication date
CN105870312A (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
US9426860B2 (en) Electronic devices with yielding substrates
US11189753B2 (en) Solid state light sheet having wide support substrate and narrow strips enclosing LED dies in series
US10978402B2 (en) Electronic devices with yielding substrates
CN105870312B (zh) 具有易弯曲基板的电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200131