DE102006043215A1 - Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung - Google Patents

Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung Download PDF

Info

Publication number
DE102006043215A1
DE102006043215A1 DE102006043215A DE102006043215A DE102006043215A1 DE 102006043215 A1 DE102006043215 A1 DE 102006043215A1 DE 102006043215 A DE102006043215 A DE 102006043215A DE 102006043215 A DE102006043215 A DE 102006043215A DE 102006043215 A1 DE102006043215 A1 DE 102006043215A1
Authority
DE
Germany
Prior art keywords
adhesive
chip
spacers
depot
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006043215A
Other languages
English (en)
Inventor
Martin Dr. Rer. Nat. Reiss
Kerstin Dr.-Ing. Nocke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102006043215A priority Critical patent/DE102006043215A1/de
Priority to CNA2007101453494A priority patent/CN101165865A/zh
Publication of DE102006043215A1 publication Critical patent/DE102006043215A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

Die Erfindung betrifft ein Verfahren zur koplanaren Montage eines Chips auf einer Unterlage, indem as eine Verteilung von zueinander beabstandeter Klebestellen aufgebracht wird, über die Chip und Unterlage unter Einstellung eines Zwischenraumes miteinander verbunden werden. Der Erfindung liegt die Aufgabe zugrunde, ein Herstellungsverfahren und eine damit hergestellte Anordnung anzugeben, die eine zuverlässige mechanische Verbindung zwischen einem Chip und einer Unterlage mit mehreren Klebstoffpads aufweist, wobei während des Herstellungsprozesses eine hohe Formstabilität und Koplanarität zwischen Chip und Unterlage gewährleistet ist. Diese Aufgabe wird dadurch gelöst, dass jede Klebestelle der Verteilung aus einem lokal begrenzten, härtbaren Klebstoffdepot in Verbindung mit einem einzeln platzierten Abstandshalter hergestellt wird.

Description

  • Die Erfindung betrifft ein Verfahren zur koplanaren Montage eines Chips auf einer Unterlage, indem auf der Unterlage und/oder auf einer Seite des Chips eine Vielzahl von zueinander beabstandeter Klebestellen aufgebracht wird, über die Chip und Unterlage unter Einstellung eines Zwischenraumes zwischen beiden verbunden werden.
  • Die Erfindung betrifft ebenso eine Anordnung eines Chips auf einer Unterlage, die nach einem solchen Verfahren hergestellt wird. In dieser Anordnung liegen sich die miteinander zu verbindenden Flächen mit einem Abstand gegenüber und ein Haftmedium verbindet beide Flächen punktuell, so dass ein Zwischenraum zwischen dem Chip und der Unterlage verbleibt.
  • Bekanntermaßen erfolgt die mechanische Befestigung von Chips (Diebonden) auf einer planen Fläche, insbesondere das Diebonden auf einem Trägersubstrat zunehmend durch Kleben, indem in der Regel eine vorgesehene Chip-Landefläche mit einem als Haftmittel dienenden Klebstoff versehen und anschließend der Chip definiert auf der Landefläche abgesetzt wird. Im Verlauf des darauf folgenden Aushärtens des Klebstoffs entsprechend einem sowohl durch dessen Materialeigenschaften als auch durch den Anwendungsfall des integrierten Chips bestimmten Druck-Temperatur-Regime wird der Klebstoff verflüssigt und die flächige, stoffschlüssige Verbindung zwischen Chip- und Substratoberflache realisiert. Als Haftmedium werden derzeit neben Klebebändern (Tapes) zunehmend mittels Dispensen, Stempeln oder Drucken auftragbare pastöse Klebstoffe eingesetzt.
  • In Abhängigkeit von den unterschiedlichen Diebondverfahren und den verschiedenen Anwendungen des integrierten Chips gibt es eine Vielzahl von Klebematerialien, deren Eigenschaften sich sehr gut und über einen breiten Bereich einstellen lassen. Beispielsweise unterscheiden sie sich außer in der Festigkeit im eingebauten Zustand auch in ihren Verarbeitungstemperaturen, in der Benetzungsfähigkeit, in ihren substantiellen Zusammensetzungen und daraus folgend insbesondere ihre thermischen und elektrischen Eigenschaften.
  • Die flächige Klebeverbindung zwischen einem Chip und einem Trägersubstrat ist einem besonderen Stresseintrag ausgesetzt, da vornehmlich durch die unterschiedlichen Wärmeausdehnungskoeffizienten der zu verbindenden Materialien, dem Silizium des Chips und dem Kunststoff des Substrats, unter Temperaturbelastung, wie sie bei speziell bei Temperaturwechseltests oder der Voralterungsprüfung vorkommen, auf die Klebeverbindung Normal- und Scherspannungen einwirken. Die zum Teil extremen Stressmomente können bis zum Ausfall oder zur Fehlfunktion des Bauteils infolge der Zerstörung der Klebeverbindung führen, insbesondere wenn sie nach der Montage des Chips in einem Gehäuse einer zweiten Montage, der Integration des Gehäuses in der Schaltung, und somit einem weiteren Temperaturwechsel ausgesetzt ist.
  • Ein übliches Verfahren zur Stress-Reduzierung und zum Schutz des Bauteiles besteht in der Verwendung eines Klebstoffmaterials mit hoher Flexibilität, wodurch die Klebstoffschicht einen großen Teil der zwischen dem Bauteil und dem Substrat entstehenden Spannungen aufnehmen kann. Dafür ist es jedoch erforderlich, dass eine, von der jeweiligen Chipgröße abhängige Mindestdicke der Klebstoffschicht eingehalten wird, welche die Spannungen aufnimmt und den Stressausgleich innerhalb der Schicht gewährleistet. Ein Einstellen und Kontrollieren des Abstandes ist jedoch lediglich in den durch das Equipment möglichen Toleranzen über den Verfahrweg des Diebondwerkzeugs möglich.
  • Auch wenn der Abstand des Chips vom Substrat hinreichend genau einstellbar sein sollte, besteht ein Nachteil bei der Verwendung niederviskoser Klebematerialien darin, dass es eher zu einem mehr oder weniger ausgeprägten Verkanten des Chips gegenüber der Substratoberfläche kommt, so dass beide miteinander zu verbindenden Flächen nicht parallel zueinander liegen. Das führt zu einer ungleichmäßigen Stressverteilung innerhalb der Klebeverbindung bis zum Bruch der Klebeverbindung insbesondere bei Unterschreitung der für den Spannungsausgleich erforderlichen Mindestdicke. Ein weiterer wesentlicher Nachteil bei der Verwendung hochviskoser Klebstoffmaterialien liegt in deren schlechterer Benetzbarkeit der zu verbindenden Flächen, was insbesondere in Verbindung mit den bereits dargestellten Nachteilen zu einer deutlich geringeren Zuverlässigkeit der Klebeverbindung führt.
  • Zur Einstellung eines gleichmäßigen Abstandes zwischen dem Chip und der Unterlage ist es bekannt, in das Haftmedium Abstandshalter einzubringen. So werden in einer Reihe Patentschriften Klebeverbindungen und Verfahren zu deren Herstellung beschrieben, in denen dem Klebematerial verschiedenartige Füllkörper solcher Größe beigemischt werden, dass der Durchmesser der größten Füllkörper dem einzustellenden Abstand entspricht. In der WO 03/025081 A1 z. B. sind die Füllkörper Kugeln aus organischem Material. Diese Kugeln werden entweder vorgehärtet und anschließend auf eine der miteinander zu verbindende Fläche gedruckt, bevor darüber das Klebematerial gedruckt oder dispenst wird oder die Füllkörper werden vor dem Auftrag des Klebematerials mit diesem vermischt, dann diese Mischung auf die Fläche kissenartig aufgebracht und unter Druckeinwirkung verteilt.
  • Beide Varianten weisen wesentliche Nachteile auf. So kann bei der zweiten Ausführung nicht reproduzierbar gewährleistet werden, dass tatsächlich der erforderliche Abstand eingestellt wird. Denn dies erfordert die Ausrichtung der Füllkörper nebeneinander. Aber insbesondere in pastösen Klebstoffen ist eine Bewegung der Füllkörper zur Ausrichtung sehr erschwert, so dass eine Stapelung und infolge dessen ein vergrößerter Abstand sowie ein Verkanten auftreten können. Mit der ersten Ausführung hingegen werden die Füllkörper gezielt positioniert, um deren unbeabsichtigte Stapelung zu verhindern. Dieser zusätzliche Prozessschritt erfordert jedoch zusätzliche Kosten und Zeit.
  • Um dieses Problem zu umgehen werden in der US 6,247,637 B1 eine geringe Anzahl Abstandshalter der erforderlichen Größe aus einer einlagigen Anordnung der Abstandshaltern mit Nadeln erfasst und in das flächig auf einer Verbindungsfläche aufgebrachte Haftmedium platziert. Aber auch dieses Verfahren gewährleistet nur dann die Anordnung der Abstandshalter nebeneinander, wenn sie zuvor tatsächlich einlagig und mit einer solchen Dichte angeordnet werden, dass die eintauchende Nadel die definierte Anzahl Abstandshalter erfasst. Diese Anordnung der Abstandshalter und deren Aufnahme erfordert zusätzliche, kosten- und zeitaufwändige Verfahrensschritte.
  • Ein weiterer Stresseintrag in diese substratbasierten Packages erfolgt durch Feuchteintrag, da insbesondere der Klebstoff und auch das Substrat relativ viel Feuchtigkeit aufnehmen können. Infolge des Feuchtigkeitsgehalts kann es bei nachfolgenden Wärmebehandlungen des Packages zum so genannten Popcorn-Effekt und in der Folge zum Ablösen des Mold-Compounds und/oder des Chips vom Substrat kommen.
  • Um den Anteil an Klebematerial innerhalb des Packages zugunsten des Mold-Compounds zu verringern, wird in der DE 101 33 361 C2 vorgeschlagen, den Chip nicht vollflächig auf dem Substrat aufzukleben. Es werden Klebstoffstege, Klebstoffstreifen oder Klebstoffpunkte zu einer Klebschicht auf das Trägersubstrat aufgebracht, wobei der Klebstoff aus einem temperatur härtenden Klebstoff besteht. Damit wird das Chip auf das Trägersubstrat mit einem Zwischenraum zwischen Chip und Trägersubstrat montiert. Ein derartiger Klebstoff ist jedoch in sich noch nicht mechanisch stabil. Erst durch das Einbringen eines Mold-Compound in den Zwischenraum zwischen Chip und Trägersubstrat und einem anschließenden Erhitzen dieses Mold-Compound auf eine Temperatur die über der Aushärte-Temperatur des Klebstoffs liegt, wird eine Verfestigung der Klebstoffpunkte erreicht und damit eine mechanische Stabilität eingestellt.
  • Zwar ist es auf diese Weise möglich, den Klebstoffeinsatz unter dem Chip zu reduziert, allerdings bestehen Probleme mit einer Koplanarität zwischen der Chipoberfläche und dem Trägersubstrat. Bis zu einem Aushärten der Klebstoffschicht ist diese nämlich noch mechanisch bewegbar. Wenn es nunmehr durch ein Einfüllen von dem Mold-Coumpound oder sonstigen mechanischen Einflüssen zu einem Verschieben der Oberfläche des Chips kommt, so ist diese nicht mehr koplanar zu dem Trägersubstrat. Dies ist für nachfolgende Verarbeitungsprozesse von erheblichem Nachteil. Insbesondere ist für den Aufbau von Stacks, d. h. von einem Stapel von Halbleiterchips eine Koplanarität erforderlich.
  • Die erfindungsgemäße Aufgabe besteht nunmehr darin, eine Anordnung mit einer zuverlässigen mechanischen Verbindung zwi schen einem Chip und einer Unterlage mit mehreren Klebstoffpads während des Herstellungsprozesses mit einer hohen Formstabilität zu gestalten und eine hohe Koplanarität zwischen Chip und Unterlage zu gewährleisten. Aufgabe ist es ebenso, ein Verfahren zur Herstellung einer solchen Verbindung anzugeben.
  • Die Aufgabe wird gemäß der Erfindung verfahrensseitig durch ein Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Eine Anordnung, welche die Aufgabe löst, weist die Merkmale gemäß Anspruch 11 auf. Vorteilhafte Ausgestaltungen des Verfahrens und der Anordnung sind den Ansprüchen 2 bis 10 sowie 12 bis 19 zu entnehmen.
  • Mit dem erfindungsgemäßen Auftrag lokal begrenzten Klebestellen, die nur einen einzelnen, genau auf dem Klebstoffdepot platzierten Abstandshalter enthält, werden sowohl die Nachteile des Standes der Technik hinsichtlich der Anordnung der Abstandshalter überwunden als auch eine Minimierung des hydrophilen Klebstoffs im Package erzielt. Die Abstandshalter werden nach einer vordefinierten Verteilung einzeln auf die Unterlage oder den Chip geklebt und anschließend mit dem zweiten Fügepartner verklebt.
  • Die Verteilung der Klebestellen kann entsprechend unterschiedlicher Parameter vorgenommen werden, insbesondere der Parameter, die auf die thermische und mechanische Stressbelastung der Klebeverbindung Einfluss haben. In jedem Fall ist das die Größe des Chips, aber ebenso die Größe des Packages, in welches der Chip integriert wird, dessen Leistungsparameter oder dessen Anwendungsfälle. Darüber hinaus beeinflussen auch die Größe und Form der Abstandshalter selbst deren Verteilung.
  • Es ist für den Fachmann selbstverständlich, dass zur Herstellung einer koplanaren Verbindung jeder Abstandshalter solch eine Form aufweisen muss, dass er in Abhängigkeit von dem verwendeten Werkzeug so platzierbar sein muss, dass er sich mit einer definierten, stets gleich großen Ausdehnung zwischen den beiden Fügepartnern erstreckt. Nur so ist an jeder Klebestelle der gleiche Abstand einstellbar. Auf einfachste Weise ist das mit kugelförmigen Abstandshaltern gleichen Durchmessers zu gewährleisten. Da erfindungsgemäß die Abstandshalter jedoch ein zeln platziert werden, sind unter Verwendung eines entsprechend angepassten Werkzeugs auch andere Formen möglich, sofern sie mittels dieses Werkzeugs so platzierbar sind, dass sie sich mit einer übereinstimmenden Ausdehnung zwischen Chip und Unterlage erstrecken. Z. B. wären zylinderförmige Abstandshalter mit gleichem Durchmesser und/oder gleicher Höhe verwendbar oder Würfel oder auch Abstandshalter mit elliptischem Querschnitt.
  • Für das Material der Abstandshalter kann ebenfalls auf jene zurückgegriffen werden, die nach den bisherigen Technologien verwendet wurden, in denen eine Mischung aus Klebstoff mit Abstandshaltern verwendet wurde. Das erfindungsgemäße Verfahren stellt hinsichtlich des Materials keine anderen Anforderungen an die Abstandshalter, als die bekannten Verfahren. Anwendbar sind deshalb solche Abstandshalter, die während des Diebondens nicht kollabieren.
  • Gleiches trifft auch auf das Material des Klebstoffs zu, auch hier können die bekannten und erprobten Materialien eingesetzt und das Diebonden mit den bekannten Methoden ausgeführt werden.
  • Die Platzierung der Abstandshalter kann mit solchen Werkzeugen erfolgen, die einen einzelnen Abstandshalter aufnehmen können.
  • Dies gestatten z. B. solche Werkzeuge, die auch für die Platzierung von Lotkugeln angewendet werden. Auch der erprobte Stempeldruck (Stencil Printing) ist anwendbar, indem die Zuführungsoffnung des Stencils, durch welche das zu stempelnde Material, hier die Abstandshalter, fortlaufend zugeführt wird, auf die Form und Größe des Abstandshalters abgestimmt ist Dieses Verfahren ist auf die verschiedensten Fügepartner anwendbar. So können Chips auf verschiedenartige Substrate geklebt werden ebenso auch Chips miteinander verbunden werden. Das Kleben eines Chips auf einem anderen ist für die Herstellung so genannter Multi-Chip-Packages erforderlich, in denen mehrere Chips übereinander gestapelt werden. Auch die Art der mit dem erfindungsgemäßen Verfahren zu verbindenden Chips unterliegt keinen anderen Beschränkungen, als bei bekannten Verfahren. Die gezielte Platzierung der Klebestellen entsprechend einer vordefinierten Verteilung stellt eher einen Vorteil dar, da die Verteilung auf die Oberfläche des Chips abstimmbar ist. So können Chips mit zentral angeordneten Bond-Pads ebenso mit ihrer aktiven, die Bond-Pads aufweisenden Seite geklebt werden, wie Chips mit Bond-Pads im Randbereich.
  • Das Aufbringen des lokal begrenzten Klebstoffdepot und des vereinzelten Abstandshalters kann auf verschiedene Weise erfolgen. Als besonders vorteilhaft erweist es sich, wenn jedes Klebstoffdepot aus einem Klebstoffpad auf der Unterlage und einem korrespondierenden Klebstoffpad auf dem Chip besteht und beide Klebstoffpads entsprechend der Klebestellenverteilung aufgebracht werden.
  • Von Vorteil erweist sich in dieser Ausgestaltung, dass eine minimale Menge an Klebstoffmaterial eingesetzt wird, da es für die Herstellung und Haltbarkeit der Klebeverbindung ausreichend ist, dass die den Fügepartnern zugewandten Abschnitte der Oberflächen der Abstandshalter und die diesen Abschnitten gegenüber liegenden Oberflächenbereiche von Chip und Unterlage mit dem Klebstoff benetzt werden. Diese Minimierung des eingebrachten Klebematerials wirkt sich besonders positiv auf das Feuchteverhalten des montierten Packages aus. Zur Herstellung der Verbindung wird anschließend auf das Pad eines der Fügepartner ein einzelner Abstandshalter mit einer geeigneten Methode platziert. Die Fügepartner werden dann so zueinander positioniert, dass die Klebstoffpads beider Fügepartner korrelieren, um sie nachfolgend entsprechend dem verwendeten Klebstoff unter Druck und/oder Temperatur über die Abstandshalter miteinander zu verbinden. Diese Verfahrensschritte entsprechen im Wesentlichen denen des Diebondens nach dem Stand der Technik.
  • Entsprechend einer Ausgestaltung des Verfahrens ist es ebenso möglich, dass als Klebstoffdepot jeweils ein Klebstoffpad auf der Unterlage oder dem Chip entsprechend der Klebestellenverteilung und auf dem zweiten Fügepartner ein Klebstofflayer aufgebracht wird.
  • Die so hergestellte Klebeverbindung benötigt zwar eine etwas größere Menge an Klebematerial, aber diese Erhöhung ist nur gering im Vergleich zum vollständig oder abschnittsweise mit Klebstoff ausgefüllten Zwischenraum, da der Klebstoff flächig nur auf einem der Fügepartner und dazu nur als Layer aufgebracht wird. Von Vorteil ist zudem, dass in diesem Verfahren die Anforderungen an die Präzision der Positionierung jenes Fügepartners, welcher den Klebstofflayer aufweist, relativ zur Klebestellenverteilung geringer sind. Eine so hergestellte Anordnung wird dort zur Anwendung kommen, wo der Feuchteintrag in das Package geringer oder die thermischen Bedingungen unkritischer sein werden.
  • Die Klebstoffpads können entsprechend der vordefinierten Klebestellenverteilung mit der erforderlichen Präzision mittels Dru cken oder Dispensen oder mittels eines strukturierten Tapes aufgebracht werden. Die Wahl der Methode ist sowohl von den weiteren Prozessschritten zu Herstellung der Packages als auch vom verwendeten Material abhängig.
  • Alternativ zur Herstellung der Klebestelle aus einem Abstandshalter und Klebstoffpads ist es auch möglich, dass ein mit einer Klebstoffhülle umhüllter Abstandshalter entsprechend der Klebestellenverteilung auf einem der Fügepartner aufgebracht wird. Um die Platzierung des umhüllten Abstandshalters zu ermöglichen, ist die äußere Grenzfläche der Klebstoffhülle während des Platzierens temporär nicht klebend.
  • In dieser Ausgestaltung des Verfahrens wird die Herstellung des Klebstoffdepots in einen vorbereitenden Verfahrensschritt verlagert, so dass für das eigentliche Diebonden lediglich noch die Platzierung der einzelnen, umhüllten Abstandshalter entsprechend der Klebestellenverteilung und das anschließende Zusammenfügen der beiden Fügepartner erfolgt. Zum Platzieren des umhüllten Abstandshalters mit den oben beschriebenen Verfahren auf der Oberfläche eines der Fügepartner ist es erforderlich, dass die Klebstoffhülle während dieses Prozessschrittes nicht am Werkzeug haftet. Dies ist, wiederum in Abhängigkeit des Materials des Klebstoffs, mit gängigen Verfahren möglich, z.B. durch eine oberflächliche Vakuumtrocknung der Klebstoffhülle. Die Haftung der Klebstoffhüllen der Abstandshalter kann ebenso durch solch eine Wahl jener Werkstoffe des Platzierungswerkzeugs, die mit dem Klebstoff in Berührung kommen, oder in Abhängigkeit von diesen vorhandenen Werkstoffen durch solch eine Wahl des Klebstoffs selbst verhindert werden, die eine Benetzung der Werkzeugoberfläche durch den Kleber hemmen.
  • Alternativ besteht die Klebstoffhülle aus einer Vorstufe des Klebstoffs, der seine Klebeigenschaften durch eine geeignete Behandlung unmittelbar vor oder während des Diebondens erhält.
  • Bekanntermaßen kann dies durch eine Temperatur- oder UV-Behandlung erfolgen.
  • In einer anderen Gestaltung des Verfahrens wird für die umhüllende Klebstoffhülle ein so genannter B-Stage-Kleber verwendet, bei dem die endgültigen Klebeeigenschaften in zwei Temperschritten eingestellt werden. Demgemäß erfolgt das Diebonden in folgenden Verfahrensschritten:
    • a) Der Abstandshalter wird mit einem Layer eines B-Stage-Klebers umhüllt,
    • b) anschließend wird die Klebstoffhülle in einem ersten Temperschritt bei einer dem Material des Klebstoffs ersten spezifischen Temperatur so verfestigt, dass er oberflächlich nicht klebt, aber seine Klebereigenschaften nicht verliert,
    • c) anschließend werden die mit vorbehandelter Klebstoffhülle umhüllten Abstandshalter auf dem Chip oder der Unterlage positioniert und
    • d) der Chip auf die Unterlage oder die Unterlage auf den Chip aufgelegt,
    • e) um anschließend die Klebstoffhülle mittels eines zweiten Temperschrittes bei einer dem Material des Klebstoffs zweiten spezifischen Temperatur vollständig zu verfestigen.
  • Mit dieser Ausgestaltung des Verfahrens wird gewährleistet, dass die Herstellung des Klebstoffdepots nicht zwingend in zeitlicher oder räumlicher Nähe zum weiteren Herstellungsprozess der Anordnung erfolgen muss, aber dennoch für die weitere Verarbeitung handhabbar bleiben. Insbesondere sind die umhüllten und vorbehandelten Abstandshalter gut einzeln von einem Werkzeug aufzunehmen oder abzulegen, z. B. einem Stencil.
  • Aus der Platzierung von Lotkugeln auf den metallischen Pads z. B. eines Substrats zur Herstellung eines Ball-Grid-Array-(BGA-)Packages ist es bekannt, eine Vielzahl von Kugeln mit einem Werkzeug aufzunehmen, das über einzelne Ansaugöffnungen verfügt, deren Durchmesser kleiner ist als die Lotkugel und deren Verteilung auf einer Oberfläche des Werkzeugs dem herzustellenden BGA-Raster entspricht. Entsprechend einer vorteilhaften Gestaltung des Verfahrens wird in Anlehnung an diese Technologie eine Vielzahl der Abstandshalter oder der mit einer Klebstoffhülle umhüllten Abstandshalter mit einem vergleichbaren Werkzeug aufgenommen und auf dem Chip oder der Unterlage entsprechend der Klebestellenverteilung platziert, indem das Werkzeug über solche Ansaugöffnungen zum Halten der Abstandshalter in der definierten Klebestellenverteilung verfügt.
  • Von besonderem Vorteil erweist es sich auch, wenn entsprechend einer weiteren Ausgestaltung des Verfahrens vor der Verbindung von Chip und Unterlage, d. h. bevor beide Fügepartner über die Klebestellen miteinander in Kontakt gebracht werden, die Abstandshalter mittels des Klebstoffdepots auf dem Chip oder der Unterlage fixiert werden, indem der Chip oder die Unterlage erwärmt wird. Damit bleibt die durch die Platzierung der Abstandshalter und/oder der Klebstoffdepots hergestellte Klebestellenverteilung unabhängig von der nachfolgenden Handhabung im Herstellungsprozess erhalten. In welchen Fällen eine solche Vorfixierung erforderlich ist, hängt wiederum von den verwendeten Materialien ab und darüber hinaus auch von den erforderlichen Transportprozessen, welchen die Zwischenprodukte im Herstellungsprozess unterworfen ist. Denn einerseits kann mit einer klebenden Oberfläche, z. B. der Klebstoffpads, auch ohne zusätzliche Erwärmung eine Fixierung des Abstandshalters möglich sein, andererseits kann mit der geeigneten Wahl der Form der Abstandshalter und beispielsweise einem gleichmäßigen Bewegungsablauf das unbeabsichtigte Verschieben der Klebestellen während des Herstellungsprozesses verhindert werden.
  • Die Erwärmung der Fläche, auf welcher die Klebestellen, bestehend aus je einem Klebstoffdepot und einem Abstandshalter, platziert sind gestattet es, dass das Klebstoffdepot lokal sehr begrenzt erwärmt und vorgehärtet wird und so die Herstellung der Klebeverbindung beider Fügepartner mit dem verbleibenden Klebstoff des Depots herstellbar ist.
  • Soll die mit dem erfindungsgemäßen Verfahren hergestellt Anordnung nachfolgend mit einem Mold-Compound umhüllt werden, werden in einer Fortführung des erfindungsgemäßen Verfahrens nach Herstellung der Klebeverbindung zwischen Chip und Unterlage die elektrischen Außenkontakte des Chips hergestellt, um anschließend die Umhüllung so auszuführen, dass der Zwischenraum zwischen Chip und Unterlage, der durch die beabstandeten Klebestellen vorhanden ist mit dem Mold-Compound gefüllt wird. Damit wird die erforderliche mechanische, physikalische und chemische Stabilität des Packages hergestellt und gleichzeitig die Verbindung beider Fügepartner verbessert, da bekanntermaßen die Benetzung der meisten Mold-Compound-Materialien besser ist, als die von Klebstoff, insbesondere von Klebstoff mit höherer Viskosität.
  • Die Herstellung der Außenkontakte und die Umhüllung sind mit den bekannten Verfahren herstellbar, so dass das so erhaltene, Außenkontakte aufweisende Package wie gewohnt verwendbar und in eine PCB integrierbar ist. Sowohl die Außenkontakte als auch die Umhüllung kann entsprechend der Erfordernisse für die weitere Verwendung ausgeführt sein.
  • Der Aufbau einer solchen Anordnung kann die verschiedensten Fügepartner umfassen, da wie oben dargestellt als Unterlage sowohl ein Substrat als auch ein weiterer Chip dienen kann. So können auch unterschiedliche Stapelanordnungen mit mehreren Chips und gegebenenfalls auch mit mehreren Substraten hergestellt werden. Entsprechend der verschiedenen, oben beschriebe nen Ausgestaltungen des Verfahrens kann die Stapelung erfolgen, indem jede Verbindung im Stapel nacheinander hergestellt wird. Alternativ sind jedoch auch Verfahrensweisen möglich, in denen immer wieder eine Zwischenfixierung der Positionierung der Abstandshalter mit Klebstoffdepot und des zweiten angefügten Fügepartners erfolgt, um in einer abschließenden gemeinsamen Wärmebehandlung die endgültige Aushärtung aller Klebestellen des Stapels auszuführen.
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden. In der zugehörigen Zeichnung zeigt
  • 1a) bis e) die Verfahrensschritte zur Herstellung einer erfindungsgemäßen Anordnung;
  • 2a) bis e) die Verfahrensschritte eines alternativen Herstellungsverfahrens einer erfindungsgemäßen Anordnung;
  • 3 ein BGA-Package mit zentral angeordneten Bond-Pads des Chips, hergestellt nach dem Verfahren gemäß 2; und
  • 4 ein Substrat mit einer Klebestellenverteilung und Bondkanal.
  • In den 1a bis 1e sind die wesentlichen Verfahrensschritte des Diebondens nach dem erfindungsgemäßen Verfahren sowie ein derart hergestelltes Package dargestellt. Im dargestellten Ausführungsbeispiel wird ein Substrat 2 als Unterlage aus faserverstärktem Kunststoff mit einem Chip 3 verbunden.
  • Auf dem Substrat wurden entsprechend einer vordefinierten Verteilung auf der Oberseite eine Vielzahl von Klebstoffpads 5 mittels Dispensen angeordnet. Die Gestalt und Größe der Klebstoffpads 5 ist so gewählt, dass die Berührungsfläche zwischen dem Klebstoffpad 5 und dem aufzubringenden Abstandshal ters 6 auch nach der Wärmebehandlung zum Verfestigen des Klebstoffs ringsum von einem Rand des Klebstoffpads umgeben ist. Vorliegend werden als Abstandshalter 6 Kugeln aus einem vollständig gehärteten Polymer verwendet, so dass die Klebstoffpads 5 kreisförmig sind mit einem Durchmesser, der kleiner ist als der Durchmesser der Abstandshalter 6, jedoch größer als dessen Radius. Die Dicke der Klebstoffpads 5 ist deutlich geringer als die Dicke des Substrats 2 und entspricht der des auf dem Chip aufgebrachten Klebstofflayers 9, dargestellt in 1d.
  • Die Klebstoffpads 5 werden aus einem pastösen temperaturhärtbaren Klebstoff hergestellt. Auf eine Vielzahl von Klebstoffpads 5 wird mittels eines Platzierungswerkzeugs 7, welches Ansaugöffnungen 8 korrespondierend zu der Verteilung der Klebstoffpads 5 aufweist, je ein Abstandshalter 6 platziert (1b). Die Ansaugöffnungen 8 des Platzierungswerkzeugs 7 weisen einen Innerdurchmesser auf, der kleiner ist, als der Durchmesser der Abstandshalter 6, so dass die angesaugten Abstandshalter 6 die Ansaugöffnung 8 verschließen.
  • Gemäß 1c wird die den Abstandshaltern 6 abgewandte Unterseite des Substrats 2 soweit erwärmt, dass alle Klebstoffpads 5 in einem ersten Temperschritt bei einer zum Material der Klebstoffpads 5 spezifischen ersten Temperatur T1 gleichermaßen verfestigt und die Abstandshalter 6 fixiert werden.
  • Im dem darauf folgenden Verfahrensschritt (1d) wird der Chip 3, auf dessen dem Substrat 2 zugewandten Seite ein Klebstofflayer 9 aufgebracht ist, mittels eines Bondwerkzeugs 13 unter Aufbringung einer Bondkraft p auf die Abstandshalter 6 aufgelegt und einer dem Material des Klebstofflayers 9 spezifischen zweiten Temperatur T2 ausgesetzt, bei welcher der Klebstofflayer 9 jeweils mit einem anliegenden Abschnitt des Abstandshalters 6 verklebt. Die Druck- und Temperaturbeauf schlagung erfolgt solange, bis der Klebstoff eine stabile Verbindung zwischen Abstandshalter 6 und Chip 3 gebildet hat.
  • Die zweite Temperatur T2 kann, je nach Materialkombination von Klebstoffpads 5 und Klebstofflayer 9, von der ersten Temperatur T1 abweichen, zu einer höheren Temperatur jedoch nur soweit, dass die Verbindung zwischen dem Substrat 2 und den Abstandshaltern 6 stabil bleibt, um ein laterales Verschieben des Chips 3 gegenüber dem Substrat 2 zu vermeiden. Eine Verschiebung des Chips 3 zum Substrat 2 hin wird durch die formstabilen Abstandshalter 6 verhindert. Sofern die Klebstoffpads 5 und der Klebstofflayer 9 aus demselben Material bestehen, werden erste und zweite Temperatur T2 übereinstimmen. Es besteht auch die Möglichkeit, die Klebstoffpads aus einem B-Stage-Klebstoff herzustellen, der in zwei Temperschritten vollständig verfestigt wird, wie im Folgenden ausführlicher dargelegt.
  • Die so hergestellte Anordnung besteht nunmehr aus einem Substrat 2 und einem Chip 3, dessen elektrische Kontakte zwischenzeitlich mit den auf der Unterseite des Substrats vorhandenen äußeren elektrischen Kontakten mit geeigneten Verbindungsmitteln und Verfahren elektrisch verbunden wurden. Der besseren Übersicht wegen wurden die Kontakte und die Kontaktierungsmittel, die dem Stand der Technik entsprechen, nicht näher dargestellt. Die Anordnung wird mit in dem folgenden Verfahrensschritt (1e) einem Mold-Compound 10 unter dessen Eindringen in die Zwischenräume 11 zwischen Chip 3 und Substrat 2 umhüllt.
  • Die 2a bis 2e zeigen die im Wesentlichen gleichen Verfahrensschritte zum Diebonden eines Chips 3 auf einem Substrat 2 wie die 1a bis 1e, jedoch mittels Klebstoffdepots 4, die als Klebstoffhülle 12 die kugelförmigen Abstandshalter 6 umhüllen. Diese Klebstoffhülle 12 wurde in einem ersten, nicht naher dargestellten Prozessschritt durch Tauchen der Abstandshalter 6 in einen B-Stage-Klebstoff niedriger Viskosität hergestellt und mittels Vakuumtrocknung oberflächlich soweit getrocknet, dass die Klebstoffhüllen 12 nicht an den Ansaugöffnungen 8 des Platzierungswerkzeugs 7 haften.
  • In Analogie zu 1a bis 1e wird die Anordnung, die in 2e dargestellt ist mit folgenden Verfahrensschritten hergestellt:
    • a) Platzieren der umhüllten Abstandshalter 6 auf der Oberseite des Substrats 2 mittels eines geeigneten Platzierungswerkzeugs 7, das Ansaugöffnungen 8 in der Anordnung aufweist, die der herzustellenden Klebestellenverteilung entspricht (2a und 2b).
    • b) Erwärmung des Substrats 2 in einem ersten Temperschritt auf eine zum Material der Klebstoffhülle 12 spezifische erste Temperatur T1, bei der die Klebstoffhülle 12 vorverfestigt und die Abstandshalter 6 fixiert werden, ohne dass der Klebstoff der Klebstoffhülle 12 seine Klebstoffeigenschaften verliert (2c).
    • c) Mittels eines Bondwerkzeuges 13 wird der Chip 3 unter Aufbringung einer Bondkraft p auf die umhüllten Abstandshafter 6 aufgelegt und einer dem Material der Klebstoffhülle 12 spezifischen zweiten Temperatur T2 ausgesetzt, bei welcher die Abstandshalter 6 jeweils mit dem Chip 3 verkleben. Die Druck- und Temperaturbeaufschlagung erfolgt solange, bis der Klebstoff eine stabile Verbindung zwischen Abstandshalter 6 und Chip 3 gebildet hat (2d). Da in diesem Ausführungsbeispiel das Klebstoffdepot 4 vollständig aus der Klebstoffhülle 12 gebildet ist, weist der Chip 3 auf seiner dem Substrat 2 zugewandten Seite keinen Klebstoff auf.
    • d) Die so hergestellte Anordnung wird elektrisch kontaktiert und mit einem Mold-Compound 10 unter dessen Eindringen in die Zwischenräume 11 zwischen Chip 3 und Substrat 2 umhüllt (2e).
  • Die Anordnung gemäß 3 umfasst ein Chip 3 mit zweireihig angeordneten zentralen Kontakten 14. Der Chip 3 ist mit seiner aktiven Seite 15, d.h. jener Seite, welche die zentralen Kontaktreihen 14 aufweist, derart mit einem Substrat 2 verbunden, dass die zentralen Kontakte 14 durch eine zentrale Öffnung im Substrat 2, den Bondkanal 16, mittels Drahtbrücken 17 mit Bond-Pads 18 verbunden werden können, die auf der dem Chip 3 abgewandten Seite des Substrats 2 seitlich neben dem Bondkanal 16 angeordnet sind. Jedes der Bond-Pads 18 wiederum ist über eine Leitbahnstruktur 19 auf dem Substrat 2 mit einer Lotkugel 20 verbunden. Eine derartige Anordnung ist allgemein als BGA-Package bekannt.
  • Die Verbindung des Chips 3 mit dem Substrat 2 des BGA-Packages erfolgt nach dem zu 2 beschriebenen Verfahren über kugelförmige Abstandshafter 6, die von einer Klebstoffhülle 12 umhüllt sind. Nach dem Herstellen der elektrischen Verbindungen wird die Chipseite des Packages mit einem die Rückseite des Chips 3 und die empfindlichen Chipkanten schützenden Mold-Compound 10 umhaust, der auch die dem Chip 3 zugewandte Seite des Substrats 2 bedeckt, da das Mold-Compound 10 den Zwischenraum 11 zwischen Chip 3 und Substrat 2 sowie den Bondkanal 16 ausfüllt.
  • 4 stellt das Substrat 2 des BGA-Packages dar, auf welchem die umhüllten Abstandshalter 6 platziert sind. Gemäß 4 ist die Verteilung der aus Abstandshaltern 6 und Klebstoffdepot 4 in Form von Klebstoffhüllen 12 bestehenden Klebestellen einreihig und gleichmäßig um den Bondkanal 16 erfolgt. Diese Darstellung ist der besseren Übersicht wegen gewählt. Im Regelfall wird die Verteilung der Klebestellen mit einer deutlich höheren Dichte und mit wesentlich kleineren Abstandshaltern 6 ausgeführt sein.
  • 1
    Unterlage
    2
    Substrat
    3
    Chip
    4
    Klebstoffdepot
    5
    Klebstoffpad
    6
    Abstandshalter
    7
    Platzierungswerkzeug
    8
    Ansaugöffnung
    9
    Klebstofflayer
    10
    Mold-Compound
    11
    Zwischenraum
    12
    Klebstoffhülle
    13
    Bondwerkzeug
    14
    zentrale Kontaktreihen
    15
    aktive Seite des Chips
    16
    Bondkanal
    17
    Drahtbrücken
    18
    Bond-Pad
    19
    Leitbahnstruktur
    20
    Lotkugel

Claims (19)

  1. Verfahren zur koplanaren Montage eines Chips (3) auf einer Unterlage (1), indem auf der Unterlage (1) und/oder auf einer Seite des Chips (3) eine Vielzahl von zueinander beabstandeter Klebestellen entsprechend einer vordefinierten Verteilung aufgebracht wird, über die Chip (3) und Unterlage (1) unter Einstellung eines Zwischenraumes (11) zwischen beiden verbunden werden (Diebonden), dadurch gekennzeichnet, dass jede Klebestelle aus einem lokal begrenzten, härtbaren Klebstoffdepot (4) in Verbindung mit einem einzeln platzierten Abstandshalter (6) hergestellt wird.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Klebstoffdepot (4) jeweils ein Klebstoffpad (5) auf der Unterlage (1) und korrespondierend auf dem Chip (3) entsprechend der Klebestellenverteilung aufgebracht wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass als Klebstoffdepot (4) jeweils ein Klebstoffpad (5) auf der Unterlage (1) oder dem Chip (3) entsprechend der Klebestellenverteilung und auf dem zweiten Fügepartner ein Klebstofflayer (9) aufgebracht wird.
  4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die Klebstoffpads (5) mittels Drucken oder Dispensen oder mittels eines strukturierten Tapes aufgebracht wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jede Klebestelle aus einem Abstandshalter (6) hergestellt wird, der als Klebstoffdepot (4) einer umhüllenden Klebstoffhülle (12) aufweist, dessen äußere Oberfläche während des Platzierens des umhüllten Abstandshalters (6) temporär nicht klebt.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die Klebstoffhülle (12) aus einer Vorstufe des Klebstoffs besteht, der seine Klebeigenschaften durch eine geeignete Behandlung unmittelbar vor oder während des Diebondens erhält.
  7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass a) der Abstandshalter (6) mit einer Klebstoffhülle (12) umhüllt wird, b) anschließend die Klebstoffhülle (12) in einem ersten Temperschritt bei einer dem Material des Klebstoffs ersten spezifischen Temperatur so verfestigt wird, dass er oberflächlich nicht klebt, aber seine Klebereigenschaften nicht verliert, c) anschließend die mit vorverfestigter Klebstoffhülle (12) umhüllten Abstandshalter (6) auf dem Chip (3) oder der Unterlage (1) positioniert werden, d) anschließend der Chip (3) auf die Unterlage (1) aufgelegt wird und e) anschließend die Klebstoffhülle (12) mittels eines zweiten Temperschrittes bei einer dem Material des Klebstoffs zweiten spezifischen Temperatur vollständig verfestigt wird.
  8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass eine Vielzahl der Abstandshalter (6) oder der mit einer Klebstoffhülle (12) umhüllten Abstandshalter (6) mit einem Werkzeug auf dem Chip (3) oder der Unterlage (1) platziert werden, welches über Ansaugöffnungen zum Halten der Abstandshalter (6) in der definierten Klebestellenverteilung verfügt.
  9. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor der Verbindung von Chip (3) und Unterlage (1) die Abstandshalter (6) mittels des Klebstoffdepots (4) auf dem Chip (3) oder der Unterlage (1) fixiert werden, indem der Chip (3) oder die Unterlage (1) erwärmt wird.
  10. verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass nach Herstellung der Klebeverbindung zwischen Chip (3) und Unterlage (1) die elektrischen Außenkontakte des Chips (3) hergestellt werden und Chip (3) und Unterlage (1) mit einem Mold-Compound (10) umhüllt wird, wobei der Zwischenraum (11) zwischen Chip (3) und Unterlage (1) mit dem Mold-Compound (10) gefüllt wird.
  11. Anordnung, bestehend aus einer Unterlage (1) und einem Chip (3), der auf einer Unterlage (1) mittels punktueller Klebeverbindung montiert ist, wobei die Klebeverbindung aus einer Vielzahl von entsprechend einer definierten Verteilung zueinander beabstandeter Klebestellen besteht und sich die miteinander verbundenen Flächen koplanar gegenüber liegen, so dass ein Zwischenraum (11) zwischen dem Chip (3) und der Unterlage (1) existiert, dadurch gekennzeichnet, dass jede Klebestelle aus einem lokal begrenzten, gehärteten Klebstoffdepot (4) besteht, verbunden mit einem einzelnen Abstandshalter (6).
  12. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass ein Klebstoffdepot (4) aus zwei Klebstoffpads (5) besteht, die entsprechend der definierten Klebestellenverteilung korrespondierend auf der Unterlage (1) und dem Chip (3) angeordnet sind.
  13. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass ein Klebstoffdepot (4) aus einem Klebstoffpad (5) besteht, das entsprechend der definierten Klebestellenverteilung auf der Unterlage (1) oder auf dem Chip (3) angeordnet ist, sowie einem Klebstofflayer (9), der flächig auf dem zweiten Fügepartner angeordnet ist.
  14. Anordnung nach Anspruch 13, dadurch gekennzeichnet, dass der Klebstofflayer (9) aus einem strukturierten Tape besteht.
  15. Anordnung nach Anspruch 11, dadurch gekennzeichnet, dass ein Klebstoffdepot (4) aus einer Klebstoffhülle (12) besteht, der einen Abstandshalter (6) umhüllt.
  16. Anordnung nach Anspruch 15, dadurch gekennzeichnet, dass die Klebstoffhülle (12) aus einem Klebstoff besteht, der oberflächlich härtbar ist, ohne seine Klebereigenschaften zu verlieren (B-Stage-Kleber).
  17. Anordnung nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass die Unterlage (1) aus einem Substrat (2) eines Ball-Grid-Array-(BGA-)Gehäuses besteht.
  18. Anordnung nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, dass die Unterlage (1) ein weiterer Chip (3) ist.
  19. Anordnung nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, dass der Zwischenraum (11) zwischen Chip (3) und Unterlage (1) von einem die Anordnung kapselnden Mold-Compound (10) ausgefüllt ist und äußere elektrische Kontakte angeordnet sind, zur Integration der Anordnung in eine Schaltung.
DE102006043215A 2006-09-11 2006-09-11 Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung Withdrawn DE102006043215A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006043215A DE102006043215A1 (de) 2006-09-11 2006-09-11 Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
CNA2007101453494A CN101165865A (zh) 2006-09-11 2007-09-11 在基板上共面地安装芯片的方法及根据该方法制造的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006043215A DE102006043215A1 (de) 2006-09-11 2006-09-11 Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung

Publications (1)

Publication Number Publication Date
DE102006043215A1 true DE102006043215A1 (de) 2008-03-27

Family

ID=39104748

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006043215A Withdrawn DE102006043215A1 (de) 2006-09-11 2006-09-11 Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung

Country Status (2)

Country Link
CN (1) CN101165865A (de)
DE (1) DE102006043215A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978707B1 (en) * 2017-03-23 2018-05-22 Delphi Technologies, Inc. Electrical-device adhesive barrier
CN112770477B (zh) * 2019-10-21 2022-09-23 华为技术有限公司 一种电路板组件和电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
WO2001009939A1 (en) * 1999-07-30 2001-02-08 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
US20030038357A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Spacer for semiconductor devices, semiconductor devices and assemblies including the spacer, and methods
WO2003025080A1 (en) * 2001-09-17 2003-03-27 Dow Corning Corporation Die attach adhesives for semiconductor applications, processes for producing semiconductor devices and semiconductor devices produced by such processes
WO2003075349A1 (en) * 2002-02-28 2003-09-12 Motorola, Inc., A Corporation Of The State Of Delaware Stacked die semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
WO2001009939A1 (en) * 1999-07-30 2001-02-08 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
US20030038357A1 (en) * 2001-08-24 2003-02-27 Derderian James M. Spacer for semiconductor devices, semiconductor devices and assemblies including the spacer, and methods
WO2003025080A1 (en) * 2001-09-17 2003-03-27 Dow Corning Corporation Die attach adhesives for semiconductor applications, processes for producing semiconductor devices and semiconductor devices produced by such processes
WO2003075349A1 (en) * 2002-02-28 2003-09-12 Motorola, Inc., A Corporation Of The State Of Delaware Stacked die semiconductor device

Also Published As

Publication number Publication date
CN101165865A (zh) 2008-04-23

Similar Documents

Publication Publication Date Title
DE10163799B4 (de) Halbleiterchip-Aufbausubstrat und Verfahren zum Herstellen eines solchen Aufbausubstrates
DE69532682T2 (de) Nachgiebige zwischenschicht für einen halbleiterchip
DE112014002910B4 (de) Verfahren zum Detektieren der Ausrichtung von in Z-Richtung gestapelter mehrerer Halbleiterchips eines Halbleiterbauelements
DE19848834A1 (de) Verfahren zum Montieren eines Flipchips und durch dieses Verfahren hergestellte Halbleiteranordnung
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
EP1279195A1 (de) Elektronisches bauelement mit flexiblen kontaktierungsstellen und verfahren zu dessen herstellung
EP2852970A1 (de) Verfahren zum herstellen einer elektronischen baugruppe
DE10232788B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
DE10355068A1 (de) Integriertes Schaltkreispackage mit vergrößerter Chip-Klebefläche
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10223738B4 (de) Verfahren zur Verbindung integrierter Schaltungen
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE102005015036B4 (de) Verfahren zur Montage eines Chips auf einer Unterlage
DE102013103351B4 (de) Elektronikmodul
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
DE102006026023A1 (de) Halbleiterbauteil mit Halbleiterchipstapel und Kunststoffgehäuse sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE102006043215A1 (de) Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
DE10145468C1 (de) Verfahren und Vorrichtung zum Befestigen von Halbleitereinrichtungen auf einer Schalteinrichtung
EP1779428A2 (de) Verdrahtungssubstrat eines halbleiterbauteils mit aussenkontaktanschlussflecken für aussenkontakte und verfahren zur herstellung desselben
DE102012105599B4 (de) Verfahren zum Anbringen einer Metallfläche an einem Träger, Verfahren zum Anbringen eines Chips an einem Chipträger, Chip-Einhäusungsmodul und Einhäusungsmodul
DE102009012522A1 (de) Halbleiteranordnung und Herstellungsverfahren
EP0996979B1 (de) Gehäuse für zumindest einen halbleiterkörper
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
EP2492959A1 (de) Elektrisches Bauelement mit einer elektrischen Verbindungsanordnung und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee