CN101165865A - 在基板上共面地安装芯片的方法及根据该方法制造的装置 - Google Patents

在基板上共面地安装芯片的方法及根据该方法制造的装置 Download PDF

Info

Publication number
CN101165865A
CN101165865A CNA2007101453494A CN200710145349A CN101165865A CN 101165865 A CN101165865 A CN 101165865A CN A2007101453494 A CNA2007101453494 A CN A2007101453494A CN 200710145349 A CN200710145349 A CN 200710145349A CN 101165865 A CN101165865 A CN 101165865A
Authority
CN
China
Prior art keywords
adhesive
chip
substrate
spacer
bonded part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101453494A
Other languages
English (en)
Inventor
马丁·雷斯
克斯廷·诺克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Publication of CN101165865A publication Critical patent/CN101165865A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明涉及一种用于在基板上共面地安装芯片的方法，其方式是，在该基板上和/或在该芯片的一侧设置互相间隔开的粘结部位的分布，在调整间隙的情况下通过所述粘结部位使该芯片和该基板互相连接。本发明的目的在于，提供一种制造方法和一种由此制造的装置，该装置在带有多个粘合剂垫的芯片与基板之间具有可靠的机械连接，其中，保证在制造过程中芯片与基板之间高度的形状稳定性和共面性。该目的被这样解决，即所述分布的每个粘结部位由与单个安置的隔离物相连接的限于局部的、可硬化的粘合剂站形成。

Description

在基板上共面地安装芯片的方法及根据该方法制造的装置
技术领域
本发明涉及一种用于在基板上共面地安装芯片的方法，其方式是，在基板上和/或在芯片的侧面上设置多个互相间隔开的粘结部位，在调整芯片和基板之间的间隙的情况下通过这些粘结部位连接芯片和基板。
本发明同样涉及一种芯片在基板上的装置，根据这种方法制造该装置。在该装置中，待彼此相连的面相对以一定间距放置，并且粘合介质逐点地连接该两个面，从而在芯片和基板之间留有间隙。
背景技术
众所周知，芯片在平面上的机械固定(芯片粘接)、特别是芯片在承载基底上的粘接越来越多地通过粘结这样来进行，其方式通常是，预定的芯片着陆面具有作为粘合剂使用的粘合剂，并接着将芯片确定地放在该着陆面上。在随后的硬化粘合剂的过程中，根据不仅通过粘合剂的材料特性而且通过集成芯片的使用情况而确定的压力温度模式，使粘合剂液化并实现芯片表面与基底表面之间的平面的材料连接。现在除了粘合带(胶带)之外，还越来越多地借助于分配、堆叠或按压使用可涂抹的浆状粘合剂作为粘合介质。
基于不同的芯片粘接方法和集成芯片的不同应用存在多种粘合材料，可以很好地并在很宽地范围内调整粘合材料的特性。例如，除了在嵌入状态中的强度方面，这些粘合材料还在其处理温度、润湿能力、其实质组成成份和由此而来的特别是其热特性和电特性方面不同。
因为尤其是由于待连接的材料-芯片的硅和基底的塑料-的热膨胀系数不同，如在专门的温度变化测验时或在提前老化检验时所存在的温度负荷下，在粘接部上作用有法向应力和剪切应力，所以在芯片与承载基底之间的面粘接遭受特别的应力损害。由于粘接部被破坏，所以部分极限的应力力矩可以导致组件的故障或功能故障，特别是将芯片安装在第二安装-壳体集成在电路中-的壳体内并且由此进行另外的温度变化后粘接部被破坏时。
用于降低应力和保护组件的通常方法是使用具有较高柔软性的粘合材料，由此粘合剂层可以接收在组件与基底之间产生的大部分应力。但为此需要遵循根据各自芯片尺寸的粘合剂层的最小厚度，该粘合剂层接收应力并且保证层的内部的应力平衡。但是仅在设备允许的容差内通过芯片接合工具的行进路径进行间距的调整和控制。
尽管芯片与基底之间的距离应当是可被充分精确调整的，但是使用低粘性的粘合材料的缺点还是在于，较早出现芯片相对于基底表面的或多或少的显著倾斜，从而使两个待相互连接的面不相互平行地放置。特别是在小于应力平衡所要求的最小厚度时，这导致在粘接部内部不均匀的应力分布直至粘接部的断裂。在使用高粘性的粘合材料时，另一重要缺点在于该粘合材料的待连接的面的较差的润湿性，这特别是在与已经描述过的缺点相结合时导致粘接的明显较低的可靠性。
已知可将隔离物放入粘合介质中来调整芯片与基板之间的均匀间距。从而在一系列专利文献中描述有粘接部和用于形成粘接部的方法，其中这种尺寸的不同类型的填充物混入到粘合材料中，即最大填充物的直径对应于待调整的间距。例如在WO 03/025081 A1中，填充物是用有机材料制成的球体。或者这些球体被预硬化并接着按压到待相互连接的面上，在这之前粘合材料被按压或被分配，或者在涂覆粘合材料之前使填充物与该粘合材料混合，之后将该混合物垫状地设置在面上并在压力作用下分布该混合物。
两种变型具有重要缺点。在第二实施方案中不能可重复地保证确实地调整所要求的间距。因为这要求填充物并排地对齐。但是特别在浆状的粘合剂中很难移动填充物以对齐，从而可能出现堆叠并且由此出现间距加大以及倾斜。与此相反，利用第一实施方案可以有目的地定位填充物，以阻止其意外堆叠。但是这种附加的过程步骤要求额外的成本和时间。
为了避开这个问题，在US 6,247,637 B1中用针控制隔离物的单层装置中的少量所需尺寸的隔离物并将这些隔离物安置到平面地设置在连接面上的粘合介质中。但是，只有该装置事先确实单层地并且以这样的厚度设置即用于插入的针控制隔离物的数量时，这种方法也才仅保证隔离物并排地布置。隔离物的这种布置和接收要求额外的、耗费成本和时间的方法步骤。
因为特别是粘合剂和基底可以吸收比较多的湿气，所以在以基底为基础的封装件中的进一步的应力损害通过潮湿损害形成。基于含湿量，在封装件的随后热处理时可以出现所谓的“爆米花效应”并随后出现模塑料的脱离和/或芯片从基底上脱离。
为了减少封装件内部的粘合材料部分以利于模塑料，在DE 10133 361 C2中建议，不是完全平地将芯片粘贴在基底上。粘合剂桥、粘合剂条或粘合剂点被设置到承载基底上以形成粘合层，其中该粘合剂由通过调节温度而硬化的粘合剂构成。由此芯片安装到承载基底上，在芯片和承载基底之间有间隙。但这种粘合剂自身还不是机械稳定的。首先通过将模塑料嵌入芯片与承载基底之间的间隙中并且接着将该模塑料加热到比粘合剂的硬化温度高的温度，才实现粘合剂点的固化并由此调整机械的稳定性。
虽然以这种方式可以减少芯片下面的粘合剂的使用，但是存在芯片表面与承载基底之间的共面性的问题。也就是，直至粘合剂层硬化前，粘合剂层还是可以机械地移动的。如果现在通过填入模塑料或其它机械的注入物使芯片的表面移动时，那么芯片的表面不再与承载基底共面。这对于随后的处理过程是巨大的缺点。特别是对于构成叠层，即对半导体芯片的堆叠来说共面性是必须的。
发明内容
根据本发明的目的在于设计一种利用多个粘合剂垫在芯片与基板之间形成可靠机械连接的装置，该装置在制造过程中具有较高形状稳定性以及保证在芯片与基板之间高度的共面性。本发明的目的还在于提供一种用于形成这种连接的方法。
根据本发明，该目的在方法方面通过具有权利要求1的特征的方法来实现。该目的在装置方面通过具有根据权利要求11的特征的装置来实现。该方法和该装置的有利方案分别在权利要求2至10以及12至19中给出。
利用根据本发明的涂覆而限于局部的粘结部位(该粘结部位仅包括唯一一个准确地安置在粘合剂站上的隔离物)，不仅克服了现有技术的有关隔离物布置的缺点，而且实现吸水的粘合剂在封装件中的最少化。隔离物根据预定的分布单个地粘到基板或芯片上，并接着与第二接合配对件粘结。
可以根据不同的参数、特别是影响粘接的热的和机械的应力负荷的参数进行粘结部位的分布。在任何情况下，参数是芯片的尺寸、但也是芯片在其中集成的封装件的尺寸、封装件的功率参数或其应用情况。此外，隔离物的尺寸和形状自身也影响其分布。
对于本领域技术人员不言而喻的是，为了形成共面的连接，每个隔离物必须具有这样一种形状，即隔离物必须根据所使用的工具可被这样安置，即隔离物以确定的、始终同样大的膨胀在两个接合配对件之间延伸。只有这样才可以在每个粘结部位处调整出同样的间距。这一点以最简单的方式通过相同直径的球形隔离物来确保。但因为根据本发明单个地安置隔离物，所以在使用相应合适的工具的情况下其它的形状也是可以的，只要利用这些工具可以这样安置隔离物，即隔离物以相一致的膨胀在芯片和基板之间延伸。例如，具有同样直径和/或同样高度的圆柱形的隔离物或者立方体或者具有椭圆形截面的隔离物也可以使用。
对于隔离物的材料，同样可以应用根据到目前为止的技术所使用的任何材料，在这些技术中使用了由粘合剂与隔离物构成的混合物。根据本发明的方法在材料方面没有对隔离物提出与已知方法不同的其它要求。因此可以使用这些在芯片粘接期间不塌陷的隔离物。
同样也适用于粘合剂的材料，这里也可以使用已知的和验证过的材料，并且利用已知方法进行芯片接合。
安置隔离物可以通过这些工具实现，这些工具可以接收各个隔离物。例如，这允许使用也用于安置焊料球的工具。通过将丝网的输入口调整到隔离物的形状和尺寸，(待丝网印刷的材料-这里是隔离物-连续地输送通过该输入口)，也可以使用验证过的丝网印刷(Stencil Printing)。
这种方法可以用于最不同的接合配对件中。芯片由此可以粘到不同类型的基底上，同样芯片也可被互相连接。对于形成所谓的多芯片封装件需要芯片粘结在另一芯片上，在多芯片封装件中多个芯片相互堆叠。利用根据本发明的方法连接的芯片的类型也不受与已知方法不同的其它限制。因为可以调整到芯片表面上的分布，所以根据预先确定的分布有目的地安置粘结部位更有优点。由此具有中心设置的接合垫的芯片同样可以以其有效的、具有粘接垫的一侧被粘结，与具有在边缘区中的接合垫的芯片一样。
可以不同的方式进行限于局部的粘合物站和分开的隔离物的设置。当每个粘合剂站包括基板上的粘接垫和芯片上的相对应的粘接垫并且两个粘接垫根据粘结部位分布设置时，证实是特别有利的。
在这种设计方案中，使用最少量的粘合材料证实是有优点的，原因在于，这对于粘接的形成和耐久性是足够的，即利用粘合剂润湿隔离物的表面的面对接合配对件的部分以及芯片和基板的位于该部分对面的表面区域。最少量地使用粘合材料对安装好的封装件的润湿特性产生特别积极的作用。为了形成该连接，接着以合适的方法将单个隔离物安置到接合配对件的垫上。随后接合配对件由此被这样相互定位，即两个接合配对件的粘合剂垫相互关联，以便于随后根据所使用的粘合剂在压力和/或温度的条件下通过隔离物将它们互相连接。该方法步骤基本对应于根据现有技术的芯片粘接的方法步骤。
根据本方法的设计方案同样可以的是，根据粘结部位分布分别在基板或芯片上设置粘合剂垫和在第二接合配对件上设置粘合剂层作为粘合剂站。
这样形成的粘接虽然需要稍微较大量的粘合材料，但是与完全地或部分地以粘合剂填充的间隙相比这种提高仅是少的，原因在于，粘合剂仅平面地设置在接合配对件的一个上并且为此仅作为层设置。此外优点在于，在本方法中对于每个具有粘合剂层的接合配对件的定位的精确的要求相对于粘结部位分布是比较低的。这样形成的装置使用在潮湿损害在封装件中比较少或热条件不太严格的地方。
粘合剂垫可根据预先确定的粘结部位分布以所要求的精确性借助于按压或分配或者借助于结构化的胶带设置。方法的选择不仅与用于制造封装件的其它过程步骤而且与所使用的材料有关。
对于由隔离物和粘合剂垫形成粘结部位的替换方案也可以是，根据粘结部位分布在接合配对件中的一个上安置以粘合剂壳包裹的隔离物。为了实现被包裹的隔离物的安置，粘合剂壳的外部的分界面在安置期间暂时不粘。
在本方法的这种设计方案中，在用于准备的方法步骤中改变形成粘合剂站的位置，从而对于本来的芯片粘接仅还进行根据粘结部位分布安置各个被包裹的隔离物并且随后接合两个接合配对件。为了利用上述方法将被包裹的隔离物安置在接合配对件中的一个的表面上，需要在该过程步骤期间粘合剂壳不粘在工具上。再次与粘合剂的材料有关地，这可以以常用的方法实现，例如通过粘合剂壳的表面的真空干燥。也可以通过这样选择安置工具的、与粘合剂接触的每种材料，或根据这些现有的材料通过这样选择粘合剂自身防止隔离物的粘合剂壳的粘附，这些现有的材料阻碍通过粘合剂润湿工具表面。
可选的是粘合剂壳由粘合剂的前期阶段形成，直接在所述芯片粘接之前或在所述芯片接合期间通过适当处理使所述粘合剂具有其粘结特性。众所周知地，这可以通过温度处理或UV处理来实现。
在本方法的另一设计方案中，将所谓的B阶段粘合剂(B-Stage-Kleber)应用于进行包裹的粘合剂壳，在该B阶段粘合剂中在两个退火步骤中调整最终的粘结特性。相应地以下列方法步骤实现芯片粘接：
a)以B阶段粘合剂的层包裹隔离物，
b)接着在第一退火步骤中在针对于粘合剂的材料的第一特定温度下这样固化粘合剂壳，即粘合剂的表面不粘，但不失去其粘结特性，
c)接着将以预处理过的粘合剂壳包裹的隔离物定位在芯片或基板上，以及
d)将芯片放置到基板上或将基板放置到芯片上，
e)以便于接着借助于第二退火步骤在针对于粘合剂的材料的第二特定温度下完全固化粘合剂壳。
通过本方法的这种设计方案保证，不必强制性地在时间上或空间上靠近该装置的进一步的制造过程地进行粘合剂站的制造，但是对进一步处理保持可控。被包裹并且预处理的隔离物特别是可很好地单个由工具、例如丝网(Stencil)接收或放下。
从将焊料球安置到例如用于形成球栅阵列(BGA)封装件的基底的金属垫上可知，利用工具接收多个球体，该工具具有各个吸入孔，吸入孔的直径比焊料球小并且吸入孔在工具表面上的分布对应于待制造BGA的格栅。根据本方法的有利设计方案借鉴该技术通过类似的工具接收多个隔离物或多个利用粘合剂壳包裹的隔离物并根据粘结部位分布将它们安置在芯片或基板上，其方式是，该工具具有这种用于将隔离物保持在确定的粘结部位分布中的吸入孔。
当根据本方法的另一设计方案在芯片和基底连接之前即在两个接合配对件通过粘结部位互相接触之前，通过加热芯片或基板的方式借助于粘合剂站将隔离物固定在芯片或基板上时，还证实具有特别的优点。由此，通过安置隔离物和/或粘合剂站形成的粘结部位分布保持与随后的在制造过程中的操纵无关。在哪些情况中需要这种预固定，又与使用的材料有关，此外也与要求的运输过程有关，在制造过程中的中间产物要经历该运输过程。因为一方面利用例如粘合剂垫的粘附的表面不需额外加热可以实现隔离物的固定，另一方面通过合适地选择隔离物的形状并且例如通过类似的移动流程可以阻止在制造过程期间的非故意的粘结部位的推移。
对其上安置有各由粘合剂站和隔离物构成的粘结部位的面加热允许，严格限于局部地加热和预硬化该粘合剂站并由此用站的剩余粘合剂可以形成两个接合配对件的粘接。
如果接着应以模塑料包裹通过根据本发明的方法制造的装置时，则在根据本发明的方法的继续进行中在芯片和基板之间形成粘接之后，制造芯片的电的外部触点，以便于接着这样进行包裹，即以模塑料填充在芯片和基板之间的、通过隔开的粘结部位而存在的间隙。由此形成封装件的所要求的机械的、物理的和化学的稳定性并同时改善两个接合配对件的连接，原因在于，已知大部分模塑料的材料的润湿性比粘合剂、特别是具有较高粘性的粘合剂的材料的润湿性好。
可通过已知的方法制造外部触点和壳，从而可以以惯常的方式使用这样得到的、具有外部触点的封装件并可将该封装件集成到PCB中。不仅外部触点而且壳都可以根据针对其它应用的要求设计。
因为如上所述不仅基底而且另一芯片都可以用作基板，所以这种装置的结构可以包括最多样的接合配对件。从而也可以用多个芯片并且必要时也用多个基底制造不同的堆叠装置。根据本方法的不同的、如上所述的设计方案，可以通过依次形成堆叠中的每个连接的方式实现堆叠。但处理方法也可是可选的，其中一再进行具有粘合剂站的隔离物与第二附加的接合配对件的定位的过渡固定，以便于在最后的共同加热处理中进行堆叠的所有粘结部位的最终硬化。
附图说明
下面参照实施例详细描述本发明。在所属附图中示出：
图1a)至1e)是用于制造根据本发明的装置的方法步骤；
图2a)至2e)是根据本发明的装置的替换的制造方法的方法步骤；
图3是根据图2所示的方法制造的具有居中设置的芯片的粘接垫的球栅阵列封装件(BGA-Package)；以及
图4是具有粘结部位分布和接合通道(bondkanal)的基底。
具体实施方式
在图1a至图1e中示出根据本发明的方法的芯片粘接的基本方法步骤以及这样制造的封装件。在示出的实施例中，基底2作为用纤维增强的塑料制成的基板与芯片3连接。
在基底上，根据在上侧面上的预先确定的分布通过分配设置有多个粘合剂垫5。粘合剂垫5的形状和尺寸是这样选择的，即粘合剂垫5与待放置的隔离物6之间的接触面即使在用于固化粘合剂的热处理之后也由粘合剂垫的边缘在四周包围。当前使用由完全硬化的聚合物制成的球体作为隔离物6，从而粘合剂垫5是具有这样的直径的圆形，即该直径小于隔离物6的直径但大于隔离物的半径。粘合剂垫5的厚度明显比基底2的厚度薄并与放置在芯片上的粘合剂层9相应，如图1d所示。
粘合剂垫5由浆状的、可通过调节温度而硬化的粘合剂制成。借助于安置工具7将每个隔离物6安置在多个粘合剂垫5上(图1b)，该安置工具对应于粘合剂垫5的分布而具有多个吸入孔8。安置工具7的吸入孔8具有小于隔离物6的直径的内径，从而被吸附的隔离物6将吸入孔8闭合。
参照图1c，基底2的背离隔离物6的下侧面被这种程度地加热，使得在第一退火步骤中在针对于粘合剂垫5的材料的第一温度T1时，所有粘合剂垫5被均匀地固化并且隔离物6被固定。
在随后的方法步骤(图1d)中，在施加粘接力P的情况下借助于粘接工具13将芯片3(在该芯片上在面向基底2的侧面上设置有粘合剂层)放置到隔离物6上，并使芯片承受针对于粘合剂层9的材料的第二温度T2，在该第二温度T2时，粘合剂层9分别与隔离物6的紧贴着的部分粘结。一直施加压力和温度直至粘合剂已形成隔离物6与芯片3之间的稳定连接。
根据粘合剂垫5与粘合剂层9的材料结合，第二温度T2可以偏离第一温度T1到一个较高的温度，但只能到使得基底2与隔离物6之间的连接保持稳定以避免芯片3相对于基底2侧向移动这么高的温度。通过形状稳定的隔离物6防止芯片3朝向基底2移动。只要粘合剂垫5和粘合剂层9由同一种材料组成，那么第一温度和第二温度T2相一致。也有这种可能性，粘合剂垫由B阶段粘合剂制成，该B阶段粘合剂在两个退火步骤中被完全固化，如下面较详细地说明的。
现在，这样制造的装置包括基底2和芯片3，在此期间，芯片的电触点与位于基底下侧面上的外部电触点通过合适的连接剂和方法电连接。为了更清楚，没有进一步示出与现有技术相当的触点和接触剂。在下面的方法步骤(图1e)中，在模塑化合物10侵入芯片3与基底2之间的间隙11中的情况下，该装置通过该模塑化合物10包裹。
图2a至图2e示出了与图1a至图1e基本相同的用于在基底2上粘接芯片3的方法步骤，但是借助了作为粘合剂壳12包裹球形隔离物6的粘合剂站4(或者说粘合剂存放部Klebstoffdepot)。在第一、未进一步示出的处理步骤中，这些粘合剂壳12通过将隔离物6浸入到低粘度的B阶段粘合剂中制成，并且通过真空干燥表面被干燥使得这些粘合剂壳12不粘附在安置工具7的吸入孔8上的这种程度。
与图1a至图1e类似，通过下面的方法步骤制成在图2e中示出的装置。
a)借助于适当的安置工具7在基底2的上侧面上安置已包裹好的隔离物6，该安置工具具有与待制造的粘结部位分布相对应的多个吸入孔8(图2a和图2b)。
b)在第一退火步骤中，将基底2加热至特别用于粘合剂壳12的材料的第一温度T1，在该第一温度时预先固化粘合剂壳12并且固定隔离物6，而粘合剂壳12的粘合剂不失去其粘合剂特性(图2c)。
c)在施加粘接力P的情况下，借助于粘接工具13将芯片3放置到被包裹的隔离物6上，并使芯片承受特别用于粘合剂壳12的材料的第二温度T2，在该第二温度时隔离物6分别与芯片3粘结。一直施加压力和温度直至粘合剂已形成隔离物6与芯片3之间的稳定连接(图2d)。因为在该实施例中粘合剂站4完全由粘合剂壳12构成，所以芯片3在其面对基底2的侧面上没有粘合剂。
d)这样制成的装置被电连接并且在模塑料10侵入芯片3与基底2之间的间隙11中时被模塑料10包裹(图2e)。
根据图3的装置包括芯片3，该芯片具有双排设置的中心触点14。芯片3以其有效面15、即具有中心触点排14的那一面这样与基底2连接，即中心触点14可通过基底2中的中心开口、接合通道16利用跨接线17与接合垫18连接，该接合垫设置为在基底2的背离芯片3的侧面上侧向地邻近接合通道16。粘接垫18中的每个又通过在基底2上的导轨结构19与焊料球20连接。这种类型的装置通常已知为BGA封装件。
根据针对图2所描述的方法，通过球形隔离物6实现芯片3与BGA封装件的基底2的连接，该球形隔离物由粘合剂壳12包裹。因为模塑料10填满了芯片3和基底2之间的间隙11以及接合通道16，所以在形成电连接之后，用保护芯片3的背面和灵敏的芯片边缘的模塑料10围包封装件的芯片侧面，该模塑料也盖住基底2的面对芯片3的侧面。
图4示出了BGA封装件的基底2，在该基底上安置有被包裹的隔离物6。根据图4，由隔离物6和以粘合剂壳12形式的粘合剂站4构成的粘结部位的分布是单排地并且均匀地绕接合通道16进行。为了更清楚选择这种视图。通常以明显较高的密度和基本较小的隔离物6进行粘结部位的分布。
参考标识：
1.基板
2.基底
3.芯片
4.粘合剂站
5.粘合剂垫
6.隔离物
7.安置工具
8.吸入孔
9.粘合剂层
10.模塑料
11.间隙
12.粘合剂壳
13.粘接工具
14.中心触点排
15.芯片的有效面
16.接合通道
17.跨接线
18.粘接垫
19.导轨结构
20.焊料球

Claims (19)

1.一种在基板(1)上共面地安装芯片(3)的方法，其方式是，根据预先确定的分布在所述基板(1)上和/或在所述芯片(3)的一侧设置多个互相间隔开的粘结部位，在调整所述芯片和所述基板之间的间隙(11)的情况下通过所述粘结部位连接所述芯片(3)和所述基板(1)(芯片粘接)，其特征在于，每个所述粘结部位由限于局部的、可硬化的粘合剂站(4)与单个安置的隔离物(6)共同形成。
2.根据权利要求1所述的方法，其特征在于，根据所述粘结部位的分布在所述基板(1)上和对应地在所述芯片(3)上分别设置粘合剂垫(5)作为所述粘合剂站(4)。
3.根据权利要求1所述的方法，其特征在于，根据所述粘结部位的分布分别在所述基板(1)或所述芯片(3)上设置粘合剂垫(5)和在第二接合配对件上设置粘合剂层(9)，以作为所述粘合剂站(4)。
4.根据权利要求2或3所述的方法，其特征在于，借助于按压或分配或者借助于结构化的胶带设置所述粘合剂垫(5)。
5.根据权利要求1所述的方法，其特征在于，每个粘结部位由一个隔离物(6)形成，所述隔离物具有用于包裹的粘合剂壳(12)作为所述粘合剂站(4)，在安置被包裹的所述隔离物(6)期间所述粘合剂壳的外部表面暂时不粘。
6.根据权利要求5所述的方法，其特征在于，所述粘合剂壳(12)由所述粘合剂的前期阶段形成，直接在所述芯片粘接之前或在所述芯片接合期间通过适当处理使所述粘合剂具有其粘结特性。
7.根据权利要求5或6所述的方法，其特征在于，
a)以粘合剂壳(12)包裹所述隔离物(6)，
b)接着在第一退火步骤中在针对于所述粘合剂的所述材料的第一特定温度下这样固化所述粘合剂壳(12)，即所述粘合剂的表面不粘，但不失去其粘结特性，
c)接着将用预先固化的粘合剂壳(12)包裹的所述隔离物(6)定位在所述芯片(3)或所述基板(1)上，
d)接着将所述芯片(3)放置到所述基板(1)上，以及
e)接着通过第二退火步骤在针对于所述粘合剂的所述材料的第二特定温度下完全固化所述粘合剂壳(12)。
8.根据前述权利要求中任一项所述的方法，其特征在于，通过工具在所述芯片(3)或所述基板(1)上安置多个所述隔离物(6)或多个利用所述粘合剂壳(12)包裹的所述隔离物(6)，所述工具具有多个用于将所述隔离物(6)保持在确定的粘结部位分布中的吸入孔。
9.根据前述权利要求中任一项所述的方法，其特征在于，在所述芯片(3)与所述基板(1)连接之前，通过加热所述芯片(3)或所述基板(1)的方式，借助于所述粘合剂站(4)将多个所述隔离物(6)固定在所述芯片(3)或所述基板(1)上。
10.根据前述权利要求中任一项所述的方法，其特征在于，在所述芯片(3)与所述基板(1)之间形成粘接后，制造所述芯片(3)的电的外部触点并以模塑料(10)包裹所述芯片(3)和所述基板(1)，其中以所述模塑料(10)填充所述芯片(3)与所述基板(1)之间的所述间隙(11)。
11.一种装置，包括基板(1)和芯片(3)，所述芯片借助于逐点粘接安装在基板(1)上，其中所述粘接由多个根据确定的分布相互间隔开的粘结部位构成，相互连接的面共面地相互面对，从而使所述芯片(3)与所述基板(1)之间存在间隙(11)，其特征在于，每个所述粘结部位由限于局部的、可硬化的粘合剂站(4)与单个隔离物(6)共同形成。
12.根据权利要求11所述的装置，其特征在于，所述粘合剂站(4)包括两个粘合剂垫(5)，所述两个粘合剂垫根据确定的粘结部位分布相应地设置在所述基板(1)和所述芯片(3)上。
13.根据权利要求11所述的装置，其特征在于，所述粘合剂站(4)包括粘合剂垫(5)和粘合剂层(9)，所述粘合剂垫根据确定的粘结部位分布设置在所述基板(1)或所述芯片(3)上，所述粘合剂层平面地设置在所述第二接合配对件上。
14.根据权利要求13所述的装置，其特征在于，所述粘合剂层(9)由结构化的胶带构成。
15.根据权利要求11所述的装置，其特征在于，粘合剂站(4)由粘合剂壳(12)构成，所述粘合剂壳包裹所述隔离物(6)。
16.根据权利要求15所述的装置，其特征在于，所述粘合剂壳(12)由粘合剂形成，所述粘合剂可表面硬化而不损失其粘结特性(B阶段粘合剂)。
17.根据权利要求11至16中任一项所述的装置，其特征在于，所述基板(1)由球栅阵列(BGA)的壳体的基底(2)构成。
18.根据权利要求11至16中任一项所述的装置，其特征在于，所述基板(1)是另一芯片(3)。
19.根据权利要求11至18中任一项所述的装置，其特征在于，所述芯片(3)与所述基板(1)之间的所述间隙(11)由包裹所述装置的模塑料(10)填充，并设置有外部的电触点以将所述装置集成到电路中。
CNA2007101453494A 2006-09-11 2007-09-11 在基板上共面地安装芯片的方法及根据该方法制造的装置 Pending CN101165865A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006043215A DE102006043215A1 (de) 2006-09-11 2006-09-11 Verfahren zur koplanaren Montage eines Chips auf einer Unterlage und nach diesem Verfahren hergestellte Anordnung
DE102006043215.0 2006-09-11

Publications (1)

Publication Number Publication Date
CN101165865A true CN101165865A (zh) 2008-04-23

Family

ID=39104748

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101453494A Pending CN101165865A (zh) 2006-09-11 2007-09-11 在基板上共面地安装芯片的方法及根据该方法制造的装置

Country Status (2)

Country Link
CN (1) CN101165865A (zh)
DE (1) DE102006043215A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633181A (zh) * 2017-03-23 2018-10-09 德尔福技术有限公司 电气设备粘合剂屏障
CN112770477A (zh) * 2019-10-21 2021-05-07 华为技术有限公司 一种电路板组件和电子设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110723713A (zh) * 2019-11-20 2020-01-24 江南大学 用于低应力mems封装的粘接结构、封装结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891761A (en) * 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US5659952A (en) * 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US6774480B1 (en) * 1999-07-30 2004-08-10 Micron Technology, Inc. Method and structure for manufacturing improved yield semiconductor packaged devices
US7518223B2 (en) * 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US6784555B2 (en) * 2001-09-17 2004-08-31 Dow Corning Corporation Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes
US20030160311A1 (en) * 2002-02-28 2003-08-28 Aminuddin Ismail Stacked die semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108633181A (zh) * 2017-03-23 2018-10-09 德尔福技术有限公司 电气设备粘合剂屏障
CN108633181B (zh) * 2017-03-23 2021-05-07 安波福技术有限公司 电气设备粘合剂屏障
CN112770477A (zh) * 2019-10-21 2021-05-07 华为技术有限公司 一种电路板组件和电子设备

Also Published As

Publication number Publication date
DE102006043215A1 (de) 2008-03-27

Similar Documents

Publication Publication Date Title
US6046077A (en) Semiconductor device assembly method and semiconductor device produced by the method
US6081997A (en) System and method for packaging an integrated circuit using encapsulant injection
US7301222B1 (en) Apparatus for forming a pre-applied underfill adhesive layer for semiconductor wafer level chip-scale packages
US6324069B1 (en) Chip package with molded underfill
US10229894B2 (en) Semiconductor package structure and semiconductor process
KR100467897B1 (ko) 반도체 장치 및 이의 제조방법
US5844320A (en) Semiconductor unit with semiconductor device mounted with conductive adhesive
US7564140B2 (en) Semiconductor package and substrate structure thereof
CN100423259C (zh) 叠层式电子部件
US7126217B2 (en) Arrangement in semiconductor packages for inhibiting adhesion of lid to substrate while providing compression support
CN104937715A (zh) 包含内插器结构的集成电子器件及其制造方法
CN101009271A (zh) 半导体芯片叠层
US20070155059A1 (en) Package warpage control
US7700414B1 (en) Method of making flip-chip package with underfill
CN104752242A (zh) 用于制造半导体装置的方法和接合夹具
US7432601B2 (en) Semiconductor package and fabrication process thereof
CN101901770B (zh) 集成电路封装结构的制造方法
US20150303170A1 (en) Singulated unit substrate for a semicondcutor device
CN101504922A (zh) 用于制造半导体器件的方法及设备
CN101165865A (zh) 在基板上共面地安装芯片的方法及根据该方法制造的装置
US6281571B1 (en) Semiconductor device having an external connection electrode extending through a through hole formed in a substrate
US5895976A (en) Microelectronic assembly including polymeric reinforcement on an integrated circuit die, and method for forming same
EP1443547A2 (en) Method for efficient capillary underfill
TW202029223A (zh) 異向性導電膜
US6838758B1 (en) Package and method for making an underfilled integrated circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication