CN101504922A - 用于制造半导体器件的方法及设备 - Google Patents

用于制造半导体器件的方法及设备 Download PDF

Info

Publication number
CN101504922A
CN101504922A CNA2009100096963A CN200910009696A CN101504922A CN 101504922 A CN101504922 A CN 101504922A CN A2009100096963 A CNA2009100096963 A CN A2009100096963A CN 200910009696 A CN200910009696 A CN 200910009696A CN 101504922 A CN101504922 A CN 101504922A
Authority
CN
China
Prior art keywords
potting resin
semiconductor chip
embedding limit
bottom potting
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100096963A
Other languages
English (en)
Inventor
桂洋介
税所一郎
岩波理佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101504922A publication Critical patent/CN101504922A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种用于制造半导体器件的方法及设备。提供一种用于制造半导体器件的方法及设备，所述半导体器件具有无盖结构和高可靠性的倒装芯片结构。所述用于制造半导体器件的方法，其中在基板与半导体芯片之间的空间中填充有底部填充树脂，包括：在第一注入条件下在所述空间中注入第一底部填充树脂；指定在所述半导体芯片的侧面上形成的底部填充树脂的嵌边高度不满足规定标准的地点；以及在第二注入条件下在嵌边高度不满足规定标准的地点中注入第二底部填充树脂。因为嵌边高度能一致地满足规定标准，所以能避免应力集中，并且能制造具有无盖结构和高可靠性的倒装芯片结构的半导体器件。

Description

用于制造半导体器件的方法及设备
技术领域
本发明涉及一种用于制造半导体器件的方法和设备，所述半导体器件具有倒装芯片结构。
背景技术
随着近年来半导体器件价格竞争的增强，强烈要求削减成本。为了满足该要求，开发了其中移除盖18和加强肋17(此后被称为“无盖结构”)的具有倒装芯片结构的半导体器件，而传统的具有倒装芯片结构的半导体器件配置有所述盖18和加强肋17。图1是示出传统的具有倒装芯片结构的半导体器件的示意图；以及图2是示出具有无盖结构的半导体器件的示意图。
下面将说明与传统的倒装芯片安装有关的文献。日本专利申请特开No.2000-1888362公开了一种安装结构的示例，其中，在诸如封装的布线基板上安装半导体元件的部分中，在倒装芯片安装时填充了填料。利用该方法，填料对布线基板的粘附强度通过在位于半导体元件周围形成的嵌边(fillet)部分的下部上的布线基板中形成沟槽来增强。
日本专利申请特开No.2000-277566公开了下述示例，在该示例中，裸IC芯片通过混合在各向异性的导电粘合剂的绝缘树脂中的导电颗粒而被连接至布线基板。该方法提出，通过在裸IC芯片上流动的各向异性的导电粘合剂的嵌边的外表面上形成大量突出物(不规则物)，在布线基板与电子部件之间的低机械接合强度或不良电连接在发生之前得以防止。
日本专利申请特开No.2005-217005公开了一种用于在基板与面朝下安装的半导体元件之间施加底部填充树脂的树脂施加设备。该设备配置有喷嘴和喷嘴移动单元，所述喷嘴用于注入底部填充树脂，所述喷嘴移动单元被设置成使得喷嘴沿着半导体元件与基板之间的边界附近移动；并且该设备其特征在于：用于固定基板的整个固定台与喷嘴的移动同步摆动。该构造的目的是在短时间内在半导体芯片的整个表面上均匀地施加树脂。
日本专利申请特开No.2007-194403公开了一种用于制造电子器件的设备，其中，在半导体芯片与安装基板之间的空间填充有底部填充剂。该设备包括测定单元和控制单元，所述测定单元用于测定在半导体芯片的侧面上的底部填充剂中形成的嵌边部分，所述控制单元用于当测定到的嵌边部分的宽度比合适的嵌边宽度窄时附加排出底部填充剂。
日本专利申请特开No.10-098075公开了一种用于安装半导体器件的方法，该方法用于将半导体芯片面朝下连接到布线基板。在该方法中，通过不将阻焊剂施加到半导体芯片安装位置以便扩大在半导体芯片与布线基板之间的空间，以及通过使用其外周覆盖有阻焊剂的布线基板，绝缘树脂容易渗入到所述空间中，以改善绝缘树脂的注入特性。
发明内容
在成本方面，无盖结构比传统结构更有利。另一方面，由于没有盖18和负责加固的加强肋17，所以无盖结构相对来说更易于物理变形等。因此，在某些条件下，会出现其中半导体芯片11或焊料块12破碎的现象而引起故障。需要抑制由这样的原因所引起的故障，并且需要提高半导体器件的可靠性。
将进一步详细说明与本发明有关的问题。在具有倒装芯片结构的半导体器件中，带有面朝下的电子电路表面的半导体芯片11被布置在布线结构13上。图3是示出具有无盖结构的半导体器件的示意图。半导体芯片11由焊料块12电连接至布线基板13。半导体芯片11与布线基板13之间的间隙填充有底部填充树脂14。底部填充树脂14被分成填充半导体芯片11与布线基板13之间的间隙的部分(此后被称为“芯片下树脂14a”)以及粘附到半导体芯片11的侧面的部分(此后被称为“嵌边14b”)。
当半导体器件的温度变化时，由于布线基板13与半导体芯片11之间的热膨胀系数差异而产生如图4所示的应变和应力。底部填充树脂14是具有调节的热膨胀系数的热固性有机树脂，并且利用树脂的弹性减少所产生的应变和应力，以保护焊料块12。
在下列步骤中将底部填充树脂14注入到在半导体芯片11与布线基板13之间的间隙中。使用具有以恒定速率排出树脂的能力的设备，并且排出树脂的针16沿着半导体芯片11的任意侧移动以注入树脂(此后该步骤被称为“I路径”)。通过如图6所示的毛细现象将注入的底部填充树脂14填充在半导体芯片11与布线基板13之间的间隙中。在已完全注入底部填充树脂14之后，如图7所示，使针16沿着半导体芯片11的全部侧面连续移动以注入树脂(此后该步骤被称为“O路径”)。通过这些步骤，能确保注入芯片下树脂14a，并且能在半导体芯片11的全部侧面上形成一致的嵌边14b。
通过这些步骤而制造的具有无盖结构的半导体器件具有下述可能性，其中，在半导体芯片11和嵌边14中会出现裂缝，引起电故障，除非采取特殊措施否则会进一步导致较低的成品率。
当半导体器件的温度被改变时，如图8所示，由于在半导体芯片11与布线基板13之间的热膨胀系数差异而出现应变和应力。在具有无盖结构的半导体器件中，由于不存在抑制变形的盖18和加强肋17，因而产生大应力。特别地，如c所示，大应力被施加到在半导体芯片11与嵌边14b之间的边界19，并且容易产生裂缝。图9是示出产生的裂缝15的示意图。
通过改变用于底部填充树脂14的材料而减小拉伸应力c能减少该问题。同样，通过使嵌边的高度低于上表面，所述上表面与设置半导体芯片11的焊球的表面相对(此后该结构被称为“低嵌边14c”)，施加到边界19的应力变得比在图8和图9所示的结构中产生的应力小，并且能抑制裂缝15的产生。
为了形成低嵌边14c，要注入的底部填充树脂14的量必须小。然而，由于用于通过I路径填充芯片下树脂14a的步骤，所以当仅减少要注入的树脂的量时，如图11所示，嵌边14b的形状变得不对称且不一致。虽然在专利文献1和5中示出了至少两侧对称的低嵌边的图示，但是有该结构实际上是不对称的高可能性。如果结构是不对称且不一致的，则施加到边界的应力也变得不一致，并且生成局部裂缝。作为不一致结构的结果，降低了嵌边高度，并且会使构成多层布线结构的层间绝缘膜的侧面暴露，所述多层布线结构形成在芯片的电路形成侧。如果层间绝缘膜的侧面，尤其是具有比SiO2的相对介电常数低的低介电常数(低k)的侧面被暴露，则由于吸收水分而出现诸如剥离的缺陷。
如果使用根据日本专利申请特开No.2000-277566、用于从施加到布线基板13上的底部填充树脂14的上表面安装芯片的方法，代替其中在安装半导体芯片11之后注入底部填充树脂14的方法，那么，能通过调节底部填充树脂14的量来调节嵌边14b的高度。然而，通过该方法，易于使焊料块12与布线基板13之间的粘附性降低，并且易于使可靠性劣化。
因此，需要用于制造具有无盖倒装芯片结构的高可靠性的半导体器件的方法及设备。
将利用在“具体实施方式”中使用的带有圆括号的附图标记来描述用于解决所述问题的方法。添加这些附图标记，用于明确“权利要求书”与“具体实施方式”中的说明之间的对应关系。然而，不应将这些附图标记用于解释“权利要求书”中所描述的本发明的技术范围。
用于制造半导体器件的方法是用于制造其中在基板(13)与半导体芯片(11)之间的空间中填充底部填充树脂(14)的半导体器件的方法，包括：在第一注入条件下在所述空间中注入第一底部填充树脂；指定在所述半导体芯片的侧面上形成的底部填充树脂的嵌边高度(b)不满足规定标准的地点；以及在第二注入条件下在嵌边高度(b)不满足规定标准的地点中注入第二底部填充树脂。
根据本发明的用于制造半导体器件的设备是用于制造其中在基板(13)与半导体芯片(11)之间的空间中填充底部填充树脂(14)的半导体器件(30)的设备，并且包括：测定单元(33)，用于测定在所述半导体芯片的侧面上形成的底部填充树脂的嵌边高度(b)；指定单元(38)，用于指定所述嵌边高度(b)不满足规定标准的地点；以及附加注入条件选择单元(39)，用于根据检测到的嵌边高度(b)来选择在将所述底部填充树脂附加注入到指定地点时的注入条件，使得所述嵌边高度(b)满足所述规定标准。
根据本发明，因为制造被调节成使得底部填充树脂的嵌边高度满足规定标准的半导体器件，所以提供了用于制造可靠的半导体器件的方法和设备，所述半导体器件抑制了由半导体芯片与布线基板之间的热膨胀系数差异而引起的应力集中，并且具有无盖的倒装芯片结构。
根据本发明，提供了用于制造具有无盖倒装芯片结构的可靠的半导体器件的方法和设备。
附图说明
图1是示出根据背景技术的具有倒装芯片结构的半导体器件的示意图；
图2是示出根据背景技术的具有倒装芯片结构的(无盖)半导体器件的示意图；
图3是示出具有无盖结构的半导体器件的示意图；
图4是示出具有倒装芯片结构的半导体器件由于温度变化而变形的图示；
图5是示出经过I路径注入底部填充树脂14的示意图；
图6是示出经过I路径注入的芯片下树脂14a的图示；
图7是示出经过O路径注入底部填充树脂14的图示；
图8是示出根据背景技术的半导体器件由于温度变化而变形所产生的应力的图示；
图9是示出由应力c所生成的裂缝15的示意图；
图10是示出半导体器件由于温度变化而变形所产生的应力的图示；
图11是示出不一致的低嵌边14c的图示；
图12是示出具有倒装芯片结构和低嵌边结构的半导体器件的示意图；
图13是示出半导体器件由于温度变化而变形所产生的应力的图示；
图14是示出由应力c(在变形期间)生成的裂缝15的示意图；
图15是示出用于形成一致的嵌边形状的附加树脂注入的图示；
图16是示出施加工件的图示；
图17是示出用于制造半导体器件的设备的构造的图示；
图18是示出在注入条件A下施加底部填充树脂的图示；
图19是示出已完成的嵌边的状态的图示；
图20A至20C是示出嵌边的状况的图示；
图21是示出嵌边的高度的测量的图示；
图22是示出在注入条件B下施加底部填充树脂的图示。
具体实施方式
下面将参照附图来详细描述用于实施本发明的优选实施例。
第一实施例
图12是示出从侧面看到的根据第一实施例的半导体器件的截面图。半导体器件具有倒装芯片结构和无盖结构。用于电连接的焊球22被固定在布线基板13的后表面上。半导体芯片11经由焊料块12而被倒装芯片连接至布线基板13的表面。底部填充树脂14被注入到在布线基板13的表面与半导体芯片11的后表面之间的间隙中，用于保护焊料块12。底部填充树脂14涂敷半导体芯片11的侧面。底部填充树脂14的上端比半导体芯片11的上表面低。具体地，由底部填充树脂14在半导体芯片11的侧面上形成的嵌边是低嵌边14c。低嵌边14c的高度b不大于半导体芯片11的高度的80％，并且在半导体芯片11的所有侧面(具有四方形平面形状的半导体芯片的四个侧面)上受到均匀控制。
当半导体器件的温度变化时，该器件变形并且由于材料的热膨胀系数的差异而产生应变和应力。因为低嵌边14c被形成为比高嵌边(图8中所示的嵌边14b)低且小，所以在低嵌边14c与半导体芯片11之间产生的应力c小于由具有高嵌边结构的半导体器件所产生的应力。因此，在芯片和嵌边之间产生裂缝的可能性降低，并且半导体器件的电损坏的可能性受到抑制。结果，可以提高半导体器件的可靠性。
下面将描述第一实施例所获得的效果。虽然底部填充树脂14被准备成具有与构成半导体芯片11的硅的热膨胀系数接近的热膨胀系数，但是底部填充树脂14具有比硅的热膨胀系数高的热膨胀系数，用于确保流动性等。因此，当加热半导体器件时，在图13所示的半导体器件11的地点中产生压缩应力e。另一方面，在低温下，在图8所示的地点产生拉伸应力c。这些应力随着半导体芯片11变大而增强，并且尤其在半导体芯片11的拐角处变得更高。
裂缝15主要生成在低温下，并且如图14所示，产生破裂而生成裂缝15。所生成的裂缝15扩展至电子电路表面20，并且依据位置还会到达焊料块12和布线基板13。如果这种事情发生，半导体器件就被电损坏及破碎。
施加到半导体芯片11的拉伸应力c依赖于嵌边的高度。作为由本申请的发明人对应力进行的仿真的结果，表明当使嵌边的高度b比芯片的高度降低17％时应力被降低2％。而且，嵌边高度的下限优选为至少覆盖层间绝缘膜的侧面的高度，所述层间绝缘膜构成多层布线结构，所述多层布线结构形成在芯片的电路形成表面上。特别地，当形成具有比SiO2的介电常数低的介电常数的低k膜时，可优选的是至少覆盖低k膜的侧面。
第二实施例
将参照图15来描述第二实施例。在第二实施例中，半导体器件具有倒装芯片结构和无盖结构。半导体芯片11由焊料块12电连接至布线基板13。使用下列步骤来注入底部填充树脂14以保护焊料块12。
使用I路径来注入芯片下树脂14a。将底部填充树脂14只注入到下述部分(下文称为“树脂不足部分21”)中以在半导体芯片11的所有侧面上形成一致的低嵌边14c，在所述部分中，图2所示的底部填充树脂14未形成充足的低嵌边14c。
经过I路径利用毛细现象来注入芯片下树脂14a。此时，底部填充树脂14的一部分在半导体芯片11的侧面上形成低嵌边14c。结果，形成非对称结构，如图15所示，在所述非对称结构中混合有其中充足地形成低嵌边14c的部分和其中不充足地形成低嵌边14c的部分。
因此，通过只将底部填充树脂14注入到树脂不足部分21中以在树脂不足部分21中选择性地形成低嵌边14c，能在半导体芯片11的所有侧面上形成一致的低嵌边14c。通过结合用于使用除针16以外的喷墨系统来注入底部填充树脂14的方法，代替使用针16而能更精确地控制将底部填充树脂14注入到树脂不足部分21中，并且能形成更高质量的低嵌边14c。
当使用I路径来注入底部填充树脂14时，注入芯片下树脂14a时在半导体芯片11的侧面的一部分上形成低嵌边14c。低嵌边14c容易地形成在已经注入底部填充树脂14的侧面上，并且不良地形成在芯片的拐角附近和面对侧。
当想要形成嵌边14b时，通过在注入芯片下树脂14a之后使用O路径来注入底部填充树脂而在半导体芯片11的所有侧面上形成一致的嵌边14b。然而，如果减少O路径的底部填充树脂14的量而用于形成低嵌边14c，则低嵌边14c形成在树脂不足部分21中，且预先形成的低嵌边14c变高而成为嵌边14b，并且作为整体，形成其中混合嵌边14b和低嵌边14c的不一致结构。
通过执行将底部填充树脂14限于注入到树脂不足部分21中，代替使用O路径注入到整个半导体芯片11中，能在树脂不足部分21中选择性地形成低嵌边14c，同时维持预先形成的低嵌边14c，并且能在半导体芯片11的所有侧面上形成一致的嵌边14c。
通过使用用于制造根据第二实施例的半导体器件的方法，可以容易地制备根据第一实施例的半导体器件。
通过第一和第二实施例能获得下列效果：
1.因为能减小随温度变化的施加到半导体芯片11的应力和嵌边14b，所以防止裂缝15的出现，并且提高半导体器件的质量。
2.在实现上述目的的半导体芯片11的所有侧面上能容易地形成一致的低嵌边14c。
3.能使底部填充树脂的注入量最小化，并且能减少材料成本。
第三实施例
将参照图16至20来描述第三实施例。图16示出施加工件22，它是根据第三实施例施加底部填充树脂的对象。通过使半导体芯片11经由焊料块12而连接在布线基板13上来形成施加工件22。
图17示出用于制造根据本发明第三实施例的半导体器件的设备30的构造。该制造设备30配置有：施加单元32，其在沿着设定路径移动的同时将底部填充树脂14从半导体芯片11的侧面的端部供给到在半导体芯片11与布线基板13之间的间隙；测定单元，其测定底部填充树脂14的嵌边14b自布线基板13的高度；以及计算机，其设立路径和注入条件以控制施加单元32。
如图18所示，将底部填充树脂14施加到施加工件22。此时，将临时条件(注入条件A)设立为注入条件35。在注入条件A中，设立至少一个树脂施加，用于形成一致的低嵌边14c。控制单元31根据注入条件A来控制施加单元32。在施加树脂之后，对施加工件22进行热处理以固化底部填充树脂14，并且如图19所示，完成嵌边14b。
在已固化底部填充树脂14之后，测定单元33从侧面观察施加工件22，并且测量嵌边14b的高度。指定单元38是指定嵌边高度的特征的功能块，并且分别基于作为高度标准36的预先记录的标准、按照嵌边14b的测量高度和半导体芯片11的预先设定高度，将嵌边14b分类为图20A至20C所示的正常嵌边14d、一致的低嵌边14c和不一致的低嵌边14e中的任何一种。
正常嵌边14d其特征在于：一部分或整个嵌边14比半导体芯片11高。在该情况下，因为在注入条件A中设立的底部填充树脂14的量是过量的，所以指定单元38改变注入条件A，以便减少树脂的量，并且将改变后的注入条件A记录为注入条件35。
一致的低嵌边14c其特征在于：整个嵌边14b的高度比半导体芯片11的高度小，并且整个嵌边14b的高度是一致的。
不一致的低嵌边14e其特征在于：整个嵌边14b的高度比半导体芯片11的高度小，并且整个嵌边14b的高度是不一致的。在该情况下，因为在特定地点处树脂不足，所以附加注入条件选择单元39估计树脂不足的地点和量，新建立或改变注入条件以补偿不足的树脂(注入条件B)，并且将作为附加条件的条件记录为附加注入条件37。设立一个或多个树脂施加，用于补偿在注入条件A下的树脂不足的地点。
当设立或改变注入条件B时，控制单元31控制施加单元32，以便如图18所示，在注入底部填充树脂14之前，使用施加工件22再次注入底部填充树脂14。此时，在使用注入条件A的注入之后执行使用注入条件B的注入。在已完成施加之后，进行热处理以固化树脂，并且测量嵌边14b的高度。如果作为测量的结果而将嵌边14b分类为正常嵌边14d或不一致的低嵌边14e，则用注入条件B取代注入条件A。
重复上述步骤，直到完成一致的嵌边14c为止。在形成一致的低嵌边14c时注入条件A和注入条件B的组合被称为注入条件C。通过使用注入条件C而将底部填充树脂14施加到施加工件22，能连续地形成一致的低嵌边14c。
第四实施例
通过应用等同于第三实施例的制造设备，能实现用于制造根据第四实施例的半导体器件的方法。以与使用图18所描述的相同的方式，将底部填充树脂14施加到施加工件22上。此时，临时条件(注入条件A)被用作注入条件。在注入条件A中，设立至少一个树脂施加，用于形成一致的低嵌边14c。
在已施加树脂之后，如图21所示，使用测量设备23来测量被施加到施加工件22上的底部填充树脂14量。测量设备23是具有从侧面观察施加工件22的功能的设备，并且在一个或多个地点处测量底部填充树脂14所到达的高度。
按照底部填充树脂14的高度测量的结果，测量设备23自动将施加工件22上的树脂的量分类为过量的、不足的以及适当的。
当树脂量为过量的时，估计正常嵌边14d的形成。因为根据第四实施例的处理不能自动对应于正常嵌边14d，所以测量设备23向操作者报告规定的输出。当操作者接收到报告时，操作者改变注入条件A，使得树脂量变为不足的或适当的，并且再次执行图18所示的树脂施加。
当树脂量为不足的时，估计形成不一致的低嵌边14e。在该情况下，按照测量结果确定树脂量不足的区域和不足的量，并且选择用于补偿不足树脂的树脂注入条件(注入条件B)。基于确定的结果，如图22所示，使用注入条件B将底部填充树脂14施加到树脂量不足的区域。自动执行所述确定和附加树脂施加。通过执行一次或多次处理，树脂量变为适当的。
当树脂量是适当的时，估计形成一致的低嵌边14c。在该情况下，执行随后的工艺而不进行附加施加。
通过预先设立注入条件A使得树脂量不变为过量的，通过上述处理能自动连续形成一致的低嵌边14c。

Claims (10)

1.一种用于制造半导体器件的方法，其中，在基板与半导体芯片之间的空间中填充底部填充树脂，所述方法包括：
在第一注入条件下在所述空间中注入第一底部填充树脂；
指定在所述半导体芯片的侧面上形成的底部填充树脂的嵌边高度不满足规定标准的地点；以及
在第二注入条件下在嵌边高度不满足规定标准的地点处注入第二底部填充树脂。
2.根据权利要求1所述的用于制造半导体器件的方法，其中，
所述规定标准要求所述嵌边高度不超过规定高度，所述规定高度被设立成比所述半导体芯片的上表面的高度低。
3.根据权利要求2所述的用于制造半导体器件的方法，其中，
所述规定高度比所述半导体芯片的高度至少低17％。
4.根据权利要求2所述的用于制造半导体器件的方法，其中，
所述规定高度是至少覆盖层间绝缘膜的高度，所述层间绝缘膜由在所述半导体芯片的电路形成平面上形成的多层布线结构组成。
5.根据权利要求4所述的用于制造半导体器件的方法，其中，
所述层间绝缘膜的相对介电常数比SiO2的相对介电常数低。
6.根据权利要求1所述的用于制造半导体器件的方法，其中，
在第一注入条件下在所述空间中进行的底部填充树脂的注入是通过沿着所述半导体芯片的侧面移动针来注入所述底部填充树脂，所述针是用于喷射所述底部填充树脂的喷嘴。
7.根据权利要求1所述的用于制造半导体器件的方法，在第二注入条件下在嵌边高度不满足规定标准的地点处进行的底部填充树脂的注入是使用喷墨系统来注入所述底部填充树脂。
8.根据权利要求3所述的用于制造半导体器件的方法，其中，
在所述第一注入步骤之前，所述半导体芯片被倒装芯片安装在所述基板上；以及
所述半导体器件在所述半导体芯片的上表面上没有盖。
9.根据权利要求1所述的用于连续地制造多个半导体器件的方法，其中，
在第一注入条件下在所述空间中进行的底部填充树脂的注入对于半导体器件中的任何一种都是相同的。
10.一种用于制造半导体器件的设备，其中，在基板与半导体芯片之间的空间中填充底部填充树脂，所述设备包括：
测定单元，其用于测定在所述半导体芯片的侧面上形成的底部填充树脂的嵌边高度；
指定单元，其用于指定所述嵌边高度不满足规定标准的地点；以及
附加注入条件选择单元，其用于根据检测到的嵌边高度来选择在将所述底部填充树脂附加注入到所指定的地点时的注入条件，以使得所述嵌边高度满足所述规定标准。
CNA2009100096963A 2008-02-04 2009-02-04 用于制造半导体器件的方法及设备 Pending CN101504922A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008023733A JP2009188011A (ja) 2008-02-04 2008-02-04 フリップチップ半導体装置の製造方法と製造装置
JP2008023733 2008-02-04

Publications (1)

Publication Number Publication Date
CN101504922A true CN101504922A (zh) 2009-08-12

Family

ID=40932088

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100096963A Pending CN101504922A (zh) 2008-02-04 2009-02-04 用于制造半导体器件的方法及设备

Country Status (3)

Country Link
US (1) US20090197370A1 (zh)
JP (1) JP2009188011A (zh)
CN (1) CN101504922A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110868679A (zh) * 2018-08-27 2020-03-06 鑫创科技股份有限公司 麦克风封装结构
CN110993512A (zh) * 2019-11-29 2020-04-10 力成科技（苏州）有限公司 一种多段式注胶工艺

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049218A (ja) * 2007-08-21 2009-03-05 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP5728641B2 (ja) * 2009-12-22 2015-06-03 パナソニックＩｐマネジメント株式会社 半導体装置
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
KR101579673B1 (ko) * 2014-03-04 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US11710672B2 (en) * 2019-07-08 2023-07-25 Intel Corporation Microelectronic package with underfilled sealant
KR20220075507A (ko) * 2020-11-30 2022-06-08 삼성전자주식회사 고 전도 층을 갖는 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150729A (ja) * 1998-11-10 2000-05-30 Hitachi Ltd 樹脂封止半導体装置
JP2004039867A (ja) * 2002-07-03 2004-02-05 Sony Corp 多層配線回路モジュール及びその製造方法
US6800946B2 (en) * 2002-12-23 2004-10-05 Motorola, Inc Selective underfill for flip chips and flip-chip assemblies
US7622311B1 (en) * 2005-11-30 2009-11-24 Advanced Micro Devices, Inc. Inspection of underfill in integrated circuit package
JP2007194403A (ja) * 2006-01-19 2007-08-02 Sony Corp 電子デバイスの製造装置及び電子デバイスの製造方法、並びに、アンダーフィル材充填状態の検査装置及びアンダーフィル材充填状態の検査方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110868679A (zh) * 2018-08-27 2020-03-06 鑫创科技股份有限公司 麦克风封装结构
CN110993512A (zh) * 2019-11-29 2020-04-10 力成科技（苏州）有限公司 一种多段式注胶工艺

Also Published As

Publication number Publication date
JP2009188011A (ja) 2009-08-20
US20090197370A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
CN101504922A (zh) 用于制造半导体器件的方法及设备
US7170188B2 (en) Package stress management
CN106920778B (zh) 电子封装件及封装用的基板
US10879194B2 (en) Semiconductor device package and method of manufacturing the same
KR101679479B1 (ko) 패키지 온 패키지 구조체에서의 휨 제어
US8193644B2 (en) Pop precursor with interposer for top package bond pad pitch compensation
CN104769713B (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
US20070212865A1 (en) Method for planarizing vias formed in a substrate
US10062961B2 (en) Electronic device furnished with a conducting layer and method of fabrication
US7432601B2 (en) Semiconductor package and fabrication process thereof
CN104919586A (zh) 模块及其制造方法
JP2003031612A (ja) 半導体パッケージおよびその製造方法
US8132775B2 (en) Solder mold plates used in packaging process and method of manufacturing solder mold plates
JPH08153830A (ja) 半導体装置およびその製造方法
JP2000323624A (ja) 半導体装置およびその製造方法
KR20120053386A (ko) 패키지 기판용 리드핀과 이를 이용한 패키지 기판
US9633953B2 (en) Methodology to achieve zero warpage for IC package
US8536717B2 (en) Integrated circuit package and method of assembling an integrated circuit package
US6900080B2 (en) Microelectronic package with reduced underfill and methods for forming such packages
JP4018936B2 (ja) 回路モジュールの製造方法
US8680663B2 (en) Methods and apparatus for package on package devices with reduced strain
CN101996974B (zh) 球栅阵列印刷电路板、其封装结构及其工艺
US20050068757A1 (en) Stress compensation layer systems for improved second level solder joint reliability
CN101165865A (zh) 在基板上共面地安装芯片的方法及根据该方法制造的装置
TW201530666A (zh) 半導體封裝之製造方法，以及使用非接觸式向上噴射系統以製造半導體封裝

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090812