JPH04370958A - 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法 - Google Patents

半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法

Info

Publication number
JPH04370958A
JPH04370958A JP14889391A JP14889391A JPH04370958A JP H04370958 A JPH04370958 A JP H04370958A JP 14889391 A JP14889391 A JP 14889391A JP 14889391 A JP14889391 A JP 14889391A JP H04370958 A JPH04370958 A JP H04370958A
Authority
JP
Japan
Prior art keywords
semiconductor
integrated circuit
circuit device
package substrate
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14889391A
Other languages
English (en)
Inventor
Takayuki Uda
宇田　隆之
Kensuke Nakada
健介 中田
Tsuneo Kobayashi
恒雄 小林
Jun Hirokawa
廣川　潤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14889391A priority Critical patent/JPH04370958A/ja
Publication of JPH04370958A publication Critical patent/JPH04370958A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板、これを用
いた半導体集積回路装置および半導体基板の製造方法に
適用して有効な技術に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置では、窒化ア
ルミニウムやムライトなどのセラミック材料からなるパ
ッケージ基板に厚膜印刷技術を用いて内部配線を形成し
、この内部配線にＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉ
ｎｔｅｇｒａｔｉｏｎ）　チップをＣＣＢ（Ｃｏｎｔｒ
ｏｌｌｅｄ　Ｃｏｌｌａｐｓｅ　Ｂｏｎｄｉｎｇ）接続
していた。
【０００３】
【発明が解決しようとする課題】しかし、前記した半導
体集積回路装置では、ＬＳＩチップとセラミック製パッ
ケージ基板との間に熱膨張係数差があるので、ＣＣＢ接
続部に熱応力が剪断応力として発生し、このためＣＣＢ
接続部が劣化し、信頼性が低下するという問題があった
。
【０００４】また、セラミック製パッケージ基板に内部
配線を形成するに際しては、ウエハ製造プロセスの使用
が不可能であるので、加工精度が低下するという問題が
あった。
【０００５】さらに、セラミック焼結の際、品質にバラ
ツキが生じ、製造歩留りが低下するという問題があった
。
【０００６】本発明の目的はＣＣＢ接続部の劣化を防止
し、信頼性を向上させ、高密度実装化を図ることのでき
る半導体基板に関する技術を提供することにある。
【０００７】本発明の他の目的はウエハ製造プロセスの
使用を可能にし、加工精度および製造歩留りを向上させ
ることのできる半導体基板に関する技術を提供すること
にある。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００９】すなわち、本発明１の半導体基板は、半導
体チップと同一の半導体材料で形成し、内部に貫通スル
ーホールを形成した構造としたものである。
【００１０】本発明２の半導体集積回路装置は、前記半
導体基板をパッケージ基板として用いた構造としたもの
である。
【００１１】本発明３の半導体集積回路装置は、前記パ
ッケージ基板の少なくとも片面に能動素子を設けた構造
としたものである。
【００１２】本発明４の半導体集積回路装置は、前記半
導体基板の少なくとも片面に能動素子を形成し、この能
動素子形成済みの半導体基板を複数枚積層させて多層実
装構造としたものである。
【００１３】本発明５の半導体基板の製造方法は、前記
貫通スルーホールを形成するプロセスに、半導体基板に
貫通孔をドリリング加工により形成する工程と、前記貫
通孔の内周面に導電膜を形成する工程とを含むことを特
徴とするものである。
【００１４】
【作用】本発明２の半導体集積回路装置によれば、半導
体チップと同一の半導体材料で形成した半導体基板をパ
ッケージ基板として用いた構造としたので、パッケージ
基板は半導体チップと熱膨張係数を等しくし、温度変化
が生じても、半導体チップとパッケージ基板との間のＣ
ＣＢ接続部に熱応力を発生させることがない。したがっ
て、ＣＣＢ接続部の劣化を防止し、信頼性を向上させる
ことができる。
【００１５】また、半導体チップと同一の半導体材料で
形成した半導体基板をパッケージ基板として用いた構造
としたので、パッケージ基板の製造プロセスにウエハ製
造プロセスを用い、加工精度および歩留りを向上させる
ことができる。
【００１６】また、本発明３の半導体集積回路装置によ
れば、前記パッケージ基板の少なくとも片面に半導体チ
ップを設けた構造としたので、高密度実装化を図ること
ができる。
【００１７】また、本発明４の半導体集積回路装置によ
れば、前記半導体基板の少なくとも片面に能動素子を形
成し、この能動素子形成済みの半導体基板を複数枚積層
させて多層実装構造としたので、能動素子の実装密度を
高くすることなく、容易に高密度実装化を図ることがで
きる。
【００１８】さらに、本発明５のパッケージ基板の製造
方法によれば、前記貫通スルーホールを形成するプロセ
スに、半導体基板に貫通孔をドリリング加工により形成
する工程と、前記貫通孔の内周面に導電膜を形成する工
程とを含む製造プロセスとしたので、半導体基板に貫通
スルーホールを容易に形成し、製造歩留りを向上させる
ことができる。
【００１９】
【実施例１】図１は本発明の実施例１である半導体集積
回路装置を示す断面図である。
【００２０】本実施例１における半導体集積回路装置は
、パッケージ基板１にＬＳＩチップ２を１個のみ搭載し
たチップキャリア構造に適用したものである。
【００２１】詳しくは、パッケージ基板１は、ＬＳＩチ
ップ２と同一のＳｉ（Ｓｉｌｉｃｏｎ）材料で形成され
たＳｉウエハ１ａからなり、このＳｉウエハ１ａには、
その表裏面間を電気的に導通させる貫通スルーホール３
が形成されている。このパッケージ基板１の上面に配線
４が形成され、この配線４に貫通スルーホール３の開口
部が接続されている。
【００２２】また、パッケージ基板１の下面に貫通スル
ーホール３が開口し、その開口部に入出力用のＩ／Ｏパ
ッド５が形成され、このＩ／Ｏパッド５を介してモジュ
ール基板と電気的に接続される構造となっている。
【００２３】さらに、パッケージ基板１上にＬＳＩチッ
プ２がフェイスダウン方式でボンディングされ、パッケ
ージ基板１上の配線４とＬＳＩチップ２の半導体集積回
路形成面とはＣＣＢ接続部６を介して電気的に接続され
、半導体集積回路形成面は封止部１２で封止されている
。
【００２４】次に、本実施例１の作用を説明する。
【００２５】図２は図１のパッケージ基板の製造方法を
示す斜視図、図３は図１のパッケージ基板の他の製造方
法を示す斜視図である。
【００２６】前記したパッケージ基板１を製造する場合
、Ｓｉウエハを用い、このＳｉウエハに貫通孔をドリリ
ング加工方式で形成する。
【００２７】このドリリング加工方式では、図２あるい
は図３に示すドリル工具７ａ，７ｂを使用する。ドリル
工具７ａ，７ｂはいずれもアルミニウムパイプ８の外周
面にダイヤモンド砥粒を断面逆円錐状に被着させ、溝１
０ａあるいはねじれ溝１０ｂ付ダイヤモンド砥粒被着部
１１をドリル切刃として用いる。
【００２８】ドリリング加工に際し、アルミニウムパイ
プ８をチャッキングし、アルミニウムパイプ８の開口端
部から切削水を流出させながら高速回転でダイヤモンド
砥粒被着部１１をＳｉウエハに押し付け、２００μｍ程
度の微小径を有する貫通孔を加工する。
【００２９】加工済みの貫通孔内にタングステンペース
トを流し込み、熱処理によりタングステンのみ貫通孔の
内周面にコーティングさせて導電膜を形成する。これに
よりＳｉウエハに貫通スルーホール３を形成する。
【００３０】次いで、Ｓｉウエハ上面には、ウエハ製造
プロセスにより貫通スルーホール３の開口部と接続する
配線４を形成し、Ｓｉウエハの下面には、貫通スルーホ
ール３の開口部に入出力用のＩ／Ｏパッド５を半田蒸着
により形成する。このような製造工程を経たＳｉウエハ
からダイシングによりＳｉウエハ１ａを切り出し、パッ
ケージ基板１として用いる。
【００３１】このパッケージ基板１を用いて半導体集積
回路装置を製造する場合、ＬＳＩチップ２の電極に接合
した半田バンプをパッケージ基板１上に設けた電極と相
対応させて位置合わせを行い、熱処理炉を通すことによ
り半田をリフローしてＣＣＢ接続を行う。これと同時に
封止用半田のリフローにより封止部１２を形成し、これ
により半導体集積回路装置の製造工程を終了する。
【００３２】前記したように、パッケージ基板１の製造
プロセスにウエハ製造プロセスを用いたので、加工精度
および製造歩留りを向上させることができる。
【００３３】また、ＬＳＩチップ２と同一のＳｉで形成
したＳｉウエハ１ａをパッケージ基板１として用いた構
造としたので、パッケージ基板１はＬＳＩチップ２と熱
膨張係数を等しくし、温度変化が生じても、ＬＳＩチッ
プ２とパッケージ基板１との間のＣＣＢ接続部６に熱応
力が発生することがない。したがって、ＣＣＢ接続部６
の劣化を防止し、信頼性を向上させることができる。
【００３４】さらに、貫通スルーホール３を形成するプ
ロセスに、Ｓｉウエハに貫通孔をドリリング加工により
形成する工程と、前記貫通孔の内周面にタングステンの
導電膜を形成する工程とを含む製造プロセスとしたので
、パッケージ基板１に貫通スルーホール３を容易に形成
し、製造歩留りを向上させることができる。
【００３５】
【実施例２】図４は本発明の実施例２である半導体集積
回路装置を示す断面図である。
【００３６】本実施例２における半導体集積回路装置は
、前記実施例１とほぼ同様の構成を有するが、パッケー
ジ基板１の表面にＬＳＩチップ２を貫通スルーホール３
およびＣＣＢ接続部６を介して複数個搭載し、これらの
ＬＳＩチップ２をポッティング樹脂で封止したチップキ
ャリア構造とし、高密度実装化を図ったものである。
【００３７】
【実施例３】図５は本発明の実施例３である半導体集積
回路装置を示す断面図である。
【００３８】本実施例３における半導体集積回路装置は
、前記実施例２とほぼ同様の構成を有するが、パッケー
ジ基板１の表裏面にそれぞれＬＳＩチップ２を貫通スル
ーホール３およびＣＣＢ接続部６を介して搭載した両面
実装構造とし、高密度実装化を図ったものである。
【００３９】
【実施例４】図６は本発明の実施例４である半導体集積
回路装置を示す断面図である。
【００４０】本実施例４における半導体集積回路装置は
、表面にＬＳＩチップ２を１個のみ搭載したパッケージ
基板１を複数枚Ｌ字状に折曲した貫通スルーホール３お
よびＣＣＢ接続部６ａを介して順次水平方向に接続した
実装構造とし、高密度実装化を図ったものである。
【００４１】
【実施例５】図７は本発明の実施例５である半導体集積
回路装置を示す断面図である。
【００４２】本実施例５における半導体集積回路装置は
、ウエハ製造プロセスにより表面に半導体集積回路など
の能動素子９および配線４を形成したＳｉウエハ１ａを
複数枚積層させ、貫通スルーホール３を介して能動素子
９を互いに接続した多層実装構造とし、ＬＳＩチップ２
の実装密度を高くすることなく、容易に高密度実装化を
図ったものである。
【００４３】
【実施例６】図８（ａ），（ｂ）は本発明の実施例６で
あるパッケージ基板の製造方法を示す工程図である。
【００４４】本実施例６におけるパッケージ基板の製造
方法は、型１４のキャビティ１４ａ内にタングステンや
モリブデンなどの高融点の金属材料からなる金属ワイヤ
１３を配置し、この金属ワイヤ１３配置済みのキャビテ
ィ１４ａ内に溶融Ｓｉを流し込み、Ｓｉインゴット１５
を成形し、このＳｉインゴット１５を金属ワイヤ１３と
直角方向にスライスしてＳｉウエハを取り出す製造プロ
セスとし、パッケージ基板に貫通金属ワイヤを容易に埋
設し、製造歩留りを向上させたものである。
【００４５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものでなく、その要旨を逸脱しない範囲で
種々変形可能であることはいうまでもない。
【００４６】たとえば、前記実施例１では、ＬＳＩチッ
プとパッケージ基板との間に封止部を設けたチップキャ
リア構造について説明したが、これに限らず、キャップ
を用い、このキャップとパッケージ基板との間に封止部
を設け、ＬＳＩチップを封止するチップキャリア構造と
することができる。
【００４７】また、前記実施例１では、パッケージ基板
を入出力用配線層として用いた場合について説明したが
、これに限らず、パッケージ基板を電源層として用いる
ことができる。
【００４８】また、前記実施例１では、貫通スルーホー
ル用の貫通孔をドリリング加工により加工した場合につ
いて説明したが、これに限らず、Ｓｉウエハをドップし
て導体とし、これに１００μｍ程度の微小径の放電電極
を対向させ、放電加工により微小径の貫通孔を加工する
ことができる。
【００４９】さらに、前記実施例６では、金属ワイヤ配
置済みのキャビティ内に溶融Ｓｉを流し込む場合につい
て説明したが、これに限らず、Ｓｉ材料にＣＶＤ（Ｃｈ
ｅｍｉｃａｌＶａｐｏｒ　Ｄｅｐｏｓｔｉｏｎ）　で生
成したＳｉ粒子を利用することができる。
【００５０】以上の説明では、主として本発明者によっ
てなされた発明をその利用分野である、パッケージ基板
にＬＳＩチップを搭載した半導体集積回路装置について
説明したが、これに限定されるものでなく、パッケージ
基板に超ＬＳＩチップあるいはＩＣ（Ｉｎｔｅｇｒａｔ
ｅｄ　Ｃｉｒｃｕｉｔ）チップを搭載した半導体集積回
路装置に適用できる。
【００５１】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００５２】（１）．半導体チップと同一の半導体材料
で形成した半導体基板をパッケージ基板として用いた構
造としたので、パッケージ基板は半導体チップと熱膨張
係数を等しくし、温度変化が生じても、半導体チップと
パッケージ基板との間のＣＣＢ接続部に熱応力を発生さ
せることがない。
【００５３】（２）．前記（１）　の効果により、ＣＣ
Ｂ接続部の劣化を防止し、信頼性を向上させることがで
きる。
【００５４】（３）．半導体チップと同一の半導体材料
で形成した半導体基板をパッケージ基板として用いた構
造としたので、パッケージ基板の製造プロセスにウエハ
製造プロセスを用い、加工精度および製造歩留りを向上
させることができる。
【００５５】（４）．パッケージ基板の少なくとも片面
に半導体チップを設けた構造としたので、高密度実装化
を図ることができる。
【００５６】（５）．半導体基板の少なくとも片面に配
線または能動素子を形成し、この能動素子形成済みの半
導体基板を複数枚積層させて多層実装構造としたので、
能動素子の実装密度を高くすることなく、容易に高密度
実装化を図ることができる。
【００５７】（６）．貫通スルーホールを形成するプロ
セスに、半導体基板に貫通孔をドリリング加工により形
成する工程と、前記貫通孔の内周面に導電膜を形成する
工程とを含む製造プロセスとしたので、半導体基板に貫
通スルーホールを容易に形成し、製造歩留りを向上させ
ることができる。
【００５８】（７）．貫通金属ワイヤを埋設するプロセ
スに、型のキャビティ内に金属ワイヤを配置する工程と
、前記金属ワイヤ配置済みのキャビティ内に溶融半導体
材料を流し込み、半導体インゴットを成形する工程と、
この半導体インゴットを金属ワイヤと直角方向にスライ
スする工程とを含む製造プロセスとしたので、半導体基
板に貫通金属ワイヤを容易に埋設し、製造歩留りを向上
させることができる。
【図面の簡単な説明】
【図１】本発明の実施例１である半導体集積回路装置を
示す断面図である。
【図２】図１のパッケージ基板の製造方法を示す斜視図
である。
【図３】図１のパッケージ基板の他の製造方法を示す斜
視図である。
【図４】本発明の実施例２である半導体集積回路装置を
示す断面図である。
【図５】本発明の実施例３である半導体集積回路装置を
示す断面図である。
【図６】本発明の実施例４である半導体集積回路装置を
示す断面図である。
【図７】本発明の実施例５である半導体集積回路装置を
示す断面図である。
【図８】本発明の実施例６であるパッケージ基板の製造
方法を示す工程図である。
【符号の説明】
１　　パッケージ基板 １ａ　　Ｓｉウエハ（半導体基板） ２　　ＬＳＩチップ ３　　貫通スルーホール ４　　配線 ５　　Ｉ／Ｏパッド ６　　ＣＣＢ接続部 ６ａ　　ＣＣＢ接続部 ７ａ　　ドリル工具 ７ｂ　　ドリル工具 ８　　アルミニウムパイプ ９　　能動素子 １０ａ　　溝 １０ｂ　　ねじれ溝 １１　　ダイヤモンド砥粒被着部 １２　　封止部 １３　　金属ワイヤ １４　　型 １４ａ　　キャビティ １５　　Ｓｉインゴット

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】　　半導体チップと同一の半導体材料で形
    成し、内部に貫通スルーホールを形成したことを特徴と
    する半導体基板。
  2. 【請求項２】　　半導体チップと同一の半導体材料で形
    成し、内部に貫通金属ワイヤを埋設したことを特徴とす
    る半導体基板。
  3. 【請求項３】　　請求項１または２記載の半導体基板を
    パッケージ基板として用いたことを特徴とする半導体集
    積回路装置。
  4. 【請求項４】　　請求項３記載のパッケージ基板の少な
    くとも片面に半導体チップを設けたことを特徴とする半
    導体集積回路装置。
  5. 【請求項５】　　請求項１記載の半導体基板の少なくと
    も片面に能動素子を形成し、この能動素子形成済みの半
    導体基板を複数枚積層させて多層実装構造としたことを
    特徴とする半導体集積回路装置。
  6. 【請求項６】　　請求項１記載の貫通スルーホールを形
    成するプロセスに、半導体基板に貫通孔をドリリング加
    工により形成する工程と、前記貫通孔の内周面に導電膜
    を形成する工程とを含むことを特徴とする半導体基板の
    製造方法。
  7. 【請求項７】　　請求項２記載の貫通金属ワイヤを埋設
    するプロセスに、型のキャビティ内に金属ワイヤを配置
    する工程と、前記金属ワイヤ配置済みのキャビティ内に
    溶融半導体材料を流し込み、半導体インゴットを成形す
    る工程と、この半導体インゴットを金属ワイヤと直角方
    向にスライスする工程とを含むことを特徴とする半導体
    基板の製造方法。
JP14889391A 1991-06-20 1991-06-20 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法 Pending JPH04370958A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14889391A JPH04370958A (ja) 1991-06-20 1991-06-20 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14889391A JPH04370958A (ja) 1991-06-20 1991-06-20 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPH04370958A true JPH04370958A (ja) 1992-12-24

Family

ID=15463050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14889391A Pending JPH04370958A (ja) 1991-06-20 1991-06-20 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPH04370958A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0681186A3 (en) * 1994-05-02 1996-11-06 Motorola Inc Method for contacting a semiconductor wafer.
US5672912A (en) * 1995-11-21 1997-09-30 Sharp Kabushiki Kaisha Resin-sealed type semiconductor device and method for manufacturing the same
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device
US6404061B1 (en) * 1999-02-26 2002-06-11 Rohm Co., Ltd. Semiconductor device and semiconductor chip
JP2006019433A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
JP2007103859A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路チップ、ならびに電子回路装置およびその製造方法
JP2008109059A (ja) * 2006-10-27 2008-05-08 Shinko Electric Ind Co Ltd 電子部品の基板への搭載方法及びはんだ面の形成方法
JP2009539249A (ja) * 2006-05-31 2009-11-12 アルカテル−ルーセント ユーエスエー インコーポレーテッド マイクロエレクロトニクス素子チップ
US8410567B2 (en) 2001-10-04 2013-04-02 Sony Corporation Solid image-pickup device with flexible circuit substrate

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device
EP0681186A3 (en) * 1994-05-02 1996-11-06 Motorola Inc Method for contacting a semiconductor wafer.
US5672912A (en) * 1995-11-21 1997-09-30 Sharp Kabushiki Kaisha Resin-sealed type semiconductor device and method for manufacturing the same
US6404061B1 (en) * 1999-02-26 2002-06-11 Rohm Co., Ltd. Semiconductor device and semiconductor chip
US10068938B2 (en) 2001-10-04 2018-09-04 Sony Corporation Solid image-pickup device with flexible circuit substrate
US9455286B2 (en) 2001-10-04 2016-09-27 Sony Corporation Solid image-pickup device with through hole passing through substrate
US9048352B2 (en) 2001-10-04 2015-06-02 Sony Corporation Solid image-pickup device with flexible circuit substrate
US8410567B2 (en) 2001-10-04 2013-04-02 Sony Corporation Solid image-pickup device with flexible circuit substrate
US8207605B2 (en) 2004-06-30 2012-06-26 Renesas Electronics Corporation Semiconductor device having a sealing resin and method of manufacturing the same
US8193033B2 (en) 2004-06-30 2012-06-05 Renesas Electronics Corporation Semiconductor device having a sealing resin and method of manufacturing the same
US7795721B2 (en) 2004-06-30 2010-09-14 Nec Electronics Corporation Semiconductor device and method for manufacturing the same
US8541874B2 (en) 2004-06-30 2013-09-24 Renesas Electronics Corporation Semiconductor device
US8890305B2 (en) 2004-06-30 2014-11-18 Renesas Electronics Corporation Semiconductor device
US9324699B2 (en) 2004-06-30 2016-04-26 Renesas Electonics Corporation Semiconductor device
JP2006019433A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US10672750B2 (en) 2004-06-30 2020-06-02 Renesas Electronics Corporation Semiconductor device
JP2007103859A (ja) * 2005-10-07 2007-04-19 Nec Electronics Corp 電子回路チップ、ならびに電子回路装置およびその製造方法
US8343807B2 (en) 2006-05-31 2013-01-01 Alcatel Lucent Process for making microelectronic element chips
JP2009539249A (ja) * 2006-05-31 2009-11-12 アルカテル−ルーセント ユーエスエー インコーポレーテッド マイクロエレクロトニクス素子チップ
JP2008109059A (ja) * 2006-10-27 2008-05-08 Shinko Electric Ind Co Ltd 電子部品の基板への搭載方法及びはんだ面の形成方法

Similar Documents

Publication Publication Date Title
US5273940A (en) Multiple chip package with thinned semiconductor chips
US4907062A (en) Semiconductor wafer-scale integrated device composed of interconnected multiple chips each having an integration circuit chip formed thereon
US6528879B2 (en) Semiconductor device and semiconductor module
US5284796A (en) Process for flip chip connecting a semiconductor chip
US6307261B1 (en) Method for the manufacturing of a semiconductor device which comprises at least one chip and corresponding device
US20130334705A1 (en) Semiconductor device
KR20010004562A (ko) 칩 사이즈 스택 패키지 및 그의 제조 방법
JPS61502294A (ja) 高密度ｉｃモジュ−ルアセンブリ
US20030197199A1 (en) Semiconductor device and semiconductor module
WO2006039176A1 (en) Die exhibiting an effective coefficient of thermal expansion equivalent to a substrate mounted thereon, and processes of making same
US6252178B1 (en) Semiconductor device with bonding anchors in build-up layers
JP2000022052A (ja) 半導体装置及びその製造方法
US20030151139A1 (en) Semiconductor device
JPH04370958A (ja) 半導体基板、これを用いた半導体集積回路装置および半導体基板の製造方法
JPS62230027A (ja) 半導体装置の製造方法
JP2007123719A (ja) 半導体チップとその製造方法ならびに半導体装置
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP3651362B2 (ja) 半導体装置の製造方法
JP3743216B2 (ja) 半導体装置及びその製造方法
US20030071347A1 (en) Semiconductor chip packaging device and method of manufacturing the same
JPH077042A (ja) 熱整合されたｉｃチップ装置および製造方法
JPH01228154A (ja) 半導体装置
JPS58125859A (ja) 半導体装置
US20020144840A1 (en) Leadframe package with dummy chip
KR100333383B1 (ko) 반도체 패키지의 솔더 볼 접합 강도 강화 방법