KR20160102150A - 유심 구조 땜납 범프 및 그 제조 방법 - Google Patents

유심 구조 땜납 범프 및 그 제조 방법 Download PDF

Info

Publication number
KR20160102150A
KR20160102150A KR1020167004857A KR20167004857A KR20160102150A KR 20160102150 A KR20160102150 A KR 20160102150A KR 1020167004857 A KR1020167004857 A KR 1020167004857A KR 20167004857 A KR20167004857 A KR 20167004857A KR 20160102150 A KR20160102150 A KR 20160102150A
Authority
KR
South Korea
Prior art keywords
powder
solder
group
bump
paste
Prior art date
Application number
KR1020167004857A
Other languages
English (en)
Other versions
KR102122631B1 (ko
Inventor
쇼 나카가와
마사유키 이시카와
츠카사 야소시마
Original Assignee
미쓰비시 마테리알 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 마테리알 가부시키가이샤 filed Critical 미쓰비시 마테리알 가부시키가이샤
Publication of KR20160102150A publication Critical patent/KR20160102150A/ko
Application granted granted Critical
Publication of KR102122631B1 publication Critical patent/KR102122631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H01L2224/11902—Multiple masking steps
    • H01L2224/11903—Multiple masking steps using different masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13157—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/1316—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13169—Platinum [Pt] as principal constituent

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

유심 구조 땜납 범프 및 그 제조 방법을 제공한다. 땜납 범프의 제조에 있어서, 미리, 범프의 중심 부분에 심용 페이스트를 인쇄 도포하고, 땜납 금속의 리플로우 처리 온도 근방 또는 그 이하에 이하의 온도에서 심용 페이스트를 소결함으로써 소결심을 형성하고, 이어서, 이 소결심의 주위에 땜납 금속을 인쇄법으로 도포하고, 이 땜납 금속을 리플로우 처리함으로써, 땜납 범프의 내부에, 수직인 방향으로 연장되는 소결심이 형성된 유심 구조 땜납 범프를 얻는다.

Description

유심 구조 땜납 범프 및 그 제조 방법{SOLDER BUMP HAVING CORED STRUCTURE AND PRODUCTION METHOD THEREFOR}
본 발명은, 유심 구조 땜납 범프 및 그 제조 방법에 관한 것으로, 특히, 반도체 장치용 땜납 범프의 파인 피치화를 도모한 유심 구조 땜납 범프 및 반도체 장치의 패드 전극 상에 유심 구조 땜납 범프를 형성하기 위한 제조 방법에 관한 것이다.
본원은, 2013년 12월 27일에, 일본에 출원된 일본 특허출원 2013-270852호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 반도체의 고밀도 실장을 위해서, 땜납 범프를 사용한 접합이 일반적으로 사용되고 있지만, 보다 더 고밀도화를 도모하기 위해서는, 땜납 범프 형성의 파인 피치화가 요구된다.
그리고, 이 요청에 응하기 위해서, 파인 피치화를 실현하기 위한 땜납 범프 혹은 그 제조법에 대하여, 종래부터 몇 가지의 제안이 이루어지고 있다.
예를 들어, 특허문헌 1 에는, 반도체 기판 표면의 도체 패드 상에, 필러 금속, 필러 금속 상면을 덮는 언더 범프 금속층 및 도체 패드와 거의 등직경의 땜납 금속층을 순차 형성하여 땜납 금속의 리플로우 처리를 실시함으로써 땜납 범프를 형성하는 것이 제안되어 있다. 또, 특허문헌 2 에는, 특허문헌 1 에 기재된 것과 마찬가지로 도체 패드 (13) 와 거의 등직경의 땜납 금속층 (배리어 금속층 (14)) 을 순차 형성한 후, 필러 금속층 (15) 의 직경을 감소시키고, 이어서, 땜납 금속 (17) 의 리플로우 처리를 실시하여, 도 1 에 나타내는 바와 같은 땜납 범프를 형성함으로써, 파인 피치화를 도모하는 것이 제안되어 있다.
또, 예를 들어, 특허문헌 3 에는, 반도체 칩 상의 패드 전극을 하측 방향으로 하여 용융 땜납의 분류면 (噴流面) 에 접촉시킴으로써 이 패드 전극 상에 1 차 땜납 범프를 형성하고, 이 1 차 땜납 범프가 형성된 패드 전극을 상측 방향으로 하고, 이것에 스크린 인쇄의 수법에 의해 땜납 페이스트를 재치 (載置) 하고, 이 땜납 페이스트를 하측 방향으로 하고, 이 하측 방향으로 되어 중력이 더해진 상태로 상기 땜납 페이스트를 리플로우하여 2 차 땜납 범프를 형성함으로써, 패드 전극의 파인 피치화를 가능하게 한 땜납 범프의 제조도 제안되어 있다.
일본 공개특허공보 2013-187258호 (A) 일본 공개특허공보 2006-332694호 (A) 일본 특허공보 제3961876호 (B)
상기 종래 기술에 나타내는 바와 같이, 반도체의 고밀도 실장을 목적으로 하여, 땜납 범프의 파인 피치화가 도모되고 있는 가운데, 땜납 범프의 밀착성, 도전성을 확보한 후의 파인 피치화 기술은 아직 확립되어 있지 않다.
예를 들어, 특허문헌 1, 2 에 기재된 기술에 있어서는, 웨이퍼나 유기 기판의 전극 상에, 전기 도금법을 사용하여, 소직경의 필러를 형성하고, 그 위에 도금 법을 사용하여 땜납 금속을 형성하고, 리플로우 처리를 실시함으로써 땜납 범프를 형성하여, 범프의 높이를 어느 정도까지 높게 형성하고 있다. 그러나, 도금법으로 필러 형성, 땜납 금속 형성하고 있기 때문에, 프로세스 스루풋이 나쁘고, 또, 용융시의 땜납 금속의 자중 및 표면 장력에 의해, 범프가 편평해져 범프 높이가 제한되기 때문에, 땜납 범프 직경에 비하여, 그만큼 높은 애스팩트비인 것을 얻을 수 없고, 만일, 땜납 금속의 재치량을 늘렸다고 하더라도, 인접하는 다른 땜납 범프에 접촉하여 쇼트를 일으킬 우려가 발생한다는 문제가 있다.
또, 특허문헌 3 에 기재된 기술에 있어서도, 1 차 땜납 범프 표면의 땜납 페이스트에 대하여, 하측 방향으로 하여 리플로우함으로써, 비교적 애스팩트비가 높은 범프는 형성되지만, 어셈블리시 등, 재용융시에 땜납 금속의 자중 및 표면 장력에 의해 저절로 애스팩트비는 제약을 받아 인접하는 용융 땜납 금속 범프와 접촉됨으로써, 전기적 도통 불량의 원인이 될 우려가 있다.
따라서, 반도체의 고밀도 실장을 실현하기 위해서는, 파인 피치화가 가능해지는 고애스팩트비의 땜납 범프 및 그 간이한 제조법이 요망된다.
본 발명자들은, 땜납 범프의 파인 피치화를 가능하게 하기 위하여, 땜납 범프의 구조 및 그 제조 방법에 대해 예의 검토한 결과, 이하의 지견을 얻었다.
즉, 본 발명자들은, 땜납 범프의 제조에 있어서, 예를 들어, 반도체 기판의 소정 위치 (예를 들어, 반도체 패키지용 유기 기판 상에 형성된 패드 전극 표면 혹은 반도체 패키지용 웨이퍼 위에 형성된 UBM (언더 범프 메탈)) 에, 미리 소정의 재료로 이루어지는 심용 페이스트를 도포하고, 리플로우 처리함으로써, 소정의 높이를 갖는 소결심을 형성하고, 이어서, 이 소결심의 주위에 인쇄법으로 땜납 페이스트를 도포한 후, 이 땜납 페이스트를 리플로우 처리함으로써 유심 구조의 땜납 범프를 형성할 수 있는 것을 알아냈다.
그리고, 이 유심 구조의 땜납 범프는, 범프의 자중에 의한 편평화가 잘 발생하지 않기 때문에, 범프 높이가 높은 고애스팩트비의 땜납 범프가 되는 것, 또, 소결심의 재질을 적절히 선택함으로써, 땜납 금속과의 밀착성이 향상되고, 이것에 수반하여, 범프와 반도체 기판의 밀착성도 향상되는 것, 게다가 이 고애스팩트비의 유심 구조 땜납 범프는, 종래 범프와 비교하여 손색이 없는 도전성을 구비하는 것을 알아낸 것이다.
또한 본 발명자들은, 상기 유심 구조의 땜납 범프는, 통상적인 스크린 인쇄법으로 간이하게 제조할 수 있는 것을 알아냈다.
즉, 먼저, 제 1 공정으로서, 반도체 기판의 소정 위치 (예를 들어, 반도체 패키지용 유기 기판 상에 형성된 패드 전극 표면 혹은 반도체 패키지용 웨이퍼 상에 형성된 UBM (언더 범프 메탈)) 에, 패드 전극 혹은 UBM 이 약간 노출되는 정도의 개구를 갖는 마스크를 장착하고, 소결심이 되는 심용 페이스트를 패드 전극 혹은 UBM 의 중앙 부분에 인쇄하고, 이어서, 마스크를 떼어내고, 패드 전극 혹은 UBM 에 도포된 심용 페이스트를 땜납 페이스트의 리플로우 온도 근방 또는 그 이하에 이하에서 소결하고, 패드 전극 혹은 UBM 의 거의 중앙 부분에 소정의 높이를 갖는 소결심을 제조하고, 이어서, 제 2 공정으로서, 패드 전극 혹은 UBM 의 직경보다 큰 직경의 개구를 갖는 마스크를, 거의 중앙부에 소결심이 형성된 패드 전극 혹은 UBM 이 노출되도록 장착하고, 패드 전극 혹은 UBM 및 소결심 전체를 덮도록 땜납 페이스트를 도포하고, 이어서, 마스크를 떼어내고, 패드 전극 혹은 UBM 및 소결심 전체를 덮도록 도포 인쇄된 땜납 페이스트를, 땜납 페이스트의 리플로우 온도에서 리플로우 처리함으로써, 유심 구조의 땜납 범프를 간이한 공정으로 제조할 수 있는 것을 알아낸 것이다.
본원발명은, 상기 지견에 기초하여 이루어진 것으로서, 이하에 나타내는 양태를 갖는다.
(1) 반도체 기판 상에 형성된 유심 구조 땜납 범프로서, 상기 땜납 범프는, 땜납 범프의 내부에 형성되고, 또한, 반도체 기판에 수직인 방향으로 연장되는 소결심과, 상기 소결심의 주위에 피착된 땜납 금속의 유심 구조로 이루어지고, 상기 소결심은, 땜납 페이스트의 리플로우 처리 온도 근방 또는 그 이하에 이하의 온도에서 소결된 소결체로 이루어지는 것을 특징으로 하는 유심 구조 땜납 범프.
(2) 상기 소결심은, 제 1 군 분말과 제 2 군 분말의 분말 소결체, 합금 소결체 또는 이들의 혼합 소결체로 이루어지고, 상기 제 1 군 분말은, 제 1 의 A 군 분말 및 제 1 의 B 군 분말의 적어도 어느 것을 함유하고, 상기 제 1 의 A 군 분말은, Cu, Ag, Au, Pt, Pd, Ti, Ni, Fe, Co 중에서 선택된 1 종 또는 2 종 이상의 금속 분말로 이루어지고, 또, 상기 제 1 의 B 군 분말은, 액상 온도가 450 ℃ 이상의 납합금 분말 및 액상 온도가 280 ℃ 이상의 고온 땜납 합금 분말 중에서 선택된 1 종 또는 2 종 이상의 합금 분말로 이루어지는 것을 특징으로 하는 상기 (1) 에 기재된 유심 구조 땜납 범프.
(3) 상기 소결심은, 제 1 군 분말과 제 2 군 분말의 분말 소결체, 합금 소결체 또는 이들의 혼합 소결체로 이루어지고, 상기 제 2 군 분말은, 제 2 의 A 군 분말 및 제 2 의 B 군 분말의 적어도 어느 것을 함유하고, 상기 제 2 의 A 군 분말은, Sn, In, Bi, Ga 중에서 선택된 1 종 또는 2 종 이상의 금속 분말로 이루어지고, 또, 상기 제 2 의 B 군 분말은, 액상 온도가 240 ℃ 이하의 땜납 합금의 합금 분말로 이루어지는 것을 특징으로 하는 상기 (1) 에 기재된 유심 구조 땜납 범프.
(4) 반도체 기판 상에 형성된 유심 구조 땜납 범프의 제조 방법으로서, 반도체 기판 상에 형성된 패드 전극 혹은 언더 범프 메탈의 표면에 심용 페이스트를 인쇄 도포하고, 땜납 페이스트의 리플로우 처리 온도 근방 또는 그 이하에 이하의 온도에서 심용 페이스트를 소결하고, 패드 전극 혹은 언더 범프 메탈의 표면의 거의 중앙 부분에 소결심을 형성하고, 이어서, 패드 전극 혹은 언더 범프 메탈의 거의 중앙부에 형성된 소결심 전체를 덮도록 땜납 페이스트를 인쇄 도포하고, 땜납 페이스트의 리플로우 처리 온도에서 리플로우 처리함으로써, 패드 전극 표면 상 혹은 언더 범프 메탈의 표면 상에 유심 구조 땜납 범프를 형성하는 것을 특징으로 하는 유심 구조 땜납 범프의 제조 방법.
본원발명의 일 양태인 유심 구조 땜납 범프 (이하, 본원발명의 유심 구조 범프라고 한다) 에 의하면, 범프의 자중에 의한 편평화가 잘 발생하지 않고, 고애스팩트비의 땜납 범프를 형성할 수 있음과 함께, 땜납 범프 내부에 형성되어 있는 소결심과 땜납 금속이 밀착성이 우수하여, 그 결과, 땜납 범프는 패드 전극, 반도체 기판에 대해 강고하게 밀착되고, 또, 도전성을 저하시키는 경우도 없는 점에서, 반도체의 고밀도 실장을 실현하기 위한 파인 피치화가 가능해진다.
또, 본원발명의 다른 양태인 유심 구조 땜납 범프의 제조 방법 (이하, 본원발명의 유심 구조 범프의 제조법이라고 한다) 에 의하면, 인쇄법에 의해 심용 페이스트 (32) 를 도포한 후, 소결에 의해 소결심을 형성하고, 이어서, 동일한 인쇄법에 의해 땜납 페이스트 (34) 를 도포하고 리플로우 처리한다는 간이한 제조법에 의해, 유심 구조 땜납 범프가 얻어지는 점에서, 땜납 범프의 제조 공정의 간이화, 저비용화를 도모할 수 있다.
도 1 은 종래 기술 (특허문헌 2 에 기재된 것) 에 있어서의 땜납 범프의 개략 설명도이다.
도 2 는 본원발명의 유심 구조 땜납 범프의 제조 공정의 개략 설명도를 나타낸다.
도 3 은 본원발명의 제조법에 의해 얻어진 유심 구조 땜납 범프의 단면 개략 모식도를 나타낸다.
도 4 는 Cu 분말 및 Sn 분말의 혼합 분말로 이루어지는 심용 페이스트 E 를 사용하여, 소결 온도 240 ℃ 에서 형성된 소결심의 SEM 화상을 나타낸다.
이하, 도면을 참조하여 본원발명을 상세하게 설명한다.
도 2 에 본원발명의 유심 구조 땜납 범프의 제조 공정의 개략 설명도를 나타내고, 도 3 에 본원발명의 제조법에 의해 얻어진 유심 구조 땜납 범프의 단면 개략 모식도를 나타낸다.
도 2 에 나타내는 바와 같이, 본원발명의 유심 구조 땜납 범프는, (a) ∼ (d) 의 공정 (제 1 공정이라고 한다) 및 (e) ∼ (h) 의 공정 (제 2 공정이라고 한다) 에 의해 제조할 수 있다. 제 1 공정은 이하와 같다.
먼저, 패드 전극 (2) 이 형성되어 있는 반도체 기판 (1) 의 표면 (반도체 패키지용 웨이퍼 상에 UBM 이 형성되어 있는 경우도 당연히 포함하는데, 이하, UBM 에 대한 설명은 생략한다) 에, 패드 전극 (2) 의 거의 중앙부의 표면이 노출되는 정도의 개구를 갖는 메탈 마스크 (33) 를 장착하고 (도 2(a) 참조), 메탈 마스크 (33) 의 개구로부터 패드 전극 (2) 의 거의 중앙부의 표면에 스퀴지 (31) 를 사용하여 심용 페이스트 (32) 를 인쇄한다 (도 2(b) 참조). 이로써, 상기 서술한 개구에 심용 페이스트가 인쇄 충전 (S1) 된다.
이어서, 메탈 마스크 (33) 를 떼어내고 (도 2(c) 참조), 심용 페이스트 (32) 의 종류에 따른 온도 (땜납 페이스트 (34) 의 리플로우 온도 근방 또는 그 이하에 이하의 온도) 에서 소결 (S2) 하고, 패드 전극 (2) 의 거의 중앙부에, 반도체 기판 (1) 에 수직인 방향으로 연장되고, 또한, 최종적으로 형성되어 땜납 범프의 높이 (H) 보다 낮은 높이의 소결심 (3) 을 형성한다.
도 4 에 소결심 (3) 의 일례로서 심용 페이스트 E (표 2 참조) 를 사용하여, 소결 온도 240 ℃ 에서 형성된 9 개의 소결심 (3) 의 SEM 화상을 나타낸다.
또한, 도 2 에서는, 패드 전극 (2) 표면에 형성되는 UBM 의 도시를 생략하고 있는데, 패드 전극 (2) 상에 UBM 이 형성되어 있는 경우도, 본원발명의 범위에 포함된다.
상기 제 1 공정에서 형성되는 소결심 (3) 은, 제 1 군 분말과 제 2 군 분말의 소결체로서 구성할 수 있다.
또, 상기 소결심 (3) 은, 상기 제 1 군 분말과 상기 제 2 군 분말을 구성하는 구성 성분 원소를 함유하는 합금 소결체로서 구성할 수 있고, 혹은, 상기 분말 소결체와 합금 소결체의 혼합 소결체로서 구성해도 된다.
여기서, 제 1 군 분말은, 제 1 의 A 군 분말 및 제 1 의 B 군 분말의 적어도 어느 것을 함유하는 분말이며, 그리고, 제 1 의 A 군 분말로는, Cu, Ag, Au, Pt, Pd, Ti, Ni, Fe, Co 중에서 선택된 1 종 또는 2 종 이상의 금속 분말을 사용할 수 있고, 또, 제 1 의 B 군 분말로는, 액상 온도가 450 ℃ 이상의 납합금 분말 및 액상 온도가 280 ℃ 이상의 고온 땜납 합금 분말 중에서 선택된 1 종 또는 2 종 이상의 합금 분말을 사용할 수 있다.
또, 제 2 군 분말은, 제 2 의 A 군 분말 및 제 2 의 B 군 분말의 적어도 어느 것을 함유하는 분말이며, 그리고, 제 2 의 A 군 분말로는, Sn, In, Bi, Ga 중에서 선택된 1 종 또는 2 종 이상의 금속 분말을 사용할 수 있고, 또, 제 2 의 B 군 분말로는, 액상 온도가 240 ℃ 이하의 땜납 합금의 합금 분말을 사용할 수 있다.
소결심 (3) 을 형성하기 위한 소결 온도는, 제 2 공정에서 소결심 (3) 의 주위에 인쇄 도포되는 땜납 페이스트 (34) 를 리플로우하는 온도 근방 또는 그 이하에 이하의 온도여야 한다. 이것은 땜납 페이스트 리플로우 처리시에도, 소결심 (3) 이 연화·용융되지 않고, 소결심 (3) 으로서의 그대로의 형상을 유지하고, 소결심 (3) 의 주위에 땜납 금속 (4) 을 부착시킬 필요가 있기 때문이다. 이로써, 고애스팩트비의 땜납 범프 (5) 가 형성되고, 또, 소결심 (3) 이 땜납 금속 (4) 과 넓은 접촉 면적을 가짐으로써 땜납 범프가 자중에 의해 편평화되는 것을 방지할 수 있다. 나아가서는, 땜납 금속 (4) 과 소결심 (3) 의 밀착성이 높아지고, 나아가서는, 범프와 패드 전극 (2), 반도체 기판 (1) 의 밀착성을 높인다는 작용이 발휘된다.
여기서, 소결심 (3) 을 구성하는 제 1 군 분말의 함유량이 10 질량％ 미만이면, 리플로우시에 용융되는 제 2 군 분말이 지나치게 많아, 심이 붕괴되어 심기둥상의 소결심 (3) 이 되지 않는다. 또, 2 회째의 리플로우시에, 심기둥상의 소결심 (3) 을 구성하는 제 1 군 분말과 제 2 군 분말에 있어서, 제 2 군 분말에서 기인되는 재용융이 발생된다.
한편, 제 1 군 분말의 함유량이 90 질량％ 를 초과하면, 리플로우시에 용융되는 제 2 군 분말이 지나치게 적어 소결이 진행되지 않고, 제 2 공정인 땜납 금속 페이스트 인쇄시에 형상이 붕괴되기 때문에, 본원발명에서는, 혼합 분말 중에 있어서의 제 1 군 분말의 함유량을 10 ∼ 90 질량％ 로 하는 것이 바람직하고, 30 ∼ 80 질량％ 로 하는 것이 보다 바람직하다.
또, 땜납 금속 (4) 의 종류와 소결심 (3) 을 구성하는 재질의 조합에 의해서는 땜납 금속 (4) 과 소결심 (3) 의 계면에서 확산 반응이 발생하고, 땜납 금속 (4) 과 소결심 (3) 의 밀착성이 향상되어, 보다 더 밀착성이 우수한 고애스팩트비의 땜납 범프가 형성된다.
본원발명의 유심 구조 범프의 소결심 (3) 으로는, 소결심 (3) 을 형성 용이성의 관점, 즉, 땜납 페이스트 (34) 의 리플로우 처리 온도 근방 또는 그 이하에 이하의 비교적 저온도에서 소결 가능하다라는 소결성의 관점, 또한 땜납 금속 (4) 과의 젖음성, 밀착성이 우수하다는 관점을 고려하면, 소결심 (3) 을 구성하는 제 1 의 A 군의 금속 분말로는, Cu, Ag, Au 중에서 선택된 1 종 또는 2 종 이상의 금속 분말을 사용하는 것이 바람직하고, 또, 제 2 의 A 군의 금속 분말로는, Sn, In, Bi 중에서 선택된 1 종 또는 2 종 이상의 금속 분말을 사용하는 것이 바람직하다.
상기 소결심 (3) 을 형성하기 위해서 사용되는 심용 페이스트 (32) 는, 예를 들어, 이하의 순서로 조제할 수 있다.
심용 페이스트용 원료 분말로서, 제 1 의 A 군 분말 및 제 1 의 B 군 분말의 적어도 어느 것을 함유하는 제 1 군 분말과, 제 2 의 A 군 분말 및 제 2 의 B 군 분말의 적어도 어느 것을 함유하는 제 2 군 분말을 준비한다.
이들의 분말을, 심용 페이스트용 분말의 총 중량을 100 질량％ 로 한 경우에, 제 1 군 분말이 10 ∼ 90 질량％ 이며, 또, 잔부는 제 2 군 분말이 되도록 배합하여 혼합 분말을 제조한다.
이 혼합 분말을, V 형 혼합기 등의 통상적으로 사용되는 분말 혼합기 중에서 혼합한다.
다음으로, 심용 페이스트 (32) 의 총 중량을 100 질량％ 로 했을 때에, 바람직하게는 플럭스를 5 ∼ 40 질량％, 나머지는 상기 혼합 분말이 되도록 배합하고, 이 심용 페이스트 (32) 를 기계 혼련기 등의 통상적으로 사용되는 혼련기 중에서 혼합함으로써, 본원발명의 유심 구조 범프의 소결심 (3) 을 형성하기 위해서 사용되는 심용 페이스트 (32) 가 제조된다.
심용 페이스트 (32) 의 플럭스로는, 통상적으로 사용되는 일반적인 플럭스를 사용하는 것이 가능하고, 특별히 제한하는 것은 아니지만, 페이스트의 젖음성의 관점 등으로부터, RA 나 RMA 플럭스를 사용하는 것이 바람직하다. 또, 이 플럭스 중에는, 통상적으로 사용되는 로진, 활성제, 용제 및 틱소제 등이 함유되어 있어도 상관없다.
또, 심용 페이스트 (32) 에 있어서의 플럭스 함유량이 5 질량％ 미만이면, 페이스트상이 되지 않는다. 한편, 플럭스 함유량이 40 질량％ 를 초과하면, 심용 페이스트 (32) 의 점도가 지나치게 낮아, 인쇄시의 처짐이 발생하거나 리플로우시에 심이 붕괴되거나 하여 심기둥상의 소결심 (3) 으로서의 충분한 높이를 확보할 수 없게 된다. 이상의 이유로부터, 심용 페이스트 (32) 중의 플럭스 함유량을 5 ∼ 40 질량％ 로 하는 것이 바람직하고, 플럭스 함유량을 6 ∼ 15 질량％ 로 하는 것이 더욱 바람직하다.
상기 제 1 공정에서, 심용 페이스트 (32) 를 소결함으로써 소결심 (3) 을 형성하는데, 소결심 (3) 을 형성하기 위한 소결 온도는, 제 2 공정에서 사용하는 땜납 페이스트 (34) 의 리플로우 처리 온도 (이것은, 땜납 금속 (4) 의 종류에 의존한다) 근방 혹은 그 이하의 온도인 것이 필요하다.
따라서, 사용하는 땜납 금속 (4) 의 종류에 따라, 심용 페이스트 (32) 에 함유되는 혼합 분말의 종류, 배합 비율을 정하지 않으면 안 된다.
예를 들어, 땜납 금속 (4) 으로서 Pb-Sn 계 합금 (리플로우 처리 온도는, 약 210 ℃) 을 사용하는 경우에는, 이 리플로우 온도에서 소결되는 심용 페이스트를 사용할 필요가 있고, 소결심 (3) 을 형성시킨 후, Pb-Sn 계 합금 페이스트를 인쇄하고, 이 리플로우 온도에서 범프를 형성하는 것이 된다. 또, Sn, SnAg 계 합금, SnCu 합금, SnAgCu 계 합금 (리플로우 처리 온도는, 약 240 ℃) 을 사용하는 경우에는, 이 리플로우 온도에서 소결되는 심용 페이스트를 사용할 필요가 있고, 소결심 (3) 을 형성시킨 후, Sn, SnAg 계 합금, SnCu 합금, SnAgCu 계 합금 페이스트를 인쇄하고, 이 리플로우 온도에서 범프 형성하는 것이 된다.
상기한 바와 같이, 본원발명에서 사용하는 심용 페이스트 (32) 는, 이들의 리플로우 처리 온도에서 소결이 진행되도록 제 1 군 분말과 제 2 군 분말의 종류, 배합 비율을 결정할 필요가 있다. 통상적으로 소결은 제 2 군 분말이 용융됨으로써 제 1 군 분말과 반응하는 것에 의해 진행된다.
또한, 소결심 (3) (혹은 심용 페이스트 (32) 의 혼합 분말) 과 땜납 금속 (4) 을, 동일한 성분계의 재료를 사용하여 땜납 범프를 형성한 경우에는, 소결심 (3) 의 계면에 있어서의 땜납 금속 (4) 과의 친숙성이 높기 때문에, 보다 더 밀착성이 높은 땜납 범프를 형성할 수 있다.
상기 제 1 공정 (도 2(a) ∼ (d)) 에서, 패드 전극 (2) 의 거의 중앙부에, 반도체 기판 (1) 에 수직인 방향으로 연장되고, 또한, 최종적으로 형성되는 땜납 범프의 높이 (H) 보다 낮은 높이의 소결심 (3) 을 형성한 후, 제 2 공정에서, 땜납 페이스트 (34) 를 인쇄 도포하여, 유심 구조의 땜납 범프를 제조한다.
즉, 소결심 (3) 이 거의 중앙부에 형성된 패드 전극 (2) 의 직경보다 큰 개구를 갖고, 소결심 (3) 의 높이 이상의 두께를 갖는 메탈 마스크 (35) 를 장착하고 (도 2(e) 참조), 메탈 마스크 (35) 의 개구로부터 패드 전극 (2) 의 노출 부분 및 소결심 (3) 전체를 덮도록 스퀴지 (36) 를 사용하여 땜납 페이스트 (34) 를 인쇄 도포한다 (도 2(f) 참조). 이로써, 상기 서술한 개구에 땜납 페이스트 (34) 가 인쇄 충전 (S3) 된다.
이어서, 메탈 마스크 (36) 를 떼어내고 (도 2(g) 참조), 땜납 페이스트 (34) 의 종류에 따른 리플로우 처리 온도에서 리플로우 처리하고 (S4), 패드 전극 (2) 의 표면에, 게다가, 소결심 (3) 을 그 내부에 가두도록 하여 땜납 범프를 형성한다 (도 2(h) 참조).
상기 제 1 공정 (도 2(a) ∼ (d)) 및 제 2 공정 (도 2(e) ∼ (h)) 에 의해 본원발명의 유심 구조 땜납 범프가 형성된다.
도 3 에 본원발명의 유심 구조 땜납 범프의 종단면 확대 모식도를 나타낸다.
도 3 에 나타내는 바와 같이, 본원발명의 유심 구조 땜납 범프는, 범프 내부에 소결심 (3) 이 내포되고, 이 소결심 (3) 의 주위에 땜납 금속 (4) 이 피착됨으로써, 말하자면 계란형 형상으로서, 게다가 유심 구조의 땜납 범프가 구성된다.
종래의 땜납 범프에서는, 범프 내부에 소결심 (3) 이 형성되어 있지 않기 때문에, 땜납 범프 자체의 자중에 의해 범프가 편평화되어, 범프 높이를 높게 할 수 없었지만, 본원발명에 의하면, 유심 구조를 구성하는 땜납 범프 내부의 소결심 (3) 에 땜납 금속 (4) 이 밀착됨으로써, 도전성의 저하를 초래하는 경우도 없고, 땜납 범프와 소결심 (3), 나아가서는 땜납 범프와 패드 전극 (2), 반도체 기판 (1) 의 밀착력이 향상된다.
또한, 소결심 (3) 이 반도체 기판 (1) 에 수직인 방향으로 연장되고 이 주위에 땜납 금속 (4) 이 부착되어 땜납 범프를 구성하고 있는 점에서, 땜납 범프의 높이 (H) 를 높게 취할 수 있다.
그 결과, 종래 기술에 있어서의 땜납 범프의 높이를 h, 또, 땜납 범프 직경을 d 로 한 경우의 종래의 땜납 범프의 애스팩트비 h/d 에 비하여, 본원발명의 유심 구조의 땜납 범프의 높이 (H) 와 땜납 범프의 직경 (D) 의 비 H/D 의 값 (즉, 본원발명의 땜납 범프의 애스팩트비) 은 큰 값 (즉, H/D ＞ h/d) 이 되어, 고애스팩트비의 땜납 범프가 형성되기 때문에, 땜납 범프의 파인 피치화를 실현할 수 있다.
또한, 도 3 에서도, 패드 전극 (2) 표면에 형성되는 UBM 의 도시를 생략하고 있지만, 패드 전극 (2) 상에 UBM 이 형성되어 있는 경우도, 본원발명의 범위에 포함되는 것은 물론이다.
이하, 본원발명에 관련된 유심 구조 땜납 범프 및 그 제조 방법에 대하여, 실시예를 사용하여 설명한다.
[실시예 1]
표 1 에, 본 실시예 1 에서 땜납 범프를 형성하기 위해서 사용한 땜납 금속으로서 5 종류의 합금 분말의 성분 조성을 나타낸다.
또한, 이 땜납 금속용 합금 분말의 입경은 2 ∼ 12 ㎛ 이며, 평균 입경은 7 ㎛ 이다.
또, 표 2 에, 본 실시예 1 에서 소결심을 형성하기 위해서 사용한 심용 페이스트 A ∼ M 에 함유되는 분말의 종류, 조합, 배합 비율, 또한 플럭스의 종류와 그 함유 비율을 나타낸다.
또한, 심용 페이스트에 함유되는 분말에 대해서는, 그 입경은 1 ∼ 5 ㎛ 이며, 평균 입경은 2.5 ㎛ 이다.
먼저, 제 1 공정으로서, 도 2(a) ∼ (d) 에 나타내는 바와 같이, 패드 전극 (직경：85 ㎛) (2) 가 형성되어 있는 반도체 기판 (1) 의 표면에 패드 전극 직경보다 소직경의 개구 (개구 직경：43 ㎛, 개구 피치：150 ㎛) 가 형성된 두께 20 ㎛ 의 메탈 마스크 (33) 를 재치하고, 표 2 에 나타내는 심용 페이스트 (32) (심용 페이스트의 종별 기호：A ∼ M) 를 스퀴지 (31) 에 의해 패드 전극 표면에 인쇄 도포 (인쇄 충전 (S1)) 하고, 메탈 마스크 (33) 를 떼어낸 후, 인쇄 도포한 심용 페이스트 (32) 를 질소 분위기의 벨트로에서 표 3 에 나타내는 온도에서 소결 (S2) 하여, 패드 전극 (2) 의 중앙부에 거의 메탈 마스크 (33) 의 두께에 상당하는 높이를 갖는 소결심 (3) 을 형성한다.
다음으로, 제 2 공정으로서, 도 2(e) ∼ (h) 에 나타내는 바와 같이, 소결심 (3) 이 거의 중앙부에 형성된 패드 전극 (2) 의 직경보다 큰 개구를 갖고, 소결심의 높이 이상의 두께를 갖는 메탈 마스크 (35) (개구 직경：110 ㎛, 개구 피치：150 ㎛, 두께：30 ㎛) 를 재치하고, 메탈 마스크 (35) 의 개구로부터 패드 전극 (2) 의 노출 부분 및 소결심 전체를 덮도록 스퀴지 (36) 를 사용하여, 표 1 에 나타내는 땜납 금속용 분말을 함유하는 땜납 페이스트 (34) 를 인쇄 도포 (인쇄 충전 (S3)) 하고, 메탈 마스크 (35) 를 떼어낸 후, 질소 분위기의 벨트로에서 땜납 페이스트 (34) 의 종류에 따라 표 3 에 나타내는 온도에서 리플로우 처리 (S4) 한다.
상기의 제 1 공정 및 제 2 공정에 의해, 패드 전극 (2) 의 표면에 소결심을 그 내부에 가둔 표 3 에 나타내는 유심 구조 땜납 범프 1 ∼ 17 (이하, 「본 발명 범프 1 ∼ 17」 이라고 한다) 을 제조하였다.
도 4 에는, 소결심의 일례로서 Cu 분말 및 Sn 분말의 혼합물로 이루어지는 심용 페이스트 E 를 사용하여, 소결 온도 240 ℃ 에서 형성된 9 개의 소결심의 SEM 화상을 나타낸다. 표 3 에 나타내는 본 발명 범프 (5) 의 내부에는, 이 소결심이 갇혀 유심 구조의 범프가 구성된다 (도 4 중의 화상 아래의 문자를 삭제한 것에 대응한 수정입니다).
상기에서 제조한 본 발명 범프 1 ∼ 17 에 대하여, 범프 높이를 평가하기 위해 범프의 높이 측정을 실시하였다.
측정은 NEXIV VMR-3030 (Nikon 사 제조) 을 사용하고, 광학식 화상 해석에 의해 범프의 정점부로부터 기판까지의 높이를 측정함으로써 실시하고, 200 범프에 대한 측정값을 평균하여 범프 높이로 하였다. 또한, 본 실시예에서는 패드 전극의 직경 및 메탈 마스크의 개구 직경이 일정하기 때문에, 범프 높이가 높을수록 애스팩트비는 높아진다.
표 3 에 본 발명 범프 1 ∼ 17 에 대해 구한 범프 높이를 나타낸다.
[비교예]
비교를 위해서, 패드 전극 (직경：85 ㎛) 이 형성되어 있는 반도체 기판의 표면에 실시예 1 의 제 2 공정에서 사용한 것과 동일한 사이즈의 메탈 마스크 (개구 직경：110 ㎛, 개구 피치：150 ㎛, 두께：30 ㎛) 를 재치하고, 메탈 마스크의 개구로부터 스퀴지를 사용하여, 표 1 에 나타내는 땜납 페이스트를 인쇄 도포하고, 메탈 마스크를 떼어낸 후, 질소 분위기의 벨트로에서 땜납 페이스트의 종류에 따라 표 4 에 나타내는 온도에서 리플로우 처리하고, 패드 전극의 표면에 표 4 에 나타내는 비교예의 땜납 범프 1 ∼ 5 (이하, 「비교예 범프 1 ∼ 5」 라고 한다) 를 제조하였다.
즉, 비교예 범프 1 ∼ 5 는, 심용 페이스트를 사용한 소결심의 형성을 실시하지 않은 점에서, 본 발명 범프 1 ∼ 17 과는 땜납 범프의 구조 및 제조법이 크게 상이하다.
비교예 범프 1 ∼ 5 에 대하여, 본 발명 범프 1 ∼ 17 과 동일하게 하여 범프 높이를 구하였다. 또한, 본 비교예에서는 패드 전극의 직경 및 메탈 마스크의 개구 직경이 일정하기 때문에, 범프 높이가 높을수록 애스팩트비는 높아진다.
표 4 에 비교예 범프 1 ∼ 5 에 대해 구한 범프 높이를 나타낸다.
Figure pct00001
Figure pct00002
Figure pct00003
Figure pct00004
[실시예 2]
실시예 2 로서, 제 1 군 분말 혹은 제 2 군 분말의 적어도 일방을 합금 분말로 한 표 5 에 나타내는 본 발명 심용 페이스트 N ∼ R 을 사용하여, 실시예 1 과 동일하게 하여, 표 6 에 나타내는 유심 구조 땜납 범프 18 ∼ 22 (이하, 「본 발명 범프 18 ∼ 22」라고 한다) 를 제조하였다.
또한, 이 땜납 금속용 합금 분말의 입경은 2 ∼ 12 ㎛ 이고, 평균 입경은 7 ㎛ 이고, 심용 페이스트에 함유되는 금속 분말, 합금 분말에 대해서는, 그 입경은 1 ∼ 5 ㎛ 이고, 평균 입경은 2.5 ㎛ 이다.
표 6 에 본 발명 범프 18 ∼ 22 에 대해 구한 범프 높이를 나타낸다.
Figure pct00005
Figure pct00006
표 3, 표 4, 표 6 에 나타내는 결과로부터, 비교예 범프 1 ∼ 5 는, 자중에 의한 편평화가 발생하고, 그 결과, 범프 높이가 30 ㎛ 전후로 낮을뿐만 아니라, 다른 범프와의 접촉에 의한 단락을 일으키기 쉬운 것인 데에 반하여, 본원발명에 의한 유심 구조 땜납 범프 1 ∼ 22 는 범프 높이가 40 ㎛ 이상으로 높고 고애스팩트비를 가지며, 또, 범프 내부에 소결심이 형성되어 있음으로써 소결심과 땜납 금속과의 밀착성, 땜납 범프와 패드 전극과의 밀착성이 우수하고, 또 도전성을 저하시킬 우려도 없는 점에서, 반도체의 고밀도 실장을 실현하기 위한 파인 피치화가 가능하다는 것을 알 수 있다.
산업상 이용가능성
본원발명에 의해 초래되는 유심 구조 땜납 범프 및 그 제조 방법에 의해 반도체의 고밀도 실장화를 보다 저비용으로 효율적으로 실현될 수 있게 된다.
1, 11 : 반도체 기판
2 : 패드 전극
3, 17 : 소결심
4 : 땜납 금속
5 : 고애스팩트비 범프
12 : 유전체층
13 : 도체 패드
14 : 배리어 금속층
15 : 필러 금속
16 : 언더 범프 금속층
31, 36 : 스퀴지
32 : 심용 페이스트
33, 35 : 메탈 마스크
34 : 땜납 페이스트
D : 범프 직경
H : 범프 높이
S1 : 인쇄 충전
S2 : 소결
S3 : 인쇄 충전
S4 : 리플로우

Claims (4)

  1. 반도체 기판 상에 형성된 유심 구조 땜납 범프로서, 상기 땜납 범프는, 땜납 범프의 내부에 형성되고, 또한, 반도체 기판에 수직인 방향으로 연장되는 소결심과, 상기 소결심의 주위에 피착된 땜납 금속의 유심 구조로 이루어지고, 상기 소결심은, 땜납 페이스트의 리플로우 처리 온도 근방 또는 그 이하에 이하의 온도에서 소결된 소결체로 이루어지는 것을 특징으로 하는 유심 구조 땜납 범프.
  2. 제 1 항에 있어서,
    상기 소결심은, 제 1 군 분말과 제 2 군 분말의 분말 소결체, 합금 소결체 또는 이들의 혼합 소결체로 이루어지고, 상기 제 1 군 분말은, 제 1 의 A 군 분말 및 제 1 의 B 군 분말의 적어도 어느 것을 함유하고, 상기 제 1 의 A 군 분말은, Cu, Ag, Au, Pt, Pd, Ti, Ni, Fe, Co 중에서 선택된 1 종 또는 2 종 이상의 금속 분말로 이루어지고, 또, 상기 제 1 의 B 군 분말은, 액상 온도가 450 ℃ 이상의 납합금 분말 및 액상 온도가 280 ℃ 이상의 고온 땜납 합금 분말 중에서 선택된 1 종 또는 2 종 이상의 합금 분말로 이루어지는 것을 특징으로 하는 유심 구조 땜납 범프.
  3. 제 1 항에 있어서,
    상기 소결심은, 제 1 군 분말과 제 2 군 분말의 분말 소결체, 합금 소결체 또는 이들의 혼합 소결체로 이루어지고, 상기 제 2 군 분말은, 제 2 의 A 군 분말 및 제 2 의 B 군 분말의 적어도 어느 것을 함유하고, 상기 제 2 의 A 군 분말은, Sn, In, Bi, Ga 중에서 선택된 1 종 또는 2 종 이상의 금속 분말로 이루어지고, 또, 상기 제 2 의 B 군 분말은, 액상 온도가 240 ℃ 이하의 땜납 합금의 합금 분말로 이루어지는 것을 특징으로 하는 유심 구조 땜납 범프.
  4. 반도체 기판 상에 형성된 유심 구조 땜납 범프의 제조 방법으로서, 반도체 기판 상에 형성된 패드 전극 혹은 언더 범프 메탈의 표면에 심용 페이스트를 인쇄 도포하고, 땜납 페이스트의 리플로우 처리 온도 근방 또는 그 이하에 이하의 온도에서 심용 페이스트를 소결하고, 패드 전극 혹은 언더 범프 메탈의 표면의 거의 중앙 부분에 소결심을 형성하고, 이어서, 패드 전극 혹은 언더 범프 메탈의 거의 중앙부에 형성된 소결심 전체를 덮도록 땜납 페이스트를 인쇄 도포하고, 땜납 페이스트의 리플로우 처리 온도에서 리플로우 처리함으로써, 패드 전극 표면 상 혹은 언더 범프 메탈의 표면 상에 유심 구조 땜납 범프를 형성하는 것을 특징으로 하는 유심 구조 땜납 범프의 제조 방법.
KR1020167004857A 2013-12-27 2014-12-04 유심 구조 땜납 범프 및 그 제조 방법 KR102122631B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013270852A JP6226233B2 (ja) 2013-12-27 2013-12-27 有芯構造はんだバンプ及びその製造方法
JPJP-P-2013-270852 2013-12-27
PCT/JP2014/082181 WO2015098460A1 (ja) 2013-12-27 2014-12-04 有芯構造はんだバンプ及びその製造方法

Publications (2)

Publication Number Publication Date
KR20160102150A true KR20160102150A (ko) 2016-08-29
KR102122631B1 KR102122631B1 (ko) 2020-06-12

Family

ID=53478326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004857A KR102122631B1 (ko) 2013-12-27 2014-12-04 유심 구조 땜납 범프 및 그 제조 방법

Country Status (5)

Country Link
JP (1) JP6226233B2 (ko)
KR (1) KR102122631B1 (ko)
CN (1) CN105593980B (ko)
TW (1) TWI648835B (ko)
WO (1) WO2015098460A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6379342B2 (ja) * 2014-07-09 2018-08-29 三菱マテリアル株式会社 半導体装置及びその製造方法
US10559659B2 (en) 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device
US11646286B2 (en) * 2019-12-18 2023-05-09 Micron Technology, Inc. Processes for forming self-healing solder joints and repair of same, related solder joints, and microelectronic components, assemblies and electronic systems incorporating such solder joints

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294482A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
JP2006332694A (ja) 2006-07-24 2006-12-07 Megic Corp 半導体表面上に金属バンプを形成する方法
JP3961876B2 (ja) 2002-05-17 2007-08-22 株式会社タムラ製作所 半導体装置用はんだバンプの製造方法
JP2013187258A (ja) 2012-03-06 2013-09-19 Toshiba Corp 半導体装置および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2698517B2 (ja) * 1992-10-28 1998-01-19 日本碍子株式会社 バンプ付基板
US5466635A (en) * 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
JPH0997791A (ja) * 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JP4047065B2 (ja) * 2002-05-17 2008-02-13 株式会社タムラ製作所 半導体装置用パット電極部の形成方法
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
TWI281718B (en) * 2002-09-10 2007-05-21 Advanced Semiconductor Eng Bump and process thereof
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate
JP4404063B2 (ja) * 2006-03-24 2010-01-27 株式会社村田製作所 接続構造、その形成方法、回路基板、および実装基板に表面実装された電子部品
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
JP6156136B2 (ja) * 2013-12-27 2017-07-05 三菱マテリアル株式会社 はんだバンプの焼結芯を形成するための芯用ペースト

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3961876B2 (ja) 2002-05-17 2007-08-22 株式会社タムラ製作所 半導体装置用はんだバンプの製造方法
JP2005294482A (ja) * 2004-03-31 2005-10-20 Fujikura Ltd 電子部品及び電子装置
JP2006332694A (ja) 2006-07-24 2006-12-07 Megic Corp 半導体表面上に金属バンプを形成する方法
JP2013187258A (ja) 2012-03-06 2013-09-19 Toshiba Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
CN105593980A (zh) 2016-05-18
KR102122631B1 (ko) 2020-06-12
TW201541594A (zh) 2015-11-01
TWI648835B (zh) 2019-01-21
JP2015126158A (ja) 2015-07-06
JP6226233B2 (ja) 2017-11-08
WO2015098460A1 (ja) 2015-07-02
CN105593980B (zh) 2019-03-19

Similar Documents

Publication Publication Date Title
TWI586811B (zh) Lead - free solder bump joint construction
US8740047B2 (en) Method of manufacturing electronic apparatus, electronic component-mounting board, and method of manufacturing the same
US20090239091A1 (en) Method for printing a metal paste, metal mask, and bump forming method
JP6004253B2 (ja) ペースト用はんだ合金粉末、ペースト及びこれを用いたはんだバンプ
US20150061129A1 (en) Bump Electrode, Board Which Has Bump Electrodes, and Method for Manufacturing the Board
KR20160102150A (ko) 유심 구조 땜납 범프 및 그 제조 방법
JP2004349487A (ja) 導電性ボールおよび電子部品の電極の形成方法、電子部品ならびに電子機器
JP2013237091A (ja) バンプ用はんだ合金粉末、ペースト及びこれを用いたはんだバンプ
US8252677B2 (en) Method of forming solder bumps on substrates
JP6350967B2 (ja) 半導体装置及びその製造方法
JP4672352B2 (ja) バンプ形成用ハンダペースト
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
KR101983510B1 (ko) 핵재료 및 납땜 이음 및 범프 전극의 형성 방법
JP6004254B2 (ja) ペースト用はんだ合金粉末、ペースト及びこれを用いたはんだバンプ
TWI479967B (zh) Solder precoating method
JP6379342B2 (ja) 半導体装置及びその製造方法
JP2013237088A (ja) バンプ用はんだ合金粉末、ペースト及びこれを用いたはんだバンプ
JP5966449B2 (ja) バンプ用はんだ合金粉末、バンプ用はんだペースト及びはんだバンプ
JP5003551B2 (ja) ペースト用Ｐｂ−Ｓｎはんだ合金粉末およびＰｂ−Ｓｎはんだ合金ボール
TWI613741B (zh) 銲點凸塊製造方法
JP7410444B1 (ja) 電子装置の製造方法および電子装置
KR102389258B1 (ko) 고온 안정성과 필렛특성이 개선된 접합 페이스트 및 그의 제조방법
US20040096688A1 (en) Lead-free joining material and joining method using the same
KR20240009171A (ko) 솔더 범프의 형성 방법
JP2009200285A (ja) バンプ及びバンプ接続構造体

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant