JP2013187258A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013187258A JP2013187258A JP2012049648A JP2012049648A JP2013187258A JP 2013187258 A JP2013187258 A JP 2013187258A JP 2012049648 A JP2012049648 A JP 2012049648A JP 2012049648 A JP2012049648 A JP 2012049648A JP 2013187258 A JP2013187258 A JP 2013187258A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor device
- pillar
- film
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】接続不良の発生を防止することができるピラー電極を備えた半導体装置および半導体装置の製造方法を提供すること。
【解決手段】実施形態によれば、半導体装置が提供される。半導体装置は、半導体チップと、ピラー電極と、金属膜とを備える。ピラー電極は、半導体チップの表面に設けられ、ニッケルを主成分とする。金属膜は、ピラー電極の頂面に設けられ、はんだとの接合によってピラー電極との界面まではんだと合金化してピラー電極とはんだとの合金化を防止する合金膜となる特性および膜厚を有する。
【選択図】図1B
【解決手段】実施形態によれば、半導体装置が提供される。半導体装置は、半導体チップと、ピラー電極と、金属膜とを備える。ピラー電極は、半導体チップの表面に設けられ、ニッケルを主成分とする。金属膜は、ピラー電極の頂面に設けられ、はんだとの接合によってピラー電極との界面まではんだと合金化してピラー電極とはんだとの合金化を防止する合金膜となる特性および膜厚を有する。
【選択図】図1B
Description
本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
従来、複数枚の半導体チップをチップオンチップ接続することで実装面積を低減した半導体装置がある。かかる半導体装置では、一方の半導体チップの接合面に設けられた金バンプと、他方の半導体チップの接合面に設けられたはんだバンプとを接合させてチップオンチップ接続させることが一般的である。
また、近年では、半導体チップの微細化および低コスト化を図るため、一方の半導体チップの接合面に、金バンプに代えてニッケルや銅によって形成されたピラー電極を設けることが検討されている。
しかしながら、ニッケルによって形成されたピラー電極は、表面が酸化して、はんだバンプとの接合面に酸化膜が形成されることがある。かかる酸化膜は、チップオンチップ接続後のピラー電極と、はんだバンプとの間に接続不良を生じさせる。
一方、銅によってピラー電極を形成した場合、チップオンチップ接続後のはんだと銅との界面にカーケンダルボイドが生じる。かかるカーケンダルボイドは、成長してクラックとなり、接続不良の原因となる。
本発明が解決しようとする課題は、接続不良の発生を防止することができるピラー電極を備えた半導体装置および半導体装置の製造方法を提供することである。
実施形態によれば、半導体装置が提供される。半導体装置は、半導体チップと、ピラー電極と、金属膜とを備える。前記ピラー電極は、前記半導体チップの表面に設けられ、ニッケルを主成分とする。前記金属膜は、前記ピラー電極の頂面に設けられ、はんだとの接合によって前記ピラー電極との界面まで前記はんだと合金化して前記ピラー電極と前記はんだとの合金化を防止する合金膜となる特性および膜厚を有する。
以下に、添付図面を参照して、実施形態に係る半導体装置および半導体装置の製造方法を詳細に説明する。なお、以下に示す実施形態によって本発明が限定されるものではない。図1Aは、実施形態に係る半導体装置1の断面を示す模式図である。
図1Aに示すように、実施形態に係る半導体装置1は、半導体チップ10を備える。半導体チップ10は、例えば、半導体メモリ等の複数の半導体素子(図示略)が形成されたデバイス層11と、デバイス層11の一方の面を被覆する絶縁膜12aと、デバイス層11の他方の面を被覆する絶縁膜12bとを備える。また、半導体チップ10は、デバイス層11に形成された半導体素子と接続された複数の電極13を備える。
また、半導体装置1は、半導体チップ10の一方の面(以下、「上面」と記載する)に、複数の導電性ピラー20を備える。これらの各導電性ピラー20は、各電極13の一端(以下、「上端」と記載する)にそれぞれ設けられ、文字通り導電性の材料によって形成されたピラー(柱)形状の接続端子である。かかる導電性ピラー20は、はんだよりも硬質な材料によって形成される。なお、導電性ピラー20の構造の詳細については、図1Bを参照して後述する。
さらに、半導体装置1は、半導体チップ10の他方の面(以下、「下面」と記載する)に、複数のはんだバンプ30を備える。これらの各はんだバンプ30は、各電極13の他端(以下、「下端」と記載する)にそれぞれ設けられた接続端子である。なお、はんだバンプ30の詳細な構造については、図1Bを参照して後述する。
このように、半導体装置1は、半導体チップ10の上面に、はんだよりも硬質な材料によって形成された導電性ピラー20を備え、半導体チップ10の下面に、はんだバンプ30を備える。
これにより、導電性ピラー20が設けられた側の面を搬送用の冶具に当接させて搬送することで、搬送時に、はんだバンプ30が冶具と接触して破損することを防止することができる。なお、かかる点については、図4を参照して後述する。
また、半導体装置1は、半導体チップ10を貫通する各電極13の上端に、導電性ピラー20をそれぞれ備え、各電極13の下端に、はんだバンプ30をそれぞれ備える。これにより、図1Aに示すように、半導体装置1の上面と、他の半導体装置1の下面とを対向させ、対応する導電性ピラー20と、はんだバンプ30との位置を合わせた状態で接合させることにより、半導体装置1同士をチップオンチップ接続させることができる。
また、半導体装置1の導電性ピラー20は、はんだバンプ30と接合(はんだ接続)させた場合に、はんだバンプ30との間で接続不良が生じることを防止可能な構造を備える。以下、実施形態に係る導電性ピラー20およびはんだバンプ30の構造の一例について、図1Bを参照して詳細に説明する。図1Bは、図1Aにおける破線枠の内部を示す拡大図であり、図1Cは、はんだ接続後の導電性ピラー20と、はんだバンプ30との接続部を示す断面模式図である。
図1Bに示すように、導電性ピラー20の接合相手となるはんだバンプ30は、基端(電極13の下端)側から先端側へ向けて順に形成されたTi(チタン)膜31、Cu(銅)膜32、Ni(ニッケル)層33および、はんだ層34を備える。
かかるはんだ層34は、Sn(すず)を主成分とし、Sn以外に、Pb(鉛)、In(インジウム)、およびBi(ビスマス)を含む。なお、はんだバンプ30の形成工程の一例については、図3を参照して後述する。
一方、導電性ピラー20は、基端(電極13の上端)側から先端側へ向けて順に形成されたTi膜21と、Cu膜22と、Niを主成分とするピラー電極23とを備える。
さらに、導電性ピラー20は、ピラー電極23の頂面に金属膜24を備える。かかる金属膜24は、はんだとの接合によってピラー電極23との界面まではんだと合金化して、ピラー電極23のNiとはんだとの合金化を防止する合金膜24a(図1C参照)となる特性および膜厚を有する。
かかる特性を有する金属としてはAu、Ag(銀)、Cu等が存在するが、本実施形態に係る導電性ピラー20は、AuやAgに比べてコストが低いCuを主成分として形成された金属膜24をピラー電極23の頂面に備える。このように、実施形態に係る半導体装置1は、Cuを主成分とする金属膜24を備えるので、低コストで製造することができる。
かかる導電性ピラー20と、はんだバンプ30とを接合(はんだ接続)した場合、図1Cに示すように、金属膜24のCuは、ピラー電極23との界面まではんだと合金化して、ピラー電極23のNiとはんだとの合金化を防止する合金膜24aとなる。
このように、半導体装置1では、導電性ピラー20と、はんだバンプ30とを接合した場合に、合金膜24aが、はんだ層34のはんだと、ピラー電極23のNiとの合金化を防止する。
これにより、半導体装置1では、ピラー電極23のNiが、はんだ層34のはんだと合金化することで、はんだ層34からピラー電極23側へはんだが過剰に取り込まれ、はんだ層34にクラックが生じて接続不良が発生することを防止することができる。
具体的には、はんだバンプ30のはんだ層34は、他の金属よりも軟質であるため、チップオンチップ接続をした場合に、半導体チップ10間で緩衝部材としても機能するものである。
しかしながら、ピラー電極23のNiとはんだ層34のはんだとの合金化が進むと、はんだ層34からピラー電極23側へはんだが過剰に取り込まれ、緩衝部材として機能するはんだの量が不足してはんだ層34にクラックが生じ、接続不良を起こす虞がある。
これに対し、半導体装置1では、導電性ピラー20と、はんだバンプ30とを接合しても、金属膜24aがピラー電極23のNiとはんだ層34のはんだとの合金化を防止するので、はんだ層34からピラー電極23側へはんだが取り込まれることがない。
したがって、半導体装置1によれば、導電性ピラー20と、はんだバンプ30とを接合した場合に、はんだ層34にクラックが生じることを抑制することができるので、接続不良の発生を防止することができる。
また、導電性ピラー20と、はんだバンプ30とを接合した場合、金属膜24(図1B参照)のCuは、図1Cに示すように、残らずはんだと合金化して合金膜24aとなるので、合金膜24aの内部でカーケンダルボイドが生じることがない。したがって、半導体装置1によれば、カーケンダルボイドに起因した接続不良の発生を防止することができる。
また、金属膜24は、ピラー電極23の頂面に強固な酸化膜が形成されることを防止する。このように、導電性ピラー20では、ピラー電極23の頂面に酸化膜が形成されることがないので、ピラー電極23頂面の酸化膜に起因した接続不良の発生を防止することができる。
なお、金属膜24は、Cuを主成分とするため表面に薄い酸化膜が形成されることがあるが、Cuの表面に形成される酸化膜は、Niの表面に形成される酸化膜ほど強固ではない。このため、金属膜24の表面に生じた酸化膜は、ウェットまたはドライエッチングによって容易に除去することができる。
したがって、実施形態に係る導電性ピラー20は、基端から先端までNiによって形成されて表面に強固な酸化膜が形成されやすい導電性ピラーに比べ、はんだバンプ30と接合させても、はんだバンプ30との間に接続不良が生じることがない。
次に、図2を参照して実施形態に係る導電性ピラー20の形成工程について説明する。図2は、実施形態に係る導電性ピラー20の形成工程を示す断面模式図である。半導体チップ10(図1A参照)の上面に導電性ピラー20を形成する場合、図2に示すように、まず、半導体チップ10の上面を被覆する絶縁膜12aを選択的に除去することによって電極13の上面を露出させる(ステップS101)。
かかるステップS101では、例えば、フォトリソグラフィーを用い、電極13の上面を被覆している絶縁膜12aの上面が選択的に露出するようにパターニングしたレジスト41を絶縁膜12aの上面に形成する。
その後、レジスト41をマスクとして、例えば、RIE(Reactive Ion Etching)を行なうことにより、レジスト41によって被覆されていない部分の絶縁膜12aを選択的に除去して電極13の上面を露出させる。
続いて、レジスト41を除去した後、上面を露出させた電極13および絶縁膜12aの上面に、Ti膜21およびCu膜22をスパッタリングによって順次形成する(ステップS102)。
その後、フォトリソグラフィーを用い、導電性ピラー20の形成位置に開口を設けたレジスト42をCu膜22の上面に形成した後、レジスト42の開口内に、Ni層23aと、Cuを主成分とする金属膜24とを電界メッキによって順次形成する(ステップS103)。
続いて、レジスト42を除去し(ステップS104)、Ni層23aおよび金属膜24をマスクとしてウェットエッチングを行なう。これにより、Ni層23aおよび金属膜24によって被覆されていない部分のTi膜21およびCu膜22が除去されて導電性ピラー20が完成する(ステップS105)。なお、レジスト42を除去した後のNi層23aが、導電性ピラー20におけるピラー電極23となる。
ここで、ピラー電極23の頂面に形成する金属膜24の膜厚が薄すぎると、導電性ピラー20と、はんだバンプ30とを接合させた場合に、ピラー電極23のNiとはんだとの合金化を防止可能な膜厚の合金膜24a(図1C参照)が形成されない。
一方、金属膜24の膜厚が厚すぎると、導電性ピラー20と、はんだバンプ30とを接合させた場合に、金属膜24中で、はんだと合金化しないCuが残ってしまいカーケンダルボイドが生じる。
そこで、本実施形態では、電界メッキの時間および電流値を調整することにより、膜厚が少なくとも1ミクロン未満、好適には0.2〜0.6ミクロンの金属膜24を形成する。これにより、金属膜24は、導電性ピラー20と、はんだバンプ30とを接合させた場合に、ピラー電極23との界面まで確実にはんだと合金化して、ピラー電極23のNiとはんだとの合金化を防止可能な合金膜24aとなる。
したがって、実施形態に係る製造方法により製造された半導体装置1によれば、例えば、直径が20ミクロン以下の微細なピラー電極23であっても、ピラー電極23と、はんだバンプ30との接続不良を確実に防止することができる。
なお、成膜した金属膜24の膜厚は、例えば、TEM(Transmission Electron Microscope)やSEM(Scanning Electron Microscope)等の電子顕微鏡によって測定および検査を行なうことができる。
次に、図3を参照して実施形態に係るはんだバンプ30の形成工程について説明する。図3は、実施形態に係るはんだバンプ30の形成工程を示す断面模式図である。なお、以下では、図3と図1Aおよび図1Bとの対応関係を明確化するため、半導体チップ10の下面を下へ向けた状態で、はんだバンプ30を形成する工程について説明するが、はんだバンプ30は、半導体チップ10の下面を上へ向けた状態で形成してもよい。
半導体チップ10(図1A参照)の下面にはんだバンプ30を形成する場合、図3に示すように、まず、半導体チップ10の下面を被覆する絶縁膜12bを選択的に除去することによって電極13の下面を露出させる(ステップS201)。
かかるステップS201では、例えば、フォトリソグラフィーを用い、電極13の下面を被覆している絶縁膜12bの下面が選択的に露出するようにパターニングしたレジスト43を絶縁膜12bの下面に形成する。その後、レジスト43をマスクとして、例えば、RIEを行なうことにより、レジスト43によって被覆されていない部分の絶縁膜12bを選択的に除去して電極13の下面を露出させる。
続いて、レジスト43を除去した後、下面を露出させた電極13および絶縁膜12bの下面に、Ti膜31およびCu膜32をスパッタリングによって順次形成する(ステップS202)。
その後、フォトリソグラフィーを用い、はんだバンプ30の形成位置に開口を設けたレジスト44をCu膜32の下面に形成した後、レジスト44の開口内に、Ni層33と、はんだ層34とを電界メッキによって順次形成する(ステップS203)。なお、本実施形態では、Sn(すず)を主成分とし、Sn以外に、Pb(鉛)、In(インジウム)、およびBi(ビスマス)を含むはんだ層34を形成する。
続いて、レジスト44を除去し(ステップS204)、Ni層33およびはんだ層34をマスクとしてウェットエッチングを行なう。これにより、Ni層33およびはんだ層34によって被覆されていない部分のTi膜31およびCu膜32が除去される。最後に、所定の熱処理を行うことによって、はんだ層34の頂面を半球形状に変形させて、はんだバンプ30が完成する(ステップS205)。
次に、図4を参照して実施形態に係る半導体装置1の実装工程について説明する。図4は、実施形態に係る半導体装置1の実装工程の一例を示す断面模式図である。以下では、半導体装置1上に、半導体装置1と同一構成の半導体装置1aを積層してチップオンチップ接続する実装工程について説明する。
半導体装置1上に、半導体装置1aを積層してチップオンチップ接続する場合、図4に示すように、搬送用の冶具5の吸着面によって半導体チップ10の上面側を吸着させて保持させ、接続対象の半導体装置1の上方まで搬送させる(ステップS301)。
このとき、仮に半導体チップ10の上下両面に、はんだバンプ30が設けられていた場合、上面のはんだバンプ30が冶具5に当接して変形したり、はんだバンプ30が冶具5に貼り付いて半導体チップ10から脱落したりして歩留まりが低下することがある。
これに対して、本実施形態に係る半導体装置1および1aは、半導体チップ10の上面に、はんだよりも硬質な導電性ピラー20を備え、半導体チップ10の下面に、はんだバンプ30を備える。
これにより、本実施形態に係る半導体装置1および1aは、冶具5によって半導体チップ10の上面側が吸着保持されても、導電性ピラー20が冶具5との当接によって変形したり、冶具5側へ貼りついて半導体チップ10から脱落したりすることがない。
しかも、本実施形態に係る実装工程によれば、搬送時に、はんだバンプ30が冶具5の吸着面と接触することがないので、はんだバンプ30の変形や脱落を防止することができる。このように、本実施形態に係る半導体装置1および1aは、冶具5によって搬送しても破損することがないので、歩留まりの低下を防止することができる。
半導体装置1aの実装工程の説明に戻り、半導体装置1aの搬送が完了すると、冶具5を降下させて半導体装置1aの下面に設けられたはんだバンプ30の頂面を半導体装置1の上面に設けられた導電性ピラー20の頂面へ当接させる(ステップS302)。
このとき、ピラー電極23に設けられた金属膜24の表面が酸化されていた場合には、導電性ピラー20と、はんだバンプ30とを当接させる前に、酸化された金属膜24の表面を洗浄する。例えば、金属膜24の表面に対し、塩酸や硫酸等のエッチャントを用いたウェットエッチング、またはAr(アルゴン)等のプラズマを用いたドライエッチングを施すことで金属膜24の表面を洗浄する。
続いて、半導体装置1および半導体装置1aを所定温度(例えば、280℃程度)まで加熱する。これにより、半導体装置1aの下面に設けられたはんだバンプ30と、半導体装置1の上面に設けられた導電性ピラー20とが接合されて半導体装置1aの半導体装置1へのチップオンチップ接続が完了する(ステップS303)。
このとき、半導体装置1aの下面に設けられたはんだバンプ30のはんだ層34と、半導体装置1の上面に設けられた導電性ピラー20のピラー電極23との間に、はんだとCuとの合金膜24a(図1C参照)が形成される。
上述したように、実施形態に係る製造方法によって製造される半導体装置1および1aは、半導体チップ10と、ピラー電極23と、金属膜24とを備える。そして、ピラー電極23は、半導体チップ10の一方の面に設けられ、Niを主成分とする。
また、金属膜24は、ピラー電極23の頂面に設けられ、はんだとの接合によってピラー電極23との界面まではんだと合金化してピラー電極23とはんだとの合金化を防止する合金膜24aとなる特性および膜厚を有する。
これにより、半導体装置1および1aは、ピラー電極23の頂面に設けられた金属膜24と、はんだバンプ30とを接合させた場合に、ピラー電極23と、はんだバンプ30との間に接続不良が生じることを防止することができる。
また、実施形態に係る半導体装置1および1aの金属膜24は、Cuを主成分とする。これにより、実施形態に係る半導体装置1および1aは、AuやAgによって金属膜24を形成する場合に比べて低コストでの製造が可能である。
また、実施形態に係る半導体装置1および1aの金属膜24は、膜厚が1ミクロン未満である。これにより、実施形態に係る半導体装置1および1aの金属膜24は、はんだバンプ30と接合した場合に、ピラー電極23との界面まで確実にはんだと合金化するので、カーケンダルボイドに起因した接続不良の発生を防止することができる。
なお、半導体装置1および1aは、頂面に金属膜24を備えたピラー電極23が半導体チップ10の上下両面に設けられていてもよい。かかる構成とした場合、半導体装置1および1aは、接続相手となる他の半導体装置の接続面に、はんだバンプ30が設けられていれば、はんだバンプ30との間に接続不良が発生することを防止することができる。
なお、上記した実施形態では、金属膜24の主成分がCuである場合について説明したが、金属膜24をAuまたはAgによって形成した場合には、はんだとの接合により形成される合金膜24aの抵抗値をより低く抑えることができる。
また、実施形態に係る半導体装置1および1aの半導体チップ10は、導電性ピラー20が設けられる一方の面とは逆側の他方の面に、はんだバンプ30を備える。これにより、半導体装置1および1aは、導電性ピラー20が設けられる一方の面を搬送用の冶具5へ吸着させて搬送することで、搬送中にはんだバンプ30が破損することを防止することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1、1a 半導体装置、 10 半導体チップ、 11 デバイス層、 12a、12b 絶縁膜、 13 電極、 20 導電性ピラー、 30 はんだバンプ、 21、31 Ti膜、 22、32 Cu膜、 23 ピラー電極、 23a、33 Ni層、 24 金属膜、 24a 合金膜、 34 はんだ層、 41〜44 レジスト
Claims (5)
- 半導体チップと、
前記半導体チップの表面に設けられ、ニッケルを主成分とするピラー電極と、
前記ピラー電極の頂面に設けられ、はんだとの接合によって前記ピラー電極との界面まで前記はんだと合金化して前記ピラー電極と前記はんだとの合金化を防止する特性および膜厚を有する金属膜と
を備えることを特徴とする半導体装置。 - 前記金属膜は、
銅を主成分とする
ことを特徴とする請求項1に記載の半導体装置。 - 前記金属膜は、
膜厚が1ミクロン未満である
ことを特徴とする請求項1または請求項2に記載の半導体装置。 - 前記半導体チップは、
一方の表面に、前記ピラー電極および前記金属膜を備え、他方の表面に、はんだバンプを備える
ことを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。 - 半導体チップの表面に、ニッケルを主成分とするピラー電極を形成する工程と、
前記ピラー電極の頂面に、はんだとの接合によって前記ピラー電極との界面まで前記はんだと合金化して前記ピラー電極と前記はんだとの合金化を防止する特性および膜厚を有する金属膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049648A JP2013187258A (ja) | 2012-03-06 | 2012-03-06 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012049648A JP2013187258A (ja) | 2012-03-06 | 2012-03-06 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013187258A true JP2013187258A (ja) | 2013-09-19 |
Family
ID=49388473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012049648A Pending JP2013187258A (ja) | 2012-03-06 | 2012-03-06 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013187258A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160102150A (ko) | 2013-12-27 | 2016-08-29 | 미쓰비시 마테리알 가부시키가이샤 | 유심 구조 땜납 범프 및 그 제조 방법 |
-
2012
- 2012-03-06 JP JP2012049648A patent/JP2013187258A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160102150A (ko) | 2013-12-27 | 2016-08-29 | 미쓰비시 마테리알 가부시키가이샤 | 유심 구조 땜납 범프 및 그 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5378078B2 (ja) | 半導体装置の製造方法 | |
CN110783298B (zh) | 半导体器件及其制造方法 | |
JP5455285B2 (ja) | フリップチップ半導体デバイス用はんだバンプ構造およびその製造方法 | |
CN101796622B (zh) | 半导体元件、其制造方法及实装其的实装构造体 | |
KR100709662B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US9331042B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
TWI478255B (zh) | 回銲前銲料凸塊之清除 | |
JP6028449B2 (ja) | 半導体装置、電子装置、半導体装置の製造方法 | |
JP2011165862A (ja) | 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法 | |
JP6680705B2 (ja) | 半導体装置及びその製造方法 | |
JP2009054790A (ja) | 半導体装置 | |
JP2008028112A (ja) | 半導体装置の製造方法 | |
JP2012114256A (ja) | はんだバンプの製造方法、及び半導体装置 | |
TWI254390B (en) | Packaging method and structure thereof | |
US20140367856A1 (en) | Semiconductor manufacturing process and structure thereof | |
JP2013187259A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013187258A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6908154B2 (ja) | インターポーザ及びインターポーザの製造方法 | |
JP2009130271A (ja) | 半導体装置とその製造方法 | |
JP5414158B2 (ja) | コンタクトプローブの製造方法 | |
JP2007208077A (ja) | 半導体装置 | |
TWI451547B (zh) | 基板結構及其製法 | |
US20150097268A1 (en) | Inductor structure and manufacturing method thereof | |
JP2005183517A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 |