JP3704497B2 - 回路基板とリペア方法及び実装構造体 - Google Patents
回路基板とリペア方法及び実装構造体 Download PDFInfo
- Publication number
- JP3704497B2 JP3704497B2 JP2001339853A JP2001339853A JP3704497B2 JP 3704497 B2 JP3704497 B2 JP 3704497B2 JP 2001339853 A JP2001339853 A JP 2001339853A JP 2001339853 A JP2001339853 A JP 2001339853A JP 3704497 B2 JP3704497 B2 JP 3704497B2
- Authority
- JP
- Japan
- Prior art keywords
- resin film
- conductive adhesive
- circuit board
- conductive
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、回路基板とリペア方法及び実装構造体に関する。さらに詳しくは、多孔質樹脂フィルムを用いた回路基板とリペア方法及び実装構造体に関する。
【0002】
【従来の技術】
携帯用電子機器の小型化、高性能化に伴い半導体デバイスなどの小型化、高性能化がますます求められている。そのため端子ピン数が増加し、狭ピッチ化あるいはエリア配列にすることが重要となる。しかし、狭ピッチ化にも限界があり、今以上の狭ピッチ化を進める必要がある一方で、素子あるいは配線上にもパッドを設けて実装することが重要となっている。しかしワイヤボンディングのような技術は、半導体装置の周辺から回路基板へ金属ワイヤで接続する実装技術であるため、狭ピッチ接続においても限界があり、エリア配列のピンには対応できない。これが可能な技術として半田による接続があるが、これもリフロ−により半田を溶融させるため、狭ピッチで半田を供給しににくく、また接続においてもエリア配列での実装においては、半田バンプの径が大きいこと、基板製造プロセスの微細化の必要性やパッケージとしての信頼性を考えると、現在250μmピッチ前後が実装限界となっている。しかも環境問題も懸念され、コストも高い。
【0003】
その他、半田以外にもバリアメタルを形成した後、Auめっきバンプを形成する構造などもある。
【0004】
一方、フリップチップ実装として突起電極が形成された半導体装置を、接合層を介して回路基板の入出力端子電極上に実装する方式がある。例えばワイヤボンディング法を用いて形成された突起電極を有する半導体装置を、導電性接着剤を介して回路基板の入出力端子電極上に実装し、封止樹脂により補強された実装構造がある。この場合導電性接着剤という接合層の存在により接続部の高信頼性が確保されている。しかし、バンプ形成工程、バンプレベリング工程、導電性接着剤供給工程、実装工程、封止樹脂封入工程、導電性接着剤及び封止樹脂の硬化工程など工程数が非常に多いことや、バッチ処理のため樹脂の硬化時間が長く生産タクト、高生産性が懸念されている。また、導電性接着剤の供給工程では突起電極への転写によって供給するため、狭ピッチになると突起電極を小さくせざるを得ないので、導電性接着剤の転写量(供給量)が減少し、接続信頼性を確保するのが困難となる。
【0005】
これ以外に、突起電極は電解めっき、または無電解めっきで生成された例えばAu、Niなどで構成されたものも用いることができる。また、接合層には半田や異方性導電膜(ACF: Anisotropic Conductive Film)や異方性導電ペーストなども用いることができる。半田ペーストとして用いる場合や導電性接着剤(等方的)を用いる場合には実装時はほとんど荷重を必要としないが、異方性導電膜(ACF)や異方性導電ペーストなどを用いる場合は、接続の安定性や信頼性を確保するためには最大で200g/ピン程度の荷重を必要とすることもある。特に図9(a)〜(b)に異方性導電膜(ACF)を用いた場合の実装方法を示す。基板61の電極62と基板66の電極65とが異方性導電膜(ACF)60を介して一体化され実装されている。異方性導電膜(ACF)60の中に含まれている導電粒子63は例えばNi粒子、Au(またはNi−Au)コートされた樹脂ボールなどを用いることができる。接着剤シート64には例えばエポキシ系樹脂を用いている。熱と荷重を同時に作用させて電極62と電極65の間に導電粒子が挟み込まれるように接続がとれる。この異方性導電膜(ACF)による実装では、導電粒子が30μm間隔で膜中に分散しており、電極間に1つでも挟まれれば接続を確保することができるから、フリップチップ実装では最も狭ピッチ接続が可能な有効な工法である。また、樹脂の硬化時間も短く、工程数も少ないことから生産性に優れている。しかし、以下に示す課題が生じていた。異方性導電膜(ACF)などの熱圧着実装は、従来液晶分野では実績をあげてきたが、一般的にはまだ普及しているとは言えない。それはACFの中に含まれている導電粒子や熱膨張係数を制御するために混入されているシリカフィラーが実装時に素子面に応力を及ぼし、素子にダメージを与えたり、Al配線が断線するなどの不良を発生させていたからである。また、突起電極が回路基板の入出力端子電極に導電性フィラーをかみながらも直接接触しつつ樹脂が硬化するために、応力を緩和する要素が存在せず素子特性を劣化させることになる。また、樹脂基板の入出力端子電極上に実装する場合には、実装時に入出力端子電極が変形し、基板内のビアが断裂する不良が生じる場合などもあった。図10には図9のような構造で従来の異方性導電膜(ACF)を用いて実装したときの結果を示している。半導体装置の突起電極はワイヤボンディング法を用いて形成されたAuバンプ、基板はセラミック基板とガラスエポキシ基板(FR4)、ACFには5μmφのNiフィラーを含んだ厚み70μmのものを用いた。図10(a)では実装後の1ピン当たりの初期接続抵抗を示している。これには半導体装置の端子電極、Auバンプ、ACFの抵抗が含まれている。セラミックの場合、実装荷重80g/bumpないと初期の接続が得られなかった。ガラスエポキシ基板でも80g/bumpかけないと抵抗値が安定しないことがわかった。また図10(b)は各サンプルの温度に対する抵抗値変化をみたものであるが、ガラスエポキシ基板(FR4)の実装荷重40、80g/bumpのものが安定していることがわかった。しかし、図10(c)の熱衝撃試験(液相−55〜125℃)に投入した結果では、実装荷重40g/bumpと80g/bumpにも差が生じている。そして、85℃85%RHに16時間投入後の230℃以上10秒キ−プの吸湿リフロ−試験では80g/bumpで実装したものでも接続不良が発生した。これは、接続性を樹脂の圧縮応力だけでもたせているために、吸湿後の熱膨張に耐えられないからである。さらに、図10(d)は各実装荷重における断面構造を調べた写真であるが、ガラスエポキシ基板(FR4)の入出力端子電極の変形が実装荷重15g/bumpぐらいから生じていることがわかる。セラミック基板では基板に剛性があるため、実装荷重80g/bumpでも入出力端子電極の変形は起きていないが、初期の接続が不安定で、図10(b)の温度特性では接続不良を引き起こしてしまうのである。
【0006】
【発明が解決しようとする課題】
従来の実装技術で、異方性導電膜(ACF)のような接続は狭ピッチ接続にも対応し、なおかつタクトなど生産性に優れ、低コストで非常に有用な実装技術だが、実装に高荷重が必要で、素子や回路基板へのダメ−ジ考えると一部の特殊用途でしか使用できていない。また、信頼性においては他の実装技術よりも接続信頼性が懸念される傾向がある。
【0007】
しかし、現在、高性能な品質を確保するだけでなく、低コスト化のためにも生産タクト及び生産性も向上させた実装の開発が必要になっている。このため、生産タクトや高生産性には熱圧着実装が有効と考えられるが、前述のようにACFのような熱圧着実装はまだ一般的ではなく、半導体装置や回路基板へのダメ−ジ(特性劣化)や接続信頼性が懸念されている現状である。
【0008】
本発明は、前記従来の問題を解決するため、基板の反りうねりに対し柔軟に対応でき、導電性接着剤が応力を緩和し素子や配線にダメ−ジを与えず、高生産に適し、高信頼性も確保された低荷重の熱圧着実装が可能になり、狭ピッチ及びエリア配列の高性能な接続が低コストで実現できる回路基板とリペア方法及び実装構造体を提供することを目的とする。
【0009】
【課題を解決するための手段】
前記目的を達成するため、本発明の回路基板は、入出力端子電極を有する回路基板であって、前記回路基板の少なくとも入出力端子電極上の接続部位に樹脂フィルムが存在し、前記樹脂フィルムの接続部位に相当する厚さ方向の位置に前記入出力端子電極内部にまであけられた貫通孔が設けられ、前記入出力端子電極内部にまであけられた貫通孔に導電性接着剤が充填されており、かつ前記樹脂フィルムが多孔質の樹脂フィルムであることを特徴とする。
本発明の別の回路基板は、入出力端子電極を有する回路基板であって、前記回路基板の少なくとも入出力端子電極上の接続部位に樹脂フィルムが存在し、前記樹脂フィルムの接続部位に相当する厚さ方向の位置に導電性接着剤が充填された貫通孔が設けられ、前記導電性接着剤には導電性フィラーが配合され、前記樹脂フィルム中にもフィラーが配合されており、前記導電性接着剤中の導電性フィラーの体積含有率は前記樹脂フィルム中のフィラーの体積含有率よりも大きいことを特徴とする。
【0010】
次に本発明の回路基板のリペア方法は、入出力端子電極を有する回路基板の少なくとも入出力端子電極上の接続部位に樹脂フィルムが存在し、前記樹脂フィルムの接続部位に相当する厚さ方向の位置に貫通孔が設けられ、前記貫通孔に導電性接着剤が充填されており、かつ前記樹脂フィルムが多孔質の樹脂フィルムである回路基板に電子部品を搭載する際のリペア方法であって、
前記回路基板に電子部品を仮搭載し、
前記仮搭載した後に接続特性を検査し、接続特性の良否を判断した後に良品であれば、加熱加圧して前記電子部品を本搭載し、不良品であれば、電子部品を除去し、新たな電子部品と交換することを特徴とする。
【0011】
次に本発明の実装構造体は、入出力端子電極を有する回路基板に電子部品を搭載した実装構造体であって、前記回路基板の少なくとも入出力端子電極上の接続部位に樹脂フィルムが存在し、前記樹脂フィルムの接続部位に相当する厚さ方向の位置に貫通孔が設けられ、前記貫通孔に導電性接着剤が充填されており、前記導電性接着剤と前記樹脂フィルムのガラス転移温度が両方とも180℃以下で、ガラス転移温度以下の樹脂フィルムの弾性率が5GPa以下、同じくガラス転移温度以下の導電性接着剤の弾性率が4GPa以下であり、かつ同温度で導電性接着剤の弾性率が樹脂フィルムの弾性率を越えることはないことを特徴とする。
【0012】
本発明によれば、導電性接着剤を回路基板側に一定かつ安定量供給し、電子部品が熱圧着実装されるための入出力端子電極を有する回路基板とそのリペアー方法及び実装構造体を提供できる。
【0013】
これにより、基板の反りうねりに対し柔軟に対応でき、導電性接着剤が応力を緩和し素子や配線にダメ−ジを与えないので、高生産に適し、高信頼性も確保された低荷重の熱圧着実装が可能になる。従って、狭ピッチ及びエリア配列の高性能な接続が低コストで実現される。
【0014】
【発明の実施の形態】
(実施の形態1)
図1は本発明の第1の実施の形態にかかる回路基板の概略図である。回路基板の入出力端子電極上に樹脂フィルムが存在し、接続部位に相当する位置に貫通孔が設けられ、導電性接着剤が充填されている回路基板である。このとき樹脂フィルムを多孔質にすることにより、特に貫通孔内側の導電性接着剤と接触する部分においては導電性接着剤の樹脂成分が孔に浸入していき、密着力が強まり接続信頼性が向上する。もちろん導電性接着剤を貫通孔に充填することにより、基板の反りうねりに対し柔軟に対応でき、導電性接着剤が応力を緩和し素子や配線にダメ−ジなどを防ぐことができる。さらに、導電性接着剤を用いることで基板の電極が変形するまでの実装荷重を必要とせず低荷重実装が可能になり、接続信頼性も高い。これにより高生産に適し、高信頼性も確保された低荷重の熱圧着実装が可能になる。
【0015】
ここで多孔質とは空気を含んだ空孔を意味し、独立孔であるが、樹脂フィルム成形時にいくつかの独立孔が合わさりより大きな孔を形成することも可能である。存在比率は樹脂フィルムの50%以下であることが望ましい。より好ましくは3〜40%の範囲内にあることが望ましい。あまり比率が高すぎると樹脂フィルム硬化時に空孔がそのまま残存してしまい、信頼性に弊害が生じるからである。また、孔の大きさは平均20μmφ以下であることが望ましい。より好ましくは0.1〜10μmφの範囲内にあることが望ましい。理由は存在比率の場合と同様である。
【0016】
次に、多孔質フィルムの好ましい厚さは、多孔質フィルムは半導体装置の突起電極(バンプ)の高さをa(μm)、回路基板の下地部分からの高さをb(μm)とすると少なくとも多孔質フィルムの厚さ≧a+b(μm)であることが望ましい。より好ましくは多孔質フィルムの厚さ≧a+b+5(μm)である。これを裏付ける実験結果を図11および表1に示す。
【0017】
【表1】
【0018】
図11および表1は、0.3mm厚で5mm□の大きさ、ピン数100ピンのSiテストチップを、0.6mm厚のガラスエポキシFR4基板に各条件で実装したときの結果を示す。このとき、樹脂フィルムにはナガセケムテックス製品番R6001で厚みが30μm及び50μmのもの、導電性接着剤には85重量%のAgフィラーを含んだものを用いた。回路基板の入出力端子電極の高さは15μmである。突起電極は無電解Ni−Auのめっきバンプで高さは5、15、35μmのものを用いた。めっきバンプの大きさはテストチップの開口部が100μm□なので、高さ5、15、35μmのものはそれぞれ110、130、170μm□になる。樹脂フィルムに穴をあけ導電性接着剤を充填して実装したときのチップ−基板間距離を3箇所測定した結果を表1に示す。表1の結果からわかるように1ピン3.5gのほとんど無荷重で実装した場合でも少なくとも数μm程度(一番上の結果で4μm)収縮するため、信頼性及び密着力を確保するためにはこの収縮量も考慮することが重要になる。また、端的な例として、図12に断面写真の1例を示す。突起電極の高さ35μm、回路基板の入出力端子電極の高さ15μmに対し30μmの厚みの樹脂フィルムで実装した場合である。突起電極の高さと回路基板の入出力端子電極の高さの和は50μmであるから、樹脂フィルムの厚みより20μm大きい。そこでチップ−基板間距離は最低でも50μm程度になることはあきらかで、樹脂フィルムの厚み(絶対量)が足りないためにチップ−基板間に隙間が生じていることがわかる。
【0019】
なお、貫通孔はレ−ザ−により形成することが可能である。樹脂膜(フィルム)を回路基板に接着させるときは80℃で1秒もあれば粘着性がでて回路基板に接着させ、なおかつ半硬化状態を保つことができる。樹脂膜(フィルム)には通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス(株)製品番R6001で1週間程度は常温保存可能な樹脂膜(フィルム)を用いることもできる。また、穴をあける工程と樹脂膜(フィルム)を回路基板に接着させる工程は別々に行えるので生産タクトが向上でき生産性に優れる。
【0020】
導電性接着剤はエポキシ系樹脂を主成分とした構成となり、導電性フィラーには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiのうちの少なくとも1つを用いることができる。また、封止樹脂は樹脂膜(フィルム)を用い、一般のエポキシ系樹脂を主成分として含むが、そして、SiO2やAl2O3、SiN、SiC、AlNなどの無機物の粒子だけを含んだ絶縁樹脂として用いることもできるし、導電性粒子、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiなどの少なくとも1つを含んだ異方性導電樹脂として用いることもできる。
【0021】
(実施の形態2)
図2は本発明の第2の実施の形態にかかる回路基板の概略図である。回路基板の入出力端子電極上に樹脂フィルムが存在し、接続部位に相当する位置に貫通孔が設けられ、導電性接着剤が充填されている回路基板である。このとき貫通孔は入出力端子電極内部にまでおよび、導電性接着剤は入出力端子電極内部にまでおよんだ貫通孔に充填されている。このとき、電極内部の深さは10μm以下であることが望ましい。より好ましくは0.1〜5μm程度である。これは通常回路基板の入出力端子電極は下地がCuでその上にNiやPdを数μmから10μm程度積み、さらにAuやPtなどの反応性に乏しい安定な元素を最大でも1μm程度積む。このとき貫通孔がCUなどの酸化されやすい金属まで到達すると、導電性接着剤硬化時に酸化され接続性が劣化する原因となるので、NiやPdの領域で貫通孔をとめた方がよいとの理由からである。
【0022】
こうすることにより、導電性接着剤は入出力端子電極表面だけでなく、側面にも接触するので、接触性が増すと同時にし、一種のくさびのようになり接続信頼性も向上する。もちろん導電性接着剤を貫通孔に充填することにより、基板の反りうねりに対し柔軟に対応でき、導電性接着剤が応力を緩和し素子や配線にダメ−ジなどを防ぐことができる。さらに、導電性接着剤を用いることで基板の電極が変形するまでの実装荷重を必要とせず低荷重実装が可能になり、接続信頼性も高い。これにより高生産に適し、高信頼性も確保された低荷重の熱圧着実装が可能になる。
【0023】
なお貫通孔はレ−ザ−により形成することが可能である。また、出力を調整することにより回路基板の入出力端子電極内部にまで及ぶ貫通孔を形成することができる。樹脂膜(フィルム)を回路基板に接着させるときは80℃で1秒もあれば粘着性がでて回路基板に接着させ、なおかつ半硬化状態を保つことができる。樹脂膜(フィルム)には通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス(株)製品番R6001で1週間程度は常温保存可能な樹脂膜(フィルム)を用いることもできる。また、穴をあける工程と樹脂膜(フィルム)を回路基板に接着させる工程は別々に行えるので生産タクトが向上でき生産性に優れる。
【0024】
導電性接着剤はエポキシ系樹脂を主成分とした構成となり、導電性フィラーには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを用いることができる。また、封止樹脂は樹脂膜(フィルム)を用い、一般のエポキシ系樹脂を主成分として含むが、そして、SiO2やAl2O3、SiN、SiC、AlNなどの無機物の粒子だけを含んだ絶縁樹脂として用いることもできるし、導電性粒子、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiなどの少なくとも1つを含んだ異方性導電樹脂として用いることもできる。
【0025】
(実施の形態3)
図3は本発明の第3の実施の形態にかかる回路基板の概略図である。回路基板の入出力端子電極上に樹脂フィルムが存在し、接続部位に相当する位置に貫通孔が設けられ、導電性接着剤が充填されている回路基板である。このとき導電性接着剤の導電性フィラ−の全体積の少なくとも50%以上は大きさが均一なフィラ−で構成することにより、貫通孔に充填される導電性接着剤の充填性が良好になるので、実装時により低荷重で導電性フィラ−の良好な接触状態を得ることでき、接続信頼性が向上する。
【0026】
ここで、導電性フィラーの粒子直径は0.1〜13μmφのものが望ましい。これを裏付ける実験結果を図13に示す。図13は回路基板上にナガセケムテックス製品番R6001で厚みが30及び50μmのものを接着し、その上に9μm厚のポリエチレン−2,6−ナフタレート(PEN)のカバーフィルムがついたものである(全体の厚みは39μm及び59μmになっている)。これにYAGレーザーにて50μmφの穴をあけ各導電性接着剤を充填し、その埋め込み性をSEMによる断面観察したものである。導電性フィラーはいずれもAgである。導電性接着剤1は平均粒径8μm程度で最大粒径50μm程度のものも含まれている導電性接着剤である。導電性接着剤2及び3は平均粒径1〜2μm程度の粒状のフィラーで最大13μmφ程度のものが含まれている導電性接着剤である。導電性接着剤4は粒径5μmφ程度の粒のそろった単一分散の粒度分布をもった導電性接着剤である。これからあきらかなように導電性接着剤1のように粗いフィラーだと断面から観察されるフィラーの充填性がよくなく、導電性接着剤2〜4におけるより細かいフィラーになると充填性及び充填密度も非常に良好になることがわかる。
【0027】
もちろん導電性接着剤を貫通孔に充填することにより、基板の反りうねりに対し柔軟に対応でき、導電性接着剤が応力を緩和し素子や配線にダメ−ジなどを防ぐことができる。さらに、導電性接着剤を用いることで基板の電極が変形するまでの実装荷重を必要とせず低荷重実装が可能になり、接続信頼性も高い。これにより高生産に適し、高信頼性も確保された低荷重の熱圧着実装が可能になる。
【0028】
なお、貫通孔はレ−ザ−により形成することが可能である。樹脂膜(フィルム)を回路基板に接着させるときは80℃で1秒もあれば粘着性がでて回路基板に接着させ、なおかつ半硬化状態を保つことができる。樹脂膜(フィルム)には通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス(株)製品番R6001で1週間程度は常温保存可能な樹脂膜(フィルム)を用いることもできる。また、穴をあける工程と樹脂膜(フィルム)を回路基板に接着させる工程は別々に行えるので生産タクトが向上でき生産性に優れる。
【0029】
導電性接着剤はエポキシ系樹脂を主成分とした構成となり、導電性フィラーには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを用いることができる。また、封止樹脂は樹脂膜(フィルム)を用い、一般のエポキシ系樹脂を主成分として含むが、そして、SiO2やAl2O3、SiN、SiC、AlNなどの無機物の粒子だけを含んだ絶縁樹脂として用いることもできるし、導電性粒子、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiなどの少なくとも1つを含んだ異方性導電樹脂として用いることもできる。
【0030】
(実施の形態4)
図4は本発明の第4の実施の形態にかかる回路基板の概略図である。回路基板の入出力端子電極上に樹脂フィルムが存在し、接続部位に相当する位置に貫通孔が設けられ、導電性接着剤が充填されている回路基板である。このとき前記導電性接着剤の導電性フィラ−の全体積の少なくとも20%以上70%以下の程度が、フィラー形状が粒状のものであることが好ましい。これにより、フィラ−形状を粒状にすることにより貫通孔に充填される導電性接着剤の充填性が良好になるので、実装時により低荷重で導電性フィラ−の良好な接触状態を得ることでき、接続信頼性が向上する。逆に鱗片状ではバルク状でのフィラ−の接触性はよいが、充填性が悪くなるので、埋め込んだ後の接続性が懸念される。
【0031】
もちろん導電性接着剤を貫通孔に充填することにより、基板の反りうねりに対し柔軟に対応でき、導電性接着剤が応力を緩和し素子や配線にダメ−ジなどを防ぐことができる。さらに、導電性接着剤を用いることで基板の電極が変形するまでの実装荷重を必要とせず低荷重実装が可能になり、接続信頼性も高い。これにより高生産に適し、高信頼性も確保された低荷重の熱圧着実装が可能になる。
【0032】
なお、貫通孔はレ−ザ−により形成することが可能である。樹脂膜(フィルム)を回路基板に接着させるときは80℃で1秒もあれば粘着性がでて回路基板に接着させ、なおかつ半硬化状態を保つことができる。樹脂膜(フィルム)には通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス(株)製品番R6001で1週間程度は常温保存可能な樹脂膜(フィルム)を用いることもできる。また、穴をあける工程と樹脂膜(フィルム)を回路基板に接着させる工程は別々に行えるので生産タクトが向上でき生産性に優れる。
【0033】
導電性接着剤はエポキシ系樹脂を主成分とした構成となり、導電性フィラーには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを用いることができる。また、封止樹脂は樹脂膜(フィルム)を用い、一般のエポキシ系樹脂を主成分として含むが、そして、SiO2やAl2O3、SiN、SiC、AlNなどの無機物の粒子だけを含んだ絶縁樹脂として用いることもできるし、導電性粒子、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiなどの少なくとも1つを含んだ異方性導電樹脂として用いることもできる。
【0034】
(実施の形態5)
図5は本発明の第5の実施の形態にかかる回路基板の概略図である。回路基板の入出力端子電極上に樹脂フィルムが存在し、接続部位に相当する位置に貫通孔が設けられ、導電性接着剤が充填されている回路基板である。このとき、導電性接着剤中の導電性フィラ−の体積含有率が前記樹脂フィルム中のフィラ−の体積含有率よりも大きくする。このとき大きくする程度は、体積含有率の比較で差が5%〜60%程度の範囲にあることが望ましい。例えば導電性接着剤のフィラーの体積含有率が55%であるとすると、樹脂フィルム中のフィラーの含有率が50%で差が5%というような具合である。これにより、実装時に樹脂フィルムが溶融・固化するときに樹脂フィルムと同時に導電性接着剤も一緒に縮むが、導電性フィラ−の体積が樹脂フィルムに含まれているフィラ−の体積より大きいので、導電性接着剤の導電性フィラ−の接触(充填密度)が飽和するため、導電性接着剤に律速されて縮み量が決定される。従って低荷重で導電性フィラ−の最良の接触状態を得ることでき、接続信頼性が向上する。
【0035】
もちろん導電性接着剤を貫通孔に充填することにより、基板の反りうねりに対し柔軟に対応でき、導電性接着剤が応力を緩和し素子や配線にダメ−ジなどを防ぐことができる。さらに、導電性接着剤を用いることで基板の電極が変形するまでの実装荷重を必要とせず低荷重実装が可能になり、接続信頼性も高い。これにより高生産に適し、高信頼性も確保された低荷重の熱圧着実装が可能になる。
【0036】
なお、貫通孔はレ−ザ−により形成することが可能である。樹脂膜(フィルム)を回路基板に接着させるときは80℃で1秒もあれば粘着性がでて回路基板に接着させ、なおかつ半硬化状態を保つことができる。樹脂膜(フィルム)には通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス(株)製品番R6001で1週間程度は常温保存可能な樹脂膜(フィルム)を用いることもできる。また、穴をあける工程と樹脂膜(フィルム)を回路基板に接着させる工程は別々に行えるので生産タクトが向上でき生産性に優れる。
【0037】
導電性接着剤はエポキシ系樹脂を主成分とした構成となり、導電性フィラーには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを用いることができる。また、封止樹脂は樹脂膜(フィルム)を用い、一般のエポキシ系樹脂を主成分として含むが、SiO 2 やAl2O3、SiN、SiC、AlNなどの絶縁性の無機物の粒子だけを含んだ絶縁樹脂を封止樹脂として用いることもできる。
【0038】
(実施の形態6)
図6(a)〜(g)は本発明の第6の実施の形態にかかる回路基板に電子部品を搭載するときのリペア方法を示す概略図である。回路基板5の入出力端子電極4上に樹脂フィルム1が存在し(図6(a))、接続部位に相当する位置に貫通孔10が設けられ(図6(b))、導電性接着剤3がスキージー11により充填される(図6(c)−(d))。その後、端子電極13と突起電極14を有する電子部品12が仮搭載される(図6(e))。これは、1g/ピン程度の荷重で仮搭載すれば充分である。好ましくは搭載される界面部分が80℃程度に暖められていると樹脂フィルムに粘着性がでてより確実に仮搭載される。そして、そこでプロ−ブ針15を入出力端子電極4に当て検査する(図6(f))。その後、良品であれば、加熱・加圧ヘッド16により加熱・加圧して本搭載し、不良品であれば、電子部品を除去し、新たな電子部品を同じように搭載して、検査、本搭載する。導電性接着剤はヒ−トシ−ル性の樹脂を用いるとリペアにより効果的である。このときの条件は、前記表1にも示した通り、5mm□で100ピンのチップに対し3.5g/ピン程度の実装荷重で十分信頼性がある接続性が得られる。また加熱条件に関しては、180℃〜230℃で3〜20sec程度の熱が導電性接着剤と樹脂フィルムに加えられればよい。実装荷重1ピン当たり3.5gの低荷重で180℃、20sec(昇温10秒、その後10秒保持)の熱量が加えられたときの信頼性結果の1例として、温度サイクル試験(−40〜85℃)に投入した結果を図14に示す(4サンプル)。結果は非常に良好であった。
【0039】
もちろん導電性接着剤を貫通孔に充填することにより、基板の反りうねりに対し柔軟に対応でき、導電性接着剤が応力を緩和し、素子や配線にダメ−ジなどを防ぐことができる。さらに、導電性接着剤を用いることで基板の電極が変形するまでの実装荷重を必要とせず低荷重実装が可能になり、接続信頼性も高い。これにより高生産に適し、高信頼性も確保された低荷重の熱圧着実装が可能になる。
【0040】
なお、貫通孔はレ−ザ−により形成することが可能である。樹脂膜(フィルム)を回路基板に接着させるときは80℃で1秒もあれば粘着性がでて回路基板に接着させ、なおかつ半硬化状態を保つことができる。樹脂膜(フィルム)には通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス(株)製品番R6001で1週間程度は常温保存可能な樹脂膜(フィルム)を用いることもできる。また、穴をあける工程と樹脂膜(フィルム)を回路基板に接着させる工程は別々に行えるので生産タクトが向上でき生産性に優れる。
【0041】
導電性接着剤はエポキシ系樹脂を主成分とした構成となり、導電性フィラーには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを用いることができる。また、封止樹脂は樹脂膜(フィルム)を用い、一般のエポキシ系樹脂を主成分として含むが、そして、SiO2やAl2O3、SiN、SiC、AlNなどの無機物の粒子だけを含んだ絶縁樹脂として用いることもできるし、導電性粒子、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiなどの少なくとも1つを含んだ異方性導電樹脂として用いることもできる。
【0042】
(実施の形態7)
図7(a)〜(b)は本発明の第7の実施の形態にかかる回路基板に電子部品を搭載した実装構造を示す概略図である。回路基板5の入出力端子電極4上に樹脂フィルム1が存在し、接続部位に相当する位置に貫通孔が設けられ、導電性接着剤3が充填される。その後、電子部品12が搭載される。ここで、電子部品を搭載後の導電性接着剤3及び樹脂フィルム1の厚みは、少なくとも電子部品の実装領域においては搭載する前より小さくなっている。このような状態の構造にすることで、導電性接着剤の導電性フィラ−の最良の接触状態を得ることでき、接続信頼性が向上する。ここで、前記表1の特に突起電極(バンプ)の高さが5μmのときの結果からわかるように、最も実装荷重が低荷重の場合(3.5g/ピン)であっても4μm程度の収縮はあることから、少なくとも接続信頼性を確保するためには4μm以上薄くなる必要がある。
【0043】
これは下記表2に示す条件の少なくとも1つを満たすことで実現することができる。
【0044】
【表2】
【0045】
表2において、条件(a)は樹脂フィルムの反応開始温度から反応終了温度までにおいて導電性接着剤の弾性率が樹脂フィルムの弾性率と等しいか小さい領域が存在する。これは樹脂フィルムが反応して溶融・固化するまでに樹脂フィルムが実装荷重に応じて縮むが、そのとき導電性接着剤の弾性率が樹脂フィルムより等しいか小さい領域が存在することで導電性接着剤も樹脂フィルムと一緒に縮むことができることを意味する。そして導電性接着剤の導電性フィラ−の接触性が良好になり接続信頼性が向上する。また、樹脂フィルムも圧縮され補強材としての信頼性が向上する。条件(b)は導電性接着剤に熱硬化性樹脂を用いた場合は半硬化状態で、あるいは熱可塑性樹脂を用いることで弾性率の小さい状態が始めから保たれており、条件(a)におけるのと同じ効果が得られる。条件(c)においては、導電性接着剤を樹脂フィルムより遅硬化のものにするということである。これも硬化を遅らせることにより、樹脂フィルムが硬化するときに導電性接着剤がペ−ストもしくは半硬化状態を保つことができ、条件(a)、(b)におけるのと同じ効果をうむことができる。条件(d)は導電性接着剤のガラス転移温度が170℃以下の熱硬化性樹脂で樹脂フィルムの硬化保持温度が170℃以上であるいうものである。この条件にすることで、導電性接着剤が硬化したとしても樹脂フィルムの硬化温度が導電性接着剤のガラス転移温度以上であるため、弾性率が極端に小さく柔らかくなるので、条件(a)、(b)、(c)と同じような効果が得られる。条件(d)は導電性接着剤と樹脂フィルムのガラス転移温度が両方とも180℃以下で、ガラス転移温度以下の樹脂フィルムの弾性率が5GPa以下、同じくガラス転移温度以下の導電性接着剤の弾性率が4GPa以下でかつ同温度で導電性接着剤の弾性率が樹脂フィルムの弾性率を越えることはないというものである。これにより両者の材料の弾性率が低いので熱応力に対し応力緩和に優れること、フィラ−充填量の多い導電性接着剤の弾性率の方を樹脂フィルムより低くすることで、導電性接着剤の応力緩和作用をさらに高めることで、熱歪みに対する機械的なバルク破壊をふせぎ、導電性フィラ−の接触が損なわれることを防止することができる。これにより接続信頼性がさらに向上する。また、図8に示すように導電性接着剤と樹脂フィルムの硬化を、昇温工程と温度保持工程を有するようにすることで、樹脂フィルムの反応が緩やかになり、樹脂フィルムを回路基板に貼り付けるときにかんだ空気をボイドとして実装領域外に排出することができ、より接続信頼性が向上する。もし、この工程を有しないと樹脂フィルムの反応・硬化が急激なためボイドは実装領域内に閉じこめられ、信頼性低下の原因となる。
【0046】
もちろん導電性接着剤を貫通孔に充填することにより、基板の反りうねりに対し柔軟に対応でき、導電性接着剤が応力を緩和し素子や配線にダメ−ジなどを防ぐことができる。さらに、導電性接着剤を用いることで基板の電極が変形するまでの実装荷重を必要とせず低荷重実装が可能になり、接続信頼性も高い。これにより高生産に適し、高信頼性も確保された低荷重の熱圧着実装が可能になる。
【0047】
なお、貫通孔はレ−ザ−により形成することが可能である。樹脂膜(フィルム)を回路基板に接着させるときは80℃で1秒もあれば粘着性がでて回路基板に接着させ、なおかつ半硬化状態を保つことができる。樹脂膜(フィルム)には通常の異方性導電膜(ACF)に用いられているとの同じような樹脂を用いることができるが、ナガセケムテックス(株)製品番R6001で1週間程度は常温保存可能な樹脂膜(フィルム)を用いることもできる。また、穴をあける工程と樹脂膜(フィルム)を回路基板に接着させる工程は別々に行えるので生産タクトが向上でき生産性に優れる。
【0048】
導電性接着剤はエポキシ系樹脂を主成分とした構成となり、導電性フィラーには、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiの少なくとも1つを用いることができる。また、封止樹脂は樹脂膜(フィルム)を用い、一般のエポキシ系樹脂を主成分として含むが、そして、SiO2やAl2O3、SiN、SiC、AlNなどの無機物の粒子だけを含んだ絶縁樹脂として用いることもできるし、導電性粒子、例えばAg、Pd、Ni、Au、Cu、C、Pt、Fe、Tiなどの少なくとも1つを含んだ異方性導電樹脂として用いることもできる。
【0049】
【発明の効果】
以上の説明から明らかなように、本発明により、導電性接着剤を回路基板側に一定かつ安定量供給し、電子部品が低荷重で熱圧着実装されるための入出力端子電極を有する高信頼性、高生産性に優れた回路基板が実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態である回路基板の概略断面図
【図2】本発明の第2の実施の形態である回路基板の概略断面図
【図3】本発明の第3の実施の形態である回路基板の概略断面図
【図4】本発明の第4の実施の形態である回路基板の概略断面図
【図5】本発明の第5の実施の形態である回路基板の概略断面図
【図6】(a)〜(g)は本発明の第6の実施の形態である回路基板に電子部品を搭載するときのリペア方法を示す概略工程断面図
【図7】(a)〜(b)は本発明の第7の実施の形態である実装構造の概略工程断面図
【図8】本発明の第7の実施の形態における加熱温度工程説明図
【図9】(a)〜(b)は従来の異方性導電膜(ACF)を用いた実装方法を示す概略工程断面図
【図10】(a)〜(c)は従来の異方性導電膜(ACF)を用いて実装した場合の結果、及び(d)は接続部断面写真
【図11】本発明の第1の実施の形態における実験の方法を示す断面図
【図12】本発明の第1の実施の形態における実験の結果を示す断面図
【図13】本発明の第3の実施の形態における実験の結果を示す観察図
【図14】本発明の第6の実施の形態における実験の結果を示すグラフ
【符号の説明】
1 樹脂フィルム(樹脂膜)
2 孔
3 導電性接着剤
4 入出力端子電極
5 回路基板
6 導電性フィラ−
7 樹脂
8 樹脂フィルム中のフィラ−
9 剥離シ−ト
10 穴(レ−ザ−による)
11 スキ−ジ
12 電子部品
13 端子電極
14 突起電極
15 プロ−ブ針
16 加圧・加熱ヘッド
61 基板1
62 電極1
63 導電粒子
64 接着剤
65 電極2
66 基板2
Claims (13)
- 入出力端子電極を有する回路基板であって、前記回路基板の少なくとも入出力端子電極上の接続部位に樹脂フィルムが存在し、前記樹脂フィルムの接続部位に相当する厚さ方向の位置に前記入出力端子電極内部にまであけられた貫通孔が設けられ、前記入出力端子電極内部にまであけられた貫通孔に導電性接着剤が充填されており、かつ前記樹脂フィルムが多孔質の樹脂フィルムであることを特徴とする回路基板。
- 前記導電性接着剤には導電性フィラーが配合されており、前記導電性接着剤の導電性フィラーの全体積の50体積%以上は大きさが実質的に均一なフィラーで構成されている請求項1に記載の回路基板。
- 入出力端子電極を有する回路基板であって、前記回路基板の少なくとも入出力端子電極上の接続部位に樹脂フィルムが存在し、前記樹脂フィルムの接続部位に相当する厚さ方向の位置に導電性接着剤が充填された貫通孔が設けられ、前記導電性接着剤には導電性フィラーが配合され、前記樹脂フィルム中にも絶縁性のフィラーが配合されており、前記導電性接着剤中の導電性フィラーの体積含有率は前記樹脂フィルム中の絶縁性のフィラーの体積含有率よりも大きい回路基板。
- 入出力端子電極を有する回路基板の少なくとも入出力端子電極上の接続部位に樹脂フィルムが存在し、前記樹脂フィルムの接続部位に相当する厚さ方向の位置に貫通孔が設けられ、前記貫通孔に導電性接着剤が充填されており、かつ前記樹脂フィルムが多孔質の樹脂フィルムである回路基板に電子部品を搭載する際のリペア方法であって、
前記回路基板に電子部品を仮搭載し、
前記仮搭載した後に接続特性を検査し、接続特性の良否を判断した後に良品であれば、加熱加圧して前記電子部品を本搭載し、不良品であれば、電子部品を除去し、新たな電子部品と交換することを特徴とするリペア方法。 - 前記回路基板の導電性接着剤はヒ−トシ−ル性の導電性接着剤である請求項4に記載のリペア方法。
- 入出力端子電極を有する回路基板に電子部品を搭載した実装構造体であって、前記回路基板の少なくとも入出力端子電極上の接続部位に樹脂フィルムが存在し、前記樹脂フィルムの接続部位に相当する厚さ方向の位置に貫通孔が設けられ、前記貫通孔に導電性接着剤が充填されており、前記導電性接着剤と前記樹脂フィルムのガラス転移温度が両方とも180℃以下で、ガラス転移温度以下の樹脂フィルムの弾性率が5GPa以下、同じくガラス転移温度以下の導電性接着剤の弾性率が4GPa以下であり、かつ同温度で導電性接着剤の弾性率が樹脂フィルムの弾性率を越えることはないことを特徴とする実装構造体。
- 電子部品搭載時の導電性接着剤と樹脂フィルムは硬化されて一体化されている請求項6に記載の実装構造体。
- 前記導電性接着剤が前記樹脂フィルムより遅れて硬化する材料である請求項6に記載の実装構造体。
- 前記導電性接着剤のガラス転移温度が170℃以下の熱硬化性樹脂で前記樹脂フィルムの硬化保持温度が170℃以上である請求項6に記載の実装構造体。
- 導電性接着剤の導電性フィラーはAg、Pd、Ni、Au、Cu、C、Pt、Fe及びTiから選ばれる少なくとも1つを含む請求項6に記載の実装構造体。
- 樹脂フィルムはエポキシ系樹脂を主成分として含み、無機物の粒子を含む請求項6に記載の実装構造体。
- 樹脂フィルムはエポキシ系樹脂を主成分として含み、導電性接着剤は導電性フィラーとしてAg、Pd、Ni、Au、Cu、C、Pt及びFeから選ばれる少なくとも1つを含む請求項6に記載の実装構造体。
- 前記電子部品の突起電極はAu、Sn、Ag、Pb、Bi、Cu、Zn、Sb、Pd、C、Pt、In、Ni、Fe及びCrの少なくとも1つを含む請求項6に記載の実装構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001339853A JP3704497B2 (ja) | 2001-11-05 | 2001-11-05 | 回路基板とリペア方法及び実装構造体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001339853A JP3704497B2 (ja) | 2001-11-05 | 2001-11-05 | 回路基板とリペア方法及び実装構造体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003142528A JP2003142528A (ja) | 2003-05-16 |
JP3704497B2 true JP3704497B2 (ja) | 2005-10-12 |
Family
ID=19154144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001339853A Expired - Fee Related JP3704497B2 (ja) | 2001-11-05 | 2001-11-05 | 回路基板とリペア方法及び実装構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3704497B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7459340B2 (en) | 2004-12-14 | 2008-12-02 | Casio Computer Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP4613846B2 (ja) * | 2006-02-02 | 2011-01-19 | パナソニック株式会社 | 立体回路基板およびその製造方法 |
KR101058309B1 (ko) | 2006-01-13 | 2011-08-22 | 파나소닉 주식회사 | 입체 회로 기판 및 그 제조 방법 |
-
2001
- 2001-11-05 JP JP2001339853A patent/JP3704497B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003142528A (ja) | 2003-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4534062B2 (ja) | 半導体装置 | |
KR100384314B1 (ko) | 회로기판에의 전자부품 실장방법 및 장치 | |
JP4731340B2 (ja) | 半導体装置の製造方法 | |
US7078807B2 (en) | Electrical connection materials and electrical connection methods | |
TWI431746B (zh) | 半導體元件 | |
WO2001086716A1 (en) | Semiconductor device mounting circuit board, method of producing the same, and method of producing mounting structure using the same | |
US20020005247A1 (en) | Electrically conductive paste materials and applications | |
KR20090052300A (ko) | 전자 부품 실장용 접착제 및 전자 부품 실장 구조체 | |
KR19990082715A (ko) | 반도체장치 | |
JP4097378B2 (ja) | 電子部品の実装方法及びその装置 | |
JP2000113919A (ja) | 電気的接続装置と電気的接続方法 | |
JP4097379B2 (ja) | 電子部品の実装方法及びその装置 | |
US20090017582A1 (en) | Method for manufacturing semiconductor device | |
JP3704497B2 (ja) | 回路基板とリペア方法及び実装構造体 | |
TW497238B (en) | Semiconductor device | |
EP1189308B1 (en) | Electrical connection material and electrical connection method | |
JP4479582B2 (ja) | 電子部品実装体の製造方法 | |
JP5974991B2 (ja) | 半導体装置 | |
JP2008244191A (ja) | 部品内蔵基板の製造方法 | |
JP5245270B2 (ja) | 半導体装置及びその製造方法 | |
JP3768870B2 (ja) | 半導体素子の実装方法 | |
JP4065264B2 (ja) | 中継基板付き基板及びその製造方法 | |
JP3180041B2 (ja) | 接続端子及びその形成方法 | |
JP3763962B2 (ja) | チップ部品のプリント配線基板への搭載方法 | |
WO2023153163A1 (ja) | フリップチップ実装構造およびフリップチップ実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050617 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090729 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100729 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |