TWI376706B - - Google Patents
Download PDFInfo
- Publication number
- TWI376706B TWI376706B TW97104122A TW97104122A TWI376706B TW I376706 B TWI376706 B TW I376706B TW 97104122 A TW97104122 A TW 97104122A TW 97104122 A TW97104122 A TW 97104122A TW I376706 B TWI376706 B TW I376706B
- Authority
- TW
- Taiwan
- Prior art keywords
- electrode
- short
- shaped
- ceramic capacitor
- layer
- Prior art date
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Description
1376706 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種積層陶瓷電容器,尤指一種具有L 形内電極之積層陶瓷電容器。 【先前技術】 目前製作電子元件之趨勢,係朝向製作成極為輕薄短 小,而積層陶瓷電容器亦不例外;請參閱第十圖所示,積 層陶瓷電容器係由複數陶瓷基板"〇)、内電 和外電極(5 0 )所組成’上述内電極(4丄)係將銀膏 絲膏利用網版印刷(screen 的方式印在已製 做兀成之介電質薄膜(圖中未示)上,即成為印刷薄帶, 且該内電極(3 i )係呈長方形;該些陶究純(4 〇 ) 再與印刷薄帶相互堆疊而成為一堆疊體(42),並於該 堆疊體(4 2 )之兩側邊分別锻上-外電極(5 ◦),令 °亥外電極(5〇)彳電連接該長方形内電極(4丄)之一 短邊’即可完成—積層陶瓷電容器。 陶究::的二層陶免電容器在實際製作時,是將大面積的 過切:!程Γ 内電極(41)等交替層疊後,再經 割St?成獨立的堆疊體(42)。然而在此道切 而影響其Γί續的測試關卡中,會產生較高的損失(l〇ss) 割主要原因包含:1·疊層偏移而挑除。2.切 除限於堆疊體的尺寸微小不易進行剖面檢 Α^/ο/υο 視,故取樣數量少,即使是 疋止*良品,也容易誤加挑除。 在測試損失的主要原因包含. 3·1·疊層偏移而挑除。2内 電極與外電極不連接,電容分佈散亂。 . 無論是於前述切割關卡哎 一 下及測试關卡,主要導致損失比 例鬲、產品良率低的因素可鳟Β 京了說疋與内電極(41)的設計 習習相關,詳細原因說明如下: 1·該内電極(4 1 )择*ρ 、4丄)係叹计為長方形並以其一短 外電極(50)構成電連接,兩者實際互相接觸的面積相 當窄小,I易導致電性接觸不良,或兩者完全沒有連接。 於進行測試作業時,當有内電極(4 i)無法與外電極(5 0)電連接時,内部電容的分佈會相當散亂而無法形成片 先預定規劃設計的電容分佈,而導致電容值的標準差大且 有電容離層值出現。 2. 欲判斷積層陶究電容器内部各層是否皆正確對位 堆疊時,必須對積層陶究電容器進_步執行破壞性的剖面 檢視作業’從其剖面觀測内電極(4 1)冑無偏移及其偏 移量。然而積層陶瓷電容器的體積相當微小,較難獲得完 美剖面,不僅需花數倍人力成本才能取得s層和㈣作= 的相關數據,其切割結果也是不易判定,纟易誤判數據。 3. 當溫度改變時,由於陶瓷基板(4 〇 )與内電極(4 1)因材質差異而有不同的熱脹冷縮係數,將造成陶瓷基 板(40)與内電極(41)的收縮程度不一致,導致= 究基板(4 0 )與内電極(4 χ )之間產生一應力;此外, 又由於該外電極(5 〇 )成形後,其與陶竟絲(4 〇 ) 1376706 之間亦會由於熱脹冷縮係數之不同而產生另一應力。是 以,陶瓷基板(40)將受應力拉扯而變得較為脆弱,尤 其是外電極(5 0 )和内電極(4 1 )短邊之連接處為前 述兩應力之交會處,該處即是積層陶瓷電容器最脆弱之部 位,極容易發生内裂現象。 除此之外,該陶瓷基板(40)與内電極(41)之 間之應力亦會造成内電極(4 1 )與外電極(5 ◦)之間 接觸不良’其主因在於當内電極(41)受到應力拉扯時, 其外型將會扭曲變形,致使内電極(4 1 )與外電極(5 0)之間無法緊密地接觸’導致電性接觸不良,造成能量 損失。内電極(41)與外電極(50) —旦接觸不良, 則使得積層陶瓷電容器之電性變差,且更會令等效串聯電 阻值(Equivalent Series Resistance,簡稱 ESR)提高, 致使品質因數(Quality Factor,簡稱Q值)過低,換言 之即是散逸係數(Dissipation Factor,簡稱DF值)過高, 因而影響產品的品質與良率。 由於積層陶瓷電容器的生產製程非常精密,且前後關 卡環環相扣,當前面階段的作業有些許的誤差,即直接影 響到成品的品質及良率。然而誠如前揭所述,後面的測試 關卡因為不易進行正確的檢測而且必須花費較長的作業時 間,往往難以即時反應出前階段製程中所存在的問題:於 發現問題日夺,在這段時間過程中所製作出的產品有可能皆 為不良品而需全部淘汰,對製造廠商而言將是相當高的 1376706 由上述可知,it目前積層陶曼電容器的製程步驟中, 内電極(4 1 )的設計優良與否係為影響成品之品質盘良 率的最大因素,因此尚有待進—步之改進方案。 【發明内容】 。為此,本發明之主要目的在提供一種積層陶究電容 器,其具有内外電極電性連接良好、毋須剖面破壞即可直 接檢視内電極層疊有無偏移等優點。
為達成前述目的所採取之主要技術手段係令前述積層 陶瓷電容器包括: S 複數陶瓷基板,係相互堆疊,而各陶瓷基板之頂面係 設一 L形内電極,又該l形内電極係由一寬短部連接一窄 長部組成,其令該寬短部之一短邊及一長邊係分別平齊於 所設置之陶瓷基板之兩侧邊,各L形内電極之寬短部均朝 相同方向延伸;及 兩外電極,係分設於該堆疊之複數陶瓷基板的相對兩 側邊,並分別與同側邊的L形内電極之寬短部電連接。 利用上述技術手段,該L形内電極之寬短部與外電極 之間的接觸面積增大,因此更能確保兩者之間有良好的電 性接觸’且該寬短部之兩邊係分別平齊於其所設之陶究基 板之兩邊’故自層疊結構之側面便能輕易判別内電極有無 偏移’且可大量獲得相關數據,即時提供予對應的作業站 台’有效降低作業失誤所導致的成品損失比例。 【實施方式】 1376706 . 關於本發明之一較佳實施例,請參閱第一圖所示,係 -包括複數陶究基板(1 0 )與兩外電極(2 〇 )。 ’ 、 請進一步參閱第二、三圖所示,該複數陶瓷基板(1 0) 係相互堆疊,且各陶瓷基板(1 〇)之頂面係設置有 一 L形内電極(11),且兩相鄰陶瓷基板(1())上的 L形内電極(1 i )係以前後相反的方向設置;其中該 L形内電極(1 1 )係包含: 八 —寬短部(i i i ),其一長邊(丄丄i 〇 )係平齊 地設置於該陶瓷基板(i 〇)之一短邊,且寬短部(丄丄 1) 之一短邊(1112)亦是平齊地設在該陶瓷基板(丄 〇)之一長邊;以及 乍長部(1 1 2 ),其一短邊係連接前述寬短部(1 1 1 )之另一長邊,而另一短邊則接近該陶瓷基板(i 〇) 的相對短邊。 其中,各L形内電極(11)的寬短部(ill)均 φ 是朝相同方向延伸,即各寬短部(1 1 1 )的短邊均平齊 於各陶瓷基板(10)相同一側的長邊。上述L形内電極 (1 1 )可為下列材料所製成: 鎳、含鎳之合金、含鎖化合物及含鎳之有機複合材料; 銀 '含銀之合金、含銀化合物及含銀之有機複合材料;銅、 含銅之合金、含含銅化合物及含銅之有機複合材料;或鈀、 a Ιε之合金、含叙之化合物及含把之有機複合材料。 請參考第四圖所示,前述内電極(1 1 )是利用一網 版(3 0 )以網版印刷技術製造,於一較佳實施例中,該 1376706 網版(3 Ο )上係形成複數個並排的η形内電極印刷.區(3 1 A )。當利用網版(3 〇 )印刷出η形的内電極後,可 沿著第五圖上所示的切割線(3 2 )進行切割,便可製造 出L形的内電極(丄工),一 Η形的内電極印刷圖案係可 切割出四個獨立的形内電極(1 1 )。 請參閱第六圖所示,於另一較佳實施例中,該網版(3 0 )係形成複數個Τ形内電極印刷區(3 i Β ),以預先 印刷製出複數冑T形内電極圖案’當沿著如圖所示的切割 線(3 2 )加以裁切後,同樣可獲得本發明所需的l形内 電極(1 1 )。 設於該複數陶瓷基板(1 〇 ) 短邊的L形内電極(11): "月再參考第二圖所示,前述兩外電極(2 〇 )係分別 L ◦)的兩短邊,且分別與設於同 1)之寬短部(1 1 1)電連接; 於本實施例中,各外電極(2 〇 )係包含有: 的側邊,而直接與位於同短邊之 短部(1 1 1)電連接; -電極層(21) ’係包覆於該複數陶瓷基板(1〇) 形内電極(1 1 )的寬 保羞層(22),係包覆於該電極層(2丄)之外
側,供以表面黏著技術(Surface M〇_ing 丁echn〇|〇gy 簡稱SMT)
所述導電層(23)係為一錫金
i^/b/06 屬層。 本發明藉由將内電極(1 l )設計為L形,且以内電 極其寬短部(111)的一短邊與一 : 陶瓷基板(10)的—⑴/、 ^ 長邊及一短邊平齊設置,係具有以 下優點: 1·於切割關卡中完成切割作業後,便可直接對切割完 成的堆疊體加以檢測,不需再進一步執行破壞性的剖面檢 視作業’就可得知X和γ軸的疊層偏移’且可大量取得聶 層與切割相關數據。舉例而言,請參考第九圖所示,欲: 測内電極(1 1 )有盔在聂屉七θ + 檢 、在疊層或疋切割過程中偏移, 接以陶究基板(10)之邊緣為參考基準,於側面便可量 彳b1兩參數’右a、b1參數與原先之設計值不同時, 1 更可立即得知該内電極(11)可能有X軸或Y軸上的偏 移0 2·因具有大量的疊層與切割相關數據,可直接根據該 直接對疊層和切割兩作業站台提供資料,若有缺失能 得以即時獲得通知並加以改善,有效降低製程損失。 3·負責切割的作業人員容易判定χ轴和丫轴的安全距 離值(CreepagePath,CP)cp1、cp4cp3 是否正確可 二:減少因誤判切割成品而街生的損失。如第九圖所示, =内電極是以網版(3〇)印刷構成,因此在 …版時,該内電極(11)的其中兩參數a2與⑽均 知的預設值,且陶莞基板(i(n的長度丫1、寬度X1 亦疋已知的預設值’而經過量測得到的數據為a1及b1, 印6706 因此,可利用前述數據套入下列的公式便可得知安全距離 值 cp1 、 cp2 與 cp3: cp1=Y1-b2 = Y1-(b1+b3) cp2=a1 cp3 = X1 -a1 -a2 4. 由於可即時回饋改善疊層作業中的缺失使各層内 ,極(11)纟陶竞基板(i Q)上的位置能更為準確地 掌控,故具有較佳的電容分佈型態,可使整體的陶究電容 器能符合預先的電容分佈設計。 5. 相較於傳統的長矩形内電極圖案,本發明以匕 電極(11)與外電極(2 〇 )電連接,係增加内、外電 極的接觸面積,當製作外電㉟(2 〇 )時 性連接的良率。 阿兩者電 6·即使當溫度改變時,由於該L形内電極(η)的 寬短部(11)與陶曼基板(10)和外電極(20)之 間的接觸面積係較習用積層陶究電容器增 内電極(1 1 )與陶究基板M n w a L形 饥Q10)之間因熱脹冷缩產 =應力可相對地降低,而不致如習用積層陶究電容』 ::生内裂之問題;且即冑L形内電極(丄"之外型 因應力之作用而扭曲變形,亦會目L形内電極""的 寬纽部(1 1 1 ) #外電極(2 接觸面積,而可較習用積屏 9 '、之較大的 用積層陶瓷電容器保有 會,進而減少能量的損失β π接觸機
請配合參閱第七圖所千 a & e A 斤不,積層陶瓷電容器之等效電路 丄瑪706 係包含-電感(LS)、一表示内電極(工工)^阻、外電 極(20)内阻和内/外電極(11) (2〇)接合處内 阻之内電阻(Re)、一等效串聯電阻(Equjva丨ent Se「丨的 Resistance,簡稱 ESR) (Rd)、一電容(c)以及一代 表陶究基板(1 Q )内阻之絕緣阻抗(Rjns ),其中該内 電阻(Re)之一端係與該電感(Ls)串聯,該ESR (Rd) 係與電容(c)串聯後再共同與該絕緣阻抗(Rjns)並聯, 此一並聯電路又與内電阻(Re)之另端串聯。 »月 > 考第八圖所示,當輸入一交流電源進入本發明之 積層陶£電容器時,由於該電容(c )係視同短路且該絕 緣阻抗(Rins)之阻值極向,因此第七圖之電路可視為電 感(Ls)、内電阻(Re)、ESR (Rd)和電容(c)串聯 之專效電路。 由上述可知,當本發明之積層陶瓷電容器因L形内電 極(1 1 )的寬短部(i i i )和外電極(2 〇 )之間具 有較大的接觸面積,而可具有較多的接觸機會時,積層陶 究電容器的ESR之阻值會相對地下降,如此—來,隨著 的降低’由於散逸係數(Dissipati〇n Fact〇「,簡稱Μ值) 係為ESR與電容(C)容抗之比值因此df值亦會隨著 降低;而代表積層陶電容器性能優劣之品質因數(Qu· Facto「’簡稱Q值)則因為係與DF值呈倒數關係,故〇 值將隨之提咼’Q值的提高即代表電容器之電性較為稃定。 綜上所述,本發明實為一極具進步性與實用性之佳 作’且未見於刊物或公開使用,符合專利之申請要件,爰 < S > 12 1376706 依法提出申請β 圖式簡單說明 第一圖 第二圖 第三圖 第四圖 圖 第五圖 第六圖 第七圖 第八圖 等效電路圖 係本發明一較佳實施例之外觀暨透視示意圖。 係本發明一較佳實施例之側剖面圖。 係本發明一較佳實施例之分解圖。 係本發明所使用之網版一較佳實施例的示意 :係本發明成形内電極之一切割方式示意圖。 。係本發明成形内電極之另—切割方式示意圖。 :係本發明一較佳實施例之等效電路圖。 :係本發明一較佳實施例輸入-交流電源時之 第九圖 第十圖 :係本發明檢測内電極有 :係習用積層陶瓷電容 無偏移之示意圖。 器之外觀暨透視示意
【主要元件符號說明 (1 〇)陶瓷基板 (111)寬短部 (1 1 1 2 )長邊 (2 0 )外電極 (2 2 )保護層 (3 0 )網版 (ll)L形内電極 (1 1 1 0)短邊 (112)窄長部 (21)電極層 (2 3 )導電層 (3 1 A ) Η形電極印刷區 13 1376706
(3 IB) T形電極印刷區 (3 2 )切割線 (40)陶瓷基板 (41)内電極 (4 2 )堆疊體 (5 0 )外電極 14
Claims (1)
1376706 .十、申請專利範圍: 1 · 一種積層陶瓷電容器,係包括: 複數相互堆疊之陶瓷基板,各陶瓷基板之頂面係設一 L形内電極,各L形内電極係由一寬短部連接一窄長部組 成,其中該寬短部之一短邊及一長邊係分別平齊於所設置 之陶瓷基板之兩側邊,且各L形内電極之寬短部均朝相同 方向延伸;及 兩外電極,係分設於該堆疊之複數陶瓷基板的相對兩 _ 側邊,並分別與同侧邊的L形内電極之寬短部電連接。 2. 如申清專利範圍第1項所述之積層陶瓷電容器, 其中,前述寬短部之短邊及長邊係分別平齊於所設置之陶 曼基板之一長邊及一短邊。 3. 如申請專利範圍第1或2項所述之積層陶瓷電容 器,該外電極係包含有: 一電極層,係包覆於該複數陶瓷基板的側邊,而直接 鲁 與位於同側邊之L形内電極的寬短部電連接; 一保護層’係包覆於該電極層之外側; 一導電層’係包覆於該保護層之外側。 4 ·如申專利範圍第3項所述之積層陶瓷電容器,該 L形内電極係透過一具有Η形電極印刷區之網版以網版印 刷製成。 5 ·如申專利範圍第3項所述之積層陶瓷電容器,該 L形内電極係透過一具有Τ形電極印刷區之網版以網版印 刷製成。 15 1376706 6·如申請專利範圍第3項所述之積層陶瓷電容器, 該保護層係為一錄金屬層。 7·如申請專利範圍第3項所述之積層陶瓷電容器, 該導電層係為一錫金屬層。 十一、圖式: 如次頁
16
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97104122A TW200935466A (en) | 2008-02-04 | 2008-02-04 | Laminated ceramic capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97104122A TW200935466A (en) | 2008-02-04 | 2008-02-04 | Laminated ceramic capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200935466A TW200935466A (en) | 2009-08-16 |
TWI376706B true TWI376706B (zh) | 2012-11-11 |
Family
ID=44866589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97104122A TW200935466A (en) | 2008-02-04 | 2008-02-04 | Laminated ceramic capacitor |
Country Status (1)
Country | Link |
---|---|
TW (1) | TW200935466A (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108155013A (zh) * | 2018-02-28 | 2018-06-12 | 成都宇鑫洪科技有限公司 | 一种通用型电容电极印刷版 |
CN114665902A (zh) * | 2020-12-22 | 2022-06-24 | 华为技术有限公司 | 基于低温共烧陶瓷的射频器件及电子设备 |
-
2008
- 2008-02-04 TW TW97104122A patent/TW200935466A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW200935466A (en) | 2009-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4905498B2 (ja) | 積層型セラミック電子部品 | |
US8898886B2 (en) | Method of making laminated ceramic electronic component | |
KR100799096B1 (ko) | 적층형 필터 | |
CN104517730B (zh) | 多层陶瓷电容器及具有该多层陶瓷电容器的板 | |
TWI299875B (en) | Stacked capacitor and method of fabricating the same | |
US7663453B2 (en) | Multilayer electronic component and multilayer array electronic component | |
US20100008017A1 (en) | Laminated ceramic electronic component | |
US10734164B2 (en) | Capacitor and method for manufacturing capacitor | |
KR101900723B1 (ko) | 세라믹 배선 기판, 전자 회로 모듈 및 전자 회로 모듈의 제조 방법 | |
CN214336569U (zh) | 电容器组件 | |
CN106158314A (zh) | 芯片型线圈组件及其制造方法 | |
JP2011135036A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
KR20130061260A (ko) | 적층 세라믹 전자부품 및 그 제조방법 | |
TWI376706B (zh) | ||
CN107449349A (zh) | 印刷电路板 | |
CN109473282A (zh) | 一种贴片式电容及其制作方法 | |
JP2000150292A (ja) | 積層セラミックコンデンサ | |
CN201259839Y (zh) | 制造积层陶瓷电容器的印刷网板 | |
KR102483617B1 (ko) | 적층형 전자 부품 | |
TWM338754U (en) | Printing screen for producing multilayered ceramic capacitor | |
JP6116862B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
JP2023007310A (ja) | キャパシタ部品及びキャパシタ部品の製造方法 | |
CN209071139U (zh) | 一种贴片式电容 | |
KR20140148157A (ko) | 적층 세라믹 전자 부품의 제조 방법 및 이를 이용하여 제조된 적층 세라믹 전자 부품 | |
CN116246885A (zh) | 多层电子组件 |