JP2016063013A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2016063013A
JP2016063013A JP2014188527A JP2014188527A JP2016063013A JP 2016063013 A JP2016063013 A JP 2016063013A JP 2014188527 A JP2014188527 A JP 2014188527A JP 2014188527 A JP2014188527 A JP 2014188527A JP 2016063013 A JP2016063013 A JP 2016063013A
Authority
JP
Japan
Prior art keywords
substrate
layer
bump
insulating adhesive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014188527A
Other languages
English (en)
Inventor
田中　潤
Jun Tanaka
潤 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014188527A priority Critical patent/JP2016063013A/ja
Priority to US14/636,085 priority patent/US20160079195A1/en
Priority to TW104106725A priority patent/TW201613145A/zh
Publication of JP2016063013A publication Critical patent/JP2016063013A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1414—Circular array, i.e. array with radial symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16147—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83095—Temperature settings
    • H01L2224/83096—Transient conditions
    • H01L2224/83097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/206—Length ranges
    • H01L2924/2064—Length ranges larger or equal to 1 micron less than 100 microns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】バンプによる接合不良を抑制する。
【解決手段】第１の基板と、第１の基板上に設けられた複数の第１の導電性パッドと、少なくとも半導体基板を有し、第１の導電性パッドを挟んで第１の基板に対向するように設けられた第２の基板と、第１の基板と第２の基板との間に位置するように第２の基板に設けられた複数の第２の導電性パッドと、第１の基板と第２の基板との間を封止する絶縁性接着層と、絶縁性接着層を貫通して複数の第１の導電性パッドと複数の第２の導電性パッドとを電気的に接続する複数のバンプと、を具備する。複数のバンプは、第１の高さを有する第１のバンプと、第１のバンプよりも第２の基板の中心に近接する位置に設けられ、第１の高さよりも高い第２の高さを有する第２のバンプと、を少なくとも含む。
【選択図】図１

Description

実施形態の発明は、半導体装置に関する。
実装基板または半導体チップ上にバンプを介して半導体チップを接合するフリップチップボンディングにおいて、バンプによる半導体チップの接合と同時にＮＣＦ（Ｎｏｎ−Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ：ＮＣＦ）等の絶縁性接着材料を用いて接合間を封止する方法が知られている。ＮＣＦ等の絶縁性接着材料は、封止と接着の両方の機能を有するため、接合間のアンダーフィルの充填工程が不要となる。
絶縁性接着材料を用いたフリップチップボンディングでは、バンプによる接合と接合間の封止を同時に行うため、絶縁性接着材料の流動によりバンプの接合不良が生じやすい。接合不良を抑制するためには例えば絶縁性接着材料の量を少なくすることが考えられる。しかしながら、絶縁性接着材料の量を少なくするとボイドが発生しやすくなる。ボイドが発生すると、封止状態が不十分になる等、信頼性が低下しやすい。
米国特許第２０１３／０７５８９５号明細書
実施形態の発明が解決しようとする課題は、バンプによる接合不良を抑制することである。
実施形態の半導体装置は、第１の基板と、第１の基板に設けられた複数の第１の導電性パッドと、少なくとも半導体基板を有し、第１の導電性パッドを挟んで第１の基板に対向するように設けられた第２の基板と、第１の基板と第２の基板との間に位置するように第２の基板に設けられた複数の第２の導電性パッドと、第１の基板と第２の基板との間を封止する絶縁性接着層と、絶縁性接着層を貫通して複数の第１の導電性パッドと複数の第２の導電性パッドとを電気的に接続する複数のバンプと、を具備する。複数のバンプは、第１の高さを有する第１のバンプと、第１のバンプよりも第２の基板の中心に近接する位置に設けられ、第１の高さよりも高い第２の高さを有する第２のバンプと、を少なくとも含む。
半導体装置の構造例を示す図である。 半導体装置の製造方法例を説明するための図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 半導体装置の構造例を示す図である。 チップ積層体の構造例の一部を示す図である。
以下、実施形態について、図面を参照して説明する。なお、図面は模式的なものであり、例えば厚さと平面寸法との関係、各層の厚さの比率等は現実のものとは異なる場合がある。また、実施形態において、実質的に同一の構成要素には同一の符号を付し説明を省略する。
（第１の実施形態）
図１は、半導体装置の構造例を示す図である。図１に示す半導体装置１は、基板１１と、基板１１に設けられた複数の導電性パッド１２と、複数の導電性パッド１２を挟んで基板１１に対向するように設けられた基板２１と、基板１１と基板２１との間に位置するように基板２１に設けられた複数の導電性パッド２２と、基板１１と基板２１との間を封止する絶縁性接着層３と、複数のバンプ４と、を具備する。なお、導電性パッド１２、導電性パッド２２、およびバンプ４の数は、図１に示す数に限定されない。
基板１１は、例えばシリコン基板等の半導体基板、ガラス基板、樹脂基板、または金属基板等を有していてもよい。また、基板１１は、可撓性を有していてもよい。さらに、基板１１に半導体素子を設けてもよい。基板１１は、例えば半導体チップまたは回路基板の少なくとも一部を構成する。基板１１は、例えば正方形等の長方形の平面形状を有する。
基板２１は、例えばシリコン基板等の半導体基板を少なくとも有する。なお、基板２１に半導体素子を設けてもよい。基板２１は、半導体チップの少なくとも一部を構成する。基板２１は、例えば正方形等の長方形の平面形状を有する。なお、基板１１上に複数の基板２１を積層してもよい。このとき、複数の基板２１間にも絶縁性接着層３およびバンプ４が設けられる。また、基板１１および基板２１の少なくとも一方または両方は、基板を貫通するＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）等の貫通電極を有していてもよい。このとき、貫通電極の一部を導電性パッドとみなしてもよい。
導電性パッド１２および導電性パッド２２としては、例えばアルミニウム、銅、ニッケル等の金属材料を用いることができる。なお、導電性パッド１２を基板１１の一部とみなし、導電性パッド２２を基板２１の一部とみなしてもよい。また、基板１１または基板２１に導電性パッド１２または導電性パッド２２上に開口部を有する絶縁層を設けてもよい。絶縁層としては、例えば酸化シリコン層、窒化シリコン層等を用いることができる。また、酸化シリコン層、窒化シリコン層等に加え、絶縁層として有機樹脂層を設けてもよい。さらに、開口部において、導電性パッド１２または導電性パッド２２の上に金属バンプ層を設けてもよい。
絶縁性接着層３は、基板１１と基板２１との間を封止する封止材としての機能を有する。絶縁性接着層３としては、例えばＮＣＦ等の接着機能と封止機能を併せ持つ熱硬化性の絶縁性接着材料を用いることができる。絶縁性接着材料は、例えばエポキシ系樹脂を含む。絶縁性接着層３の厚さは、例えば５μｍ以上６０μｍ以下であることが好ましい。これにより、ボイドの発生を抑制しつつ基板１１と基板２１との間を封止することができる。
絶縁性接着層３は、例えば基板１１と基板２１とを貼り合わせた後に溶融・冷却することにより形成される。このとき、絶縁性接着層３には、厚さが異なる複数の領域が生じる。絶縁性接着層３の溶融物は、基板１１と基板２１との間に沿って流動する。このとき、周縁に近接するほど基板１１と基板２１との間の外に流出しやすいため溶融物は流動しやすい。これに対し、基板１１および基板２１の中心に近接するほど基板１１と基板２１との間に留まりやすいため溶融物は流動しにくい。このように溶融物に流動分布が生じるため、絶縁性接着層３には、厚さが異なる複数の領域が形成される。
例えば、絶縁性接着層３は、図１に示すように周縁から中心に向かって厚くなる厚さ勾配を有する。このとき、絶縁性接着層３の厚さに応じて基板１１および基板２１の少なくとも一方が湾曲する場合がある。図１では、一例として基板２１が湾曲する場合を示す。
複数のバンプ４は、絶縁性接着層３を貫通し、複数の第１の導電性パッドと、複数の第２の導電性パッドとを電気的に接続する。バンプ４は、少なくとも錫を含むはんだバンプ層を含む。はんだバンプ層としては、例えば錫−銀系、錫−銀−銅系の鉛フリーはんだを用いることができる。はんだバンプ層として、はんだボールを用いてもよい。これに限定されず、バンプ４は、銅、ニッケル、および金の少なくとも一つを含む金属バンプ層を有していてもよい。例えば、金属バンプ層は、銅層とニッケル層との積層構造、ニッケル層と金層との積層構造、銅層とニッケル層と金層との積層構造等を有し、金属バンプ層とはんだバンプ層とが接合されていてもよい。これにより、はんだバンプ層に含まれる錫等の拡散を抑制することができる。このとき、基板１１および基板２１の一方に導電性パッドを挟んで金属バンプ層を設け、他方に導電性パッドを挟んではんだバンプ層を設けてもよい。
複数のバンプ４の高さは、絶縁性接着層３の厚さに応じて設定される。例えば、複数のバンプ４は、第１の高さ（厚さ）を有する第１のバンプと、第１のバンプよりも基板２１の中心に近接し、第１の高さよりも高い第２の高さ（厚さ）を有するバンプ４ｂと、を少なくとも含む。
前述のとおり、絶縁性接着層３は、周縁から中心に向かって厚さが異なる複数の領域を有している。仮に、複数のバンプ４の高さが全て同じであると絶縁性接着層３の厚い領域である中心部のバンプ４の高さが不十分となり接合不良が生じやすい。そこで、例えば図１に示すように厚さＤ１を有する絶縁性接着層３の領域に厚さＤ１と同じ高さ（厚さ）Ｈ１を有するバンプ４ａを設け、厚さＤ１の領域よりも中心に近接し、厚さＤ１よりも厚い厚さＤ２を有する絶縁性接着層３の領域に厚さＤ２と同じ高さ（厚さ）Ｈ２を有するバンプ４ｂを設ける。これにより、中心部のバンプ４の接合不良を抑制することができる。絶縁性接着層３の流動分布を考慮すると、複数のバンプ４の高さの最大値と最小値との差は、例えば５μｍ以上２０μｍ以下であることが好ましい。
このように、絶縁性接着層３は中心に近接するほど厚い厚さ勾配を有するため、バンプ４の位置、すなわち絶縁性接着層３の厚さに応じてバンプ４の高さを異ならせることにより、絶縁性接着層３の厚い領域である中心部においてもバンプ４の接合不良を抑制することが可能となる。
次に、図１に示す半導体装置の製造方法例について、図２を参照して説明する。図２は、半導体装置の製造方法例を説明するための図である。
まず、図２（Ａ）に示すように、複数の導電性パッド１２を備える基板１１と、複数の導電性パッド２２を備える基板２１とを準備する。さらに、複数の導電性パッド２２上に、バンプ層４１ａと、バンプ層４１ａよりも基板２１の中心に近接するバンプ層４１ｂとを少なくとも含む複数のバンプ層４１を形成する。このとき、複数の導電性パッド１２上に、銅、金、ニッケル等の金属バンプ層を１層以上形成してもよい。
例えば、電解めっきまたは無電解めっき等を用いてバンプ４に適用可能な材料の層を設けることによりバンプ層４１を形成することができる。このとき、バンプ層４１の形成位置に応じてめっき時間を変える（例えばめっき工程の回数を変える等）ことにより、バンプ層４１の高さを変えることができる。なお、基板１１および基板２１の少なくとも一方に金属バンプ層を設ける場合、バンプ層４１と同様の方法を用いて金属バンプ層の高さを変えることにより複数のバンプ４の高さを変えてもよい。
さらに、複数のバンプ層４１が埋没するように絶縁性接着層３を形成する。例えば、フィルム状の絶縁性接着材料を複数のバンプ層４１を挟んで基板２１に圧着することにより、複数のバンプ層４１が埋没された絶縁性接着層３を形成することができる。
次に、図２（Ｂ）に示すように、バンプ層４１が導電性パッド１２に重畳するように、絶縁性接着層３を挟んで基板１１と基板２１とを貼り合わせる。さらに、熱処理を行うことでバンプ層４１の少なくとも一部および絶縁性接着層３を溶融し、その後冷却することにより、絶縁性接着層３を硬化させつつ、絶縁性接着層３を貫通して導電性パッド１２と導電性パッド２２とを電気的に接続するバンプ４を形成する。熱処理としては、例えば２００℃未満の温度で仮焼成を行った後に、２００℃以上の温度で本焼成を行うことが好ましい。熱処理温度は、絶縁性接着層３の材料特性に応じて適宜設定される。以上により半導体装置が製造される。
熱処理により溶融された絶縁性接着層３の溶融物は、前述のとおり、中心に近接するほど内部に留まり、周縁に近接するほど外に流出するように流動する。このとき、基板１１および基板２１の少なくとも一方が湾曲する。これにより、絶縁性接着層３の厚さが異なる複数の領域が形成される。
さらに、絶縁性接着層３の溶融物の流動分布（絶縁性接着層３の厚さ勾配）は、少なくとも５種類の流動分布に大きく分けることができる。絶縁性接着層３の溶融物の流動分布は、例えば絶縁性接着層３に接する基板１１または基板２１の平面形状、平坦性等によって変化する。よって、基板１１または基板２１の形状から絶縁性接着層３の溶融物の流動分布の種類を予測することができ、流動分布に応じて形成するバンプ４の高さを設定することができる。
ここで、半導体装置における絶縁性接着層３の流動分布の種類と、流動分布に応じて調整された高さを有する複数のバンプ４の配置例とを図３ないし図７を参照して説明する。図３ないし図７は半導体装置の構造例を示す図である。図３（Ａ）ないし図７（Ａ）は半導体装置の平面図であり、図３（Ｂ）ないし図７（Ｂ）は図３（Ａ）ないし図７（Ａ）における線分Ｘ１−Ｙ１の断面図であり、図３（Ｃ）ないし図７（Ｃ）は図３（Ａ）ないし図７（Ａ）における線分Ｘ２−Ｙ２の断面図である。なお、図３（Ａ）ないし図７（Ａ）では、便宜のため、一部の構成要素を省略する。
図３ないし図７に示す半導体装置は、図１に示す半導体装置１と同様に、基板１１と、基板１１に設けられた複数の導電性パッド１２と、複数の導電性パッド１２を挟んで基板１１に対向するように設けられた基板２１と、基板１１と基板２１との間に位置するように基板２１に設けられた複数の導電性パッド２２と、基板１１と基板２１との間を封止する絶縁性接着層３と、絶縁性接着層３を貫通して導電性パッド１２と導電性パッド２２とを電気的に接続する複数のバンプ４と、を具備する。各構成要素の説明については、図１の説明を適宜援用することができるため、ここでは説明を省略する。なお、図３ないし図７では、基板１１および基板２１の平面形状を正方形としているが、絶縁性接着層３の流動分布は、基板１１および基板２１の平面形状によっても変わるため、他の平面形状を有していてもよい。さらに、図３ないし図７では、縦６個×横６個＝計３６個のバンプ４を有する場合を図示しているが、バンプ４の数はこれに限定されない。
図３（Ａ）ないし図３（Ｃ）に示す半導体装置において、基板２１の平面に沿って基板２１の中心（中心Ｃ）と同心の円３１を描写したとき、絶縁性接着層３は、円３１が大きいほど円３１の周の上に位置する領域の厚さが薄くなる流動分布を有する。
上記流動分布を有する場合、図３（Ａ）ないし図３（Ｃ）に示すように、円３１が大きい、すなわち円３１の径が大きいほど円３１の周の上に位置するバンプ４の高さが低くするように、複数のバンプ４を設けることが好ましい。また、上記流動分布を有する場合、同じ円３１の周の上に位置するバンプ４のそれぞれの高さは同じであることが好ましい。
図４（Ａ）ないし図４（Ｃ）に示す半導体装置において、基板２１の平面に沿って基板２１の少なくとも一辺に平行な辺を有し、基板２１の中心（中心Ｃ）と同心の正方形３２を描写したとき、絶縁性接着層３は、正方形３２が大きいほど正方形３２の周の上に位置する領域の厚さが薄くなる流動分布を有する。
上記流動分布を有する場合、図４（Ａ）および図４（Ｂ）に示すように、正方形３２が大きい、すなわち正方形３２の対角線が長いほど正方形３２の周の上に位置するバンプ４の高さが低くなるように、複数のバンプ４を設けることが好ましい。このとき、同じ正方形３２の周の上に位置するバンプ４のそれぞれの高さは同じであってもよいが、上記流動分布を有する場合、絶縁性接着層３は、正方形３２の中心を通る四辺の垂線方向よりも対角線方向に沿って流動しにくい。よって、図４（Ｃ）に示すように、正方形３２の周の上において、正方形３２の対角線に近接するほどバンプ４を高くしてもよい。
図５（Ａ）ないし図５（Ｃ）に示す半導体装置において、基板２１の平面に沿って基板２１の少なくとも一辺に垂直な対角線を有し、基板２１の中心（中心Ｃ）と同心の正方形３３を描写したとき、絶縁性接着層３は、正方形３３が大きくなるほど正方形３３の周の上に位置する領域の厚さが薄くなる流動分布を有する。
上記流動分布を有する場合、図５（Ａ）および図５（Ｂ）に示すように、正方形３３が大きい、すなわち正方形３３の対角線が長いほど正方形３３の周の上に位置するバンプ４の高さが低くなるように、複数のバンプ４を設けることが好ましい。同じ正方形３３の周の上に位置するバンプ４のそれぞれの高さは同じであってもよいが、上記流動分布を有する場合、正方形３３の中心を通る四辺の垂線方向よりも対角線方向に沿って流動しにくい。よって、図５（Ｃ）に示すように、正方形３３の周の上において、正方形３３の対角線に近接するほどバンプ４を高くしてもよい。
図６（Ａ）ないし図６（Ｃ）に示す半導体装置において、基板２１の平面に沿って基板２１の一辺に垂直に交わる直線３４を描画したとき、絶縁性接着層３は、直線３４と基板２１の基板２１の中心Ｃとの垂線距離Ｌが長いほど直線３４の上に位置する領域の厚さが薄くなる流動分布を有する。
上記流動分布を有する場合、図６（Ａ）および図６（Ｂ）に示すように、垂線距離Ｌが長いほど直線３４の上に位置するバンプ４の高さが低くなるように複数のバンプ４を設けることが好ましい。また、上記流動分布を有する場合、図６（Ｃ）に示すように、同じ直線３４の上に位置するバンプ４のそれぞれの高さは同じであることが好ましい。
図７（Ａ）ないし図７（Ｃ）に示す半導体装置において、基板２１の平面に沿って基板２１の一辺に垂直に交わる直線３５ａと、基板２１の平面に沿って基板２１の一辺に平行に交わる直線３５ｂとを描画したとき、絶縁性接着層３は、直線３５ａと基板２１の中心Ｃとの垂線距離Ｌ１または直線３５ｂと中心Ｃとの垂線距離Ｌ２が長いほど直線３５ａまたは直線３５ｂの上に位置する領域が薄くなる流動分布を有する。
上記流動分布を有する場合、図７（Ａ）および図７（Ｂ）に示すように、垂線距離Ｌ１または垂線距離Ｌ２が長いほど直線３５ａまたは直線３５ｂの上に位置するバンプ４の高さが低くなるように複数のバンプ４を設けることが好ましい。
上記流動分布を有する場合、図７（Ｂ）および図７（Ｃ）に示すように直線３５ａおよび直線３５ｂの上に位置するバンプ４の高さの最小値と最大値の差は、垂線距離Ｌ１および垂線距離Ｌ２が長いほど大きくてもよい。
例えば、図７（Ａ）において、中心Ｃを通る直線３５ａおよび直線３５ｂを描画すると基板２１は４つの第１の長方形に分割される。さらに、基板２１の内角の一つを内角に有し、第１の長方形に相似の関係である第２の長方形を基板２１の内角ごとに描画したとき、基板２１の周に重ならない第２の長方形の周の上に位置するバンプ４の高さは、第２の長方形が大きくなる、すなわち第２の長方形の対角線の長さが長くなるほど高くなる。
以上のように、本実施形態の半導体装置は、絶縁性接着層の流動分布に応じて調整された高さを有する複数のバンプを設けることにより、流動分布により絶縁性接着層の厚さが不均一になる場合であっても絶縁性接着層の厚い領域においてバンプによる接合不良を抑制することができる。
（第２の実施形態）
図８は、ＴＳＶ等の貫通電極を有する半導体チップが積層された半導体装置の構造例を示す図である。図８（Ａ）は、上面図であり、図８（Ｂ）は、図８（Ａ）における線分Ａ−Ｂの断面図である。なお、図８（Ａ）において、便宜のため一部の構成要素を図示していない。なお、第１の実施形態の構成要素と共通する部分については第１の実施形態の説明を適宜援用することができる。
図８（Ａ）および図８（Ｂ）に示す半導体装置１００は、互いに対向する第１の面および第２の面を有する配線基板１０１と、配線基板１０１の第１の面に搭載されたチップ積層体１０２と、配線基板１０１とチップ積層体１０２との間を封止する封止樹脂層１０３と、チップ積層体１０２を覆うように設けられた封止樹脂層１０４と、配線基板１０１の第２の面に設けられた外部接続端子１０５と、を具備する。
配線基板１０１としては、例えば表面に設けられた配線層を有する、ガラスエポキシ等の樹脂基板等を用いることができる。なお、配線基板１０１の第１の面は、図８（Ｂ）における配線基板１０１の上面に相当し、第２の面は、図８（Ｂ）における配線基板１０１の下面に相当する。
チップ積層体１０２は、配線基板１０１の配線層に設けられた接続パッドを介して配線基板１０１に電気的に接続される。チップ積層体１０２は、複数の半導体チップ１２１と半導体チップ１２６とを有する。複数の半導体チップ１２１の間には、ＮＣＦからなる絶縁性接着層１２２が設けられる。絶縁性接着層１２２は、複数の半導体チップの間を封止する。半導体チップ１２１の少なくとも一部は、図１の基板１１または基板２１に相当する。なお、半導体チップ１２１の積層数は、図８（Ｂ）に示す積層数に限定されない。また、半導体チップ１２１の平面形状を正方形としているが、これに限定されない。
絶縁性接着層１２２は、図１の絶縁性接着層３に相当する。絶縁性接着層１２２は、絶縁性接着層１２２は、周縁の少なくとも一部から中心に向かって厚くなる厚さ勾配を有する。このため、２以上の半導体チップ１２１は、配線基板１０１側が凸になるように湾曲している。絶縁性接着層３は、例えば図３ないし図７を用いて説明した流動分布のいずれかを有する。その他、絶縁性接着層１２２の説明として絶縁性接着層３の説明を適宜援用してもよい。
複数の半導体チップ１２１は、半導体チップ１２１を貫通する複数の貫通電極１２３、および絶縁性接着層１２２を貫通する複数のバンプ１２４を介して互いに電気的に接続される。例えば、複数の半導体チップ１２１に設けられた導電性パッドを貫通電極１２３およびバンプ１２４により電気的に接続することにより、複数の半導体チップ１２１を互いに電気的に接続することができる。なお、配線基板１０１側をチップ積層体１０２の上面としたとき、最下段の半導体チップ１２１に貫通電極を設けなくてもよい。
複数のバンプ１２４は、第１の高さを有するバンプ１２４ａと、バンプ１２４ａよりも半導体チップ１２１の中心に近接し、第１の高さよりも高い第２の高さを有するバンプ１２４ｂとを少なくとも含む。バンプ１２４は、図１のバンプ４に相当する。例えば、複数のバンプ１２４の高さは、第１の実施形態と同様に絶縁性接着層１２２が厚くなるほど高くなるように調整されている。なお、複数のバンプ１２４の数は、図８（Ｂ）に示す数に限定されない。
半導体チップ１２１としては、例えばメモリチップ等を用いることができる。メモリチップとしては、例えばＮＡＮＤ型フラッシュメモリ等の記憶素子を用いることができる。なお、メモリチップにデコーダ等の回路が設けられていてもよい。
半導体チップ１２６は、配線基板１０１側をチップ積層体１０２の上面としたとき、最上段の半導体チップ１２１上に設けられた再配線層１２５を介して半導体チップ１２１に電気的に接続される。再配線層１２５は、平坦化層としての機能を有していてもよい。再配線層１２５上に設けられた接続パッド１２７およびバンプ１２８を介してチップ積層体１０２が配線基板１０１に電気的に接続される。
半導体チップ１２６としては、例えばインターフェースチップやコントローラチップを用いることができる。例えば、半導体チップ１２１がメモリチップの場合、半導体チップ１２６にコントローラチップを用い、コントローラチップによりメモリチップに対する書き込みおよび読み出しを制御することができる。なお、半導体チップ１２６は、半導体チップ１２１よりも小さいことが好ましい。
チップ積層体１０２は、例えば以下のように形成される。まず第１の実施形態の半導体装置の製造方法例と同様に、一つの半導体チップ１２１に対し、バンプ層および絶縁性接着層１２２が形成された別の半導体チップ１２１をマウンタ等を用いて積層し、最後に表面に再配線層が形成された半導体チップ１２１を貼り合わせる。さらに、熱処理を行い、バンプ層の少なくとも一部または絶縁性接着層１２２を溶融し、その後冷却することにより、絶縁性接着層１２２を硬化させつつ、絶縁性接着層１２２を貫通して半導体チップ１２１間を電気的に接続するバンプ１２４を形成する。
熱処理としては、例えば２００℃未満の温度で仮焼成を行った後に、２００℃以上の温度で本焼成を行う。例えば、半導体チップ１２１を積層する毎に仮焼成を繰り返し行い、全ての半導体チップ１２１を積層した後に本焼成を行ってもよい。また、半導体チップ１２１を積層するごとに仮焼成および本焼成を繰り返し行ってもよい。
その後、再配線層１２５上に半導体チップ１２６を搭載し、接続パッド１２７およびバンプ１２８を形成することによりチップ積層体１０２が形成される。なお、再配線層１２５上に半導体チップ１２６を搭載し、接続パッド１２７およびバンプ１２８を形成した後に上記本焼成を行ってもよい。
チップ積層体１０２は、例えば、反転させて再配線層１２５が内側に位置するようにマウンタ等を用いて配線基板１０１に搭載される。このとき、チップ積層体１０２の積層順はチップ積層体１０２の形成時と逆になる。配線基板１０１とチップ積層体１０２との接合は例えばパルスヒート法等を用いて行われる。これに限定されず、配線基板１０１とチップ積層体１０２とを仮接着した後、リフローによりバンプ１２８を用いて本接着を行うことによりチップ積層体１０２を搭載してもよい。
封止樹脂層１０３としては、例えばアンダーフィル樹脂等を用いることができる。なお、必ずしも封止樹脂層１０３を設けなくてもよい。例えば、ニードル等を用いたディスペンサによりアンダーフィル樹脂を充填することにより、封止樹脂層１０３を形成することができる。
封止樹脂層１０４としては、ＳｉＯ２等の無機充填材を含有し、例えば無機充填材を絶縁性の有機樹脂材料等と混合した樹脂材料を用いることができる。無機充填材は、全体の８０質量％〜９５質量％含有され、封止樹脂層１０４の粘度や硬度等を調整する機能を有する。有機樹脂材料としては、例えばエポキシ樹脂を用いることができる。
外部接続端子１０５は、例えば、配線基板１０１の第２の面上にフラックスを塗布後、はんだボールを搭載し、リフロー炉に入れてはんだボールを溶融させ、配線基板１０１が有する接続パッドと接合させる。その後、溶剤や純水洗浄によりフラックスを除去することにより形成される。これに限定されず、例えばバンプを形成することにより外部接続端子１０５を形成してもよい。なお、外部接続端子１０５の数は、図８（Ａ）に示す数に限定されない。
さらに、チップ積層体１０２の構造例について図９を参照して説明する。図９は、チップ積層体１０２の構造例の一部を示す断面図である。図９では、チップ積層体１０２に設けられた複数の半導体チップ１２１として半導体チップ１２１ａと、半導体チップ１２１ｂと、半導体チップ１２１ｃとの接合部の構造例を示している。なお、図９に示すチップ積層体１０２の構造例を図１に示す半導体装置１の構造例に適宜援用してもよい。
半導体チップ１２１ａは、図８（Ｂ）において配線基板１０１側をチップ積層体１０２の上面としたとき、最下段の半導体チップである。半導体チップ１２１ａは、互いに対向する第１の面および第２の面を有する半導体基板２１１と、半導体基板２１１の第１の面に設けられた電極パッド２１２と、半導体基板２１１の第１の面に設けられ、電極パッド２１２上に開口部を有する絶縁層２１３と、絶縁層２１３の開口部において電極パッド２１２に接するバンプ層２１４と、を具備する。
半導体チップ１２１ｂは、図８（Ｂ）における中段の半導体チップである。半導体チップ１２１ｂは、互いに対向する第１の面および第２の面を有する半導体基板２２１と、半導体基板２２１の第１の面に設けられた電極パッド２２２と、半導体基板２２１の第１の面に設けられ、電極パッド２２２上に開口部を有する絶縁層２２３と、絶縁層２２３の開口部において電極パッド２２２に接するバンプ層２２４と、半導体基板２２１を貫通する貫通電極１２３と、半導体基板２２１の第２の面および半導体基板２２１と貫通電極１２３との間に設けられた絶縁層２２６と、貫通電極１２３上に設けられたバンプ層２２７と、を有する。
半導体チップ１２１ｃは、図８（Ｂ）における中段の半導体チップである。半導体チップ１２１ｃ以降の半導体チップについては、図８（Ｂ）において配線基板１０１側をチップ積層体１０２の上面としたとき、最上段の半導体チップ（再配線層を有する半導体チップ１２１）を除き同じ構造であり、半導体チップ１２１ｂの説明を適宜援用することができるため、説明を省略する。さらに各構成要素について説明する。
半導体基板２１１および半導体基板２２１としては、例えばシリコン基板を用いることができる。半導体基板２１１および半導体基板２２１には、メモリ素子等の半導体素子が形成される。なお、半導体基板２１１には貫通電極が形成されていない。その他、半導体基板２１１および半導体基板２２１の説明として基板１１および基板２１の説明を適宜援用してもよい。
電極パッド２１２および電極パッド２２２としては、例えばアルミニウム、銅、チタン、窒化チタン、クロム、ニッケル、金、またはパラジウム等の単層または積層を用いることができる。
絶縁層２１３は、酸化シリコン層２１３ａと、窒化シリコン層２１３ｂと、ポリイミド等の有機樹脂層２１３ｃとの積層を有する。絶縁層２２３は、酸化シリコン層２２３ａと、窒化シリコン層２２３ｂと、ポリイミド等の有機樹脂層２２３ｃとの積層を有する。なお、これに限定されず、他の絶縁材料を用いて絶縁層２１３また絶縁層２２３を形成してもよい。
バンプ層２１４およびバンプ層２２４は、バリアメタルとしての機能を有する。バンプ層２１４は、銅からなる導電層２１４ａと、銅を主成分とする導電層２１４ｂと、ニッケルを主成分とする導電層２１４ｃと、銅を主成分とする導電層２１４ｄとの積層を有する。バンプ層２２４は、銅からなる導電層２２４ａと、銅を主成分とする導電層２２４ｂと、ニッケルを主成分とする導電層２２４ｃと、銅を主成分とする導電層２２４ｄとの積層を有する。バンプ層２１４およびバンプ層２２４に銅およびニッケルを用いることにより、バンプ層２２７に含まれる錫等の拡散を抑制することができる。また、銅を用いることにより製造コストを低減することができる。
なお、これに限定されず、銅を主成分とする導電層とニッケルを主成分とする導電層との積層、ニッケルを主成分とする導電層と金を主成分とする導電層との積層、銅を主成分とする導電層とニッケルを主成分とする導電層と金を主成分とする導電層との積層等を用いてバンプ層２１４またはバンプ層２２４を形成してもよい。バンプ層２１４およびバンプ層２２４は、それぞれバンプ１２４の少なくとも一部を構成してもよい。
貫通電極１２３は、半導体基板２２１を貫通する導電層２２５ａと、導電層２２５ａと絶縁層２２６との間に設けられた導電層２２５ｂと、導電層２２５ａ上に設けられた導電層２２５ｃと、を有する。導電層２２５ａとしては、例えばニッケル、銅、銀、金等の単体または合金を用いることができる。導電層２２５ｂとしては例えば銅等を用いることができる。導電層２２５ｃとしては、例えば銅等を用いることができる。導電層２２５ｂおよび導電層２２５ｃに銅を用いることにより、貫通電極１２３の電気抵抗を低くすることができる。また、バンプ層２２７に含まれる錫等の拡散を抑制することができる。さらに、必ずしも導電層２２５ｃを設けなくてもよい。
絶縁層２２６は、酸化シリコン層２２６ａと、窒化シリコン層２２６ｂと、酸化シリコン層２２６ｃとの積層を有する。上記材料を用いた絶縁層２２６の線膨張係数は、貫通電極を構成する材料（銅等）の線膨張係数よりも小さい。よって、絶縁層２２６を設けることにより、半導体チップにかかる応力を緩和することができるため、半導体チップの変形やクラックを抑制することができる。絶縁層２２６は、絶縁性接着層１２２およびバンプ１２４により半導体チップ１２１が湾曲する本実施形態の半導体装置の場合に特に好ましい。なお、図９では、貫通電極１２３に沿って絶縁層２２６を設けているが、半導体基板２２１の第２の面上のみに絶縁層２２６を設けてもよい。また、貫通電極１２３を挟んで半導体基板２２１の第２の面に絶縁層２２６の少なくとも一部を設け、開口部を設けることで開口部において貫通電極１２３とバンプ層２２７とを接合してもよい。
バンプ層２２７は、貫通電極１２３とバンプ層２１４またはバンプ層２２４とを接合する。バンプ層２２７は、バンプ１２４の少なくとも一部を構成する。バンプ層２２７は、バンプ層２２４の側面の一部および貫通電極１２３の側面の一部に接することが好ましい。これにより、接合強度を高めることができる。バンプ層２２７としては、例えばＳｎＣｕ、ＳｎＡｇＣｕ等のはんだを用いることができる。なお、バンプ層２２７としてはんだボールを用いてもよい。
本実施形態の半導体装置では、絶縁性接着層１２２の流動分布に応じて例えばバンプ層２１４、バンプ層２２４、およびバンプ層２２７の少なくとも一つの高さ（厚さ）を変えることによりバンプ１２４の高さを変えることができる。バンプ１２４の高さを変えることにより、例えば絶縁性接着層１２２の厚い領域においてバンプ１２４による接合不良を抑制することができる。
なお、各実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…半導体装置、１１…基板、１２…導電性パッド、２１…基板、２２…導電性パッド、３…絶縁性接着層、４…バンプ、４ａ…バンプ４ｂ…バンプ、３１…円、３２…正方形、３３…正方形、３４…直線、３５ａ…直線、３５ｂ…直線、４１…バンプ層、４１ａ…バンプ層、４１ｂ…バンプ層、１００…半導体装置、１０１…配線基板、１０２…チップ積層体、１０３…封止樹脂層、１０４…封止樹脂層、１０５…外部接続端子、１２１…半導体チップ、１２１ａ…半導体チップ、１２１ｂ…半導体チップ、１２１ｃ…半導体チップ、１２２…絶縁性接着層、１２３…貫通電極、１２４…バンプ、１２４ａ…バンプ、１２４ｂ…バンプ、１２５…再配線層、１２６…半導体チップ、１２７…接続パッド、１２８…バンプ、２１１…半導体基板、２１２…電極パッド、２１３…絶縁層、２１３ａ…酸化シリコン層、２１３ｂ…窒化シリコン層、２１３ｃ…有機樹脂層、２１４…バンプ層、２１４ａ…導電層、２１４ｂ…導電層、２１４ｃ…導電層、２１４ｄ…導電層、２２１…半導体基板、２２２…電極パッド、２２３…絶縁層、２２３ａ…酸化シリコン層、２２３ｂ…窒化シリコン層、２２３ｃ…有機樹脂層、２２４…バンプ層、２２４ａ…導電層、２２４ｂ…導電層、２２４ｃ…導電層、２２４ｄ…導電層、２２５ａ…導電層、２２５ｂ…導電層、２２５ｃ…導電層、２２６…絶縁層、２２６ａ…酸化シリコン層、２２６ｂ…窒化シリコン層、２２６ｃ…酸化シリコン層、２２７…バンプ層。

Claims (5)

  1. 第１の基板と、
    前記第１の基板に設けられた複数の第１の導電性パッドと、
    少なくとも半導体基板を有し、前記第１の導電性パッドを挟んで前記第１の基板に対向するように設けられた第２の基板と、
    前記第１の基板と前記第２の基板との間に位置するように前記第２の基板に設けられた複数の第２の導電性パッドと、
    前記第１の基板と前記第２の基板との間を封止する絶縁性接着層と、
    前記絶縁性接着層を貫通して前記複数の第１の導電性パッドと前記複数の第２の導電性パッドとを電気的に接続する複数のバンプと、を具備する半導体装置であって、
    前記複数のバンプは、
    第１の高さを有する第１のバンプと、
    前記第１のバンプよりも前記第２の基板の中心に近接する位置に設けられ、前記第１の高さよりも高い第２の高さを有する第２のバンプと、を少なくとも含む、半導体装置。
  2. 請求項１に記載の半導体装置であって、
    前記第２の基板の平面に沿って、前記第２の基板の中心と同心の円、または前記第２の基板の少なくとも一辺に平行な辺を有する前記第２の基板の中心と同心の正方形、もしくは前記第２の基板の少なくとも一辺に垂直な対角線を有する且つ前記第２の基板の中心と同心の正方形を描画したとき、前記円または前記正方形の周の上に位置する前記バンプの高さは、前記円または前記正方形が大きいほど低い、半導体装置。
  3. 請求項１に記載の半導体装置であって、
    前記第２の基板の平面に沿って、前記第２の基板の一辺に垂直な第１の直線を描画したとき、または前記第１の直線と、前記一辺に平行な第２の直線とを描画したとき、前記第１の直線および前記第２の直線の少なくとも一つの上に位置する前記バンプの高さは、前記第１の直線または前記第２の直線と前記第２の基板の中心との垂直距離が長いほど低い、半導体装置。
  4. 請求項１ないし請求項３のいずれか一項に記載の半導体装置であって、
    前記バンプは、
    少なくとも錫を含むはんだバンプ層と、
    前記はんだバンプ層に接合され、銅、ニッケル、および金の少なくとも一つを含む金属バンプ層と、を有する、半導体装置。
  5. 請求項１ないし請求項４のいずれか一項に記載の半導体装置であって、
    前記絶縁性接着層の厚さは、５μｍ以上６０μｍ以下であり、
    前記複数のバンプの高さの最大値と最小値との差は、５μｍ以上２０μｍ以下である、半導体装置。
JP2014188527A 2014-09-17 2014-09-17 半導体装置 Pending JP2016063013A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014188527A JP2016063013A (ja) 2014-09-17 2014-09-17 半導体装置
US14/636,085 US20160079195A1 (en) 2014-09-17 2015-03-02 Semiconductor device
TW104106725A TW201613145A (en) 2014-09-17 2015-03-03 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014188527A JP2016063013A (ja) 2014-09-17 2014-09-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2016063013A true JP2016063013A (ja) 2016-04-25

Family

ID=55455495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014188527A Pending JP2016063013A (ja) 2014-09-17 2014-09-17 半導体装置

Country Status (3)

Country Link
US (1) US20160079195A1 (ja)
JP (1) JP2016063013A (ja)
TW (1) TW201613145A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7048493B2 (ja) * 2016-07-14 2022-04-05 株式会社東芝 セラミックス回路基板および半導体モジュール
JP7189672B2 (ja) * 2018-04-18 2022-12-14 新光電気工業株式会社 半導体装置及びその製造方法
JP7174046B2 (ja) * 2018-05-29 2022-11-17 京セラ株式会社 電子素子搭載用基板、電子装置および電子モジュール
WO2020133421A1 (zh) * 2018-12-29 2020-07-02 深南电路股份有限公司 多样化装配印刷线路板及制造方法
US20220085002A1 (en) 2020-09-16 2022-03-17 Micron Technology, Inc. Circuit board with spaces for embedding components

Also Published As

Publication number Publication date
CN106158799A (ja)
TW201613145A (en) 2016-04-01
US20160079195A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
US9224713B2 (en) Semiconductor device and manufacturing method thereof
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP4074862B2 (ja) 半導体装置の製造方法、半導体装置、および半導体チップ
US9041199B2 (en) Semiconductor device and method of fabricating the same
US20140295620A1 (en) Method of manufacturing semiconductor device having plural semiconductor chips stacked one another
JP6189181B2 (ja) 半導体装置の製造方法
US8710642B2 (en) Semiconductor device, method of manufacturing semiconductor device, and electronic apparatus
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
JP2016063013A (ja) 半導体装置
JP2016062995A (ja) 半導体装置および半導体装置の製造方法
US7679188B2 (en) Semiconductor device having a bump formed over an electrode pad
CN107507809B (zh) 倒装芯片
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
JP2014007228A (ja) 半導体装置及びその製造方法
JP2015177007A (ja) 半導体装置の製造方法及び半導体装置
TWI600123B (zh) 半導體裝置及其製造方法
JP6495130B2 (ja) 半導体装置及びその製造方法
JP2019220621A (ja) 半導体装置及びその製造方法
JP2014192171A (ja) 半導体装置及びその製造方法
JP6486855B2 (ja) 半導体装置および半導体装置の製造方法
JP4829853B2 (ja) 半導体ｐｏｐ装置
JP2014103244A (ja) 半導体装置および半導体チップ
CN112530914B (zh) 半导体装置以及半导体装置的制造方法
JP2013157363A (ja) 積層型半導体装置
JP5297445B2 (ja) 半導体装置