KR101518760B1 - 전도성 접착제를 이용한 칩 접착 방법 - Google Patents

전도성 접착제를 이용한 칩 접착 방법 Download PDF

Info

Publication number
KR101518760B1
KR101518760B1 KR1020140194576A KR20140194576A KR101518760B1 KR 101518760 B1 KR101518760 B1 KR 101518760B1 KR 1020140194576 A KR1020140194576 A KR 1020140194576A KR 20140194576 A KR20140194576 A KR 20140194576A KR 101518760 B1 KR101518760 B1 KR 101518760B1
Authority
KR
South Korea
Prior art keywords
conductive adhesive
chip
base material
lead frame
bare chip
Prior art date
Application number
KR1020140194576A
Other languages
English (en)
Inventor
손한섭
최광균
Original Assignee
주식회사 자이스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 자이스 filed Critical 주식회사 자이스
Priority to KR1020140194576A priority Critical patent/KR101518760B1/ko
Application granted granted Critical
Publication of KR101518760B1 publication Critical patent/KR101518760B1/ko

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명은 전도성 접착제를 이용한 칩 접착 방법에 관한 것으로, PCB, FPCB, LED 리드 프레임, IC, 반도체 기판 등의 모재에 전도성 접착제를 도트(dot) 형태로 디스펜싱한 후 그 위에 플립 칩(flip chip)을 가압 및 경화하여 부착시킴으로써, 기계적 강도 및 전기적 특성이 우수하고, 환경친화적이면서 제품의 신뢰성을 향상시킬 수 있는 효과가 있다. 그리고, 기존의 솔더 범프(solder bump)를 이용한 복잡한 본딩공정이 필요없기 때문에 칩 제조공정을 단축시킬 수 있고 설비투자 및 제조 비용을 크게 줄일 수 있다.
본 발명에 의한 칩 접착 방법은, (a) 베어 칩(bare chip)을 접착할 모재를 지그(JIG)에 로딩한 후 이송 트랙을 따라 작업 다이로 순차적으로 이송하는 단계; (b) 상기 작업 다이로 이송된 상기 모재의 리드프레임 또는 리드패드 상에 전도성 접착제를 도트(dot) 형상으로 디스펜싱하는 단계; (c) 상기 전도성 접착제의 도포량을 3차원 검사기를 통해 체적 검사하는 단계; (d) 상기 모재의 전도성 접착제 상에 베어 칩의 본딩패드를 부착하는 단계; (e) 상기 전도성 접착제를 소정의 온도에서 경화시키는 단계; 및 (f) 상기 모재 상에 부착된 상기 베어 칩의 위치와, 상기 모재와 상기 베어 칩 사이에 부착된 전도성 접착제의 경화 상태를 엑스레이(X-Ray) 검사기로 투과 검사하는 단계;를 포함하고 있다.

Description

전도성 접착제를 이용한 칩 접착 방법{ATTACHING METHOD FOR CHIP USING CONDUCTIVE ADHESIVE}
본 발명은 전도성 접착제(Conductive Adhesive)를 이용한 칩 접착(Chip attaching) 방법에 관한 것으로, 보다 상세하게는 기존의 솔더 범프(solder bump)를 사용하지 않고 플립 칩(flip chip)을 기판에 접착시킬 수 있는 새로운 방식의 전도성 접착제를 이용한 칩 접착 방법에 관한 것이다.
전자 패키지(package) 기술은 반도체 소자에서부터 최종 완성제품까지의 모든 단계를 포함하는 광범위하고 다양한 시스템 제조기술이다. 최근 급속히 발전하는 반도체 기술은 이미 백만개 이상의 셀(cell)이 집적화되고 있으며, 비메모리 소자의 경우는 많은 I/O핀 개수, 큰 다이(die) 크기, 많은 열 방출, 고전기적 성능 등의 경향으로 발전하고 있다. 그러나, 상대적으로 이러한 소자를 패키지 하기 위한 전자 패키징(packaging) 기술은 급속한 반도체 산업에 보조를 맞추지 못했던 것이 사실이다.
전자 패키징 기술은 최종 전자 제품의 성능, 크기, 가격, 신뢰성 등을 결정하는 매우 중요한 기술로서, 특히 고전기적 성능, 극소형/고밀도, 저 전력, 다기능, 초고속 신호처리, 영구적 신뢰성 등을 추구하는 최근의 전자제품에 있어서는 그 위상이 더욱 중요해 지고 있다.
전자 패키징 기술에서 칩(chip)을 기판에 전기적으로 연결시키는 방법으로는 와이어 본딩과 탭(TAP) 본딩, 플립 칩 본딩(flip chip bonding) 등이 알려져 있다. 그런데 전자제품의 크기가 점차 소형화되고 성능은 더욱 향상되면서 전자제품에 사용되는 칩의 크기는 점차 작아진 반면 입출력 본딩 패드의 수는 증가하여 와이어 본딩으로 반도체 칩을 기판에 접합하는 방법에는 한계에 이르게 되었다.
따라서 와이어 본딩을 대신하는 방법으로서 와이어(wire) 접속과정이 없고 경박 단소할 뿐만 아니라 집적도가 성능면에서 탁월한 플립 칩 본딩(flip chip bonding) 기술이 최근 많이 각광을 받고 있다. 여기서, 플립 칩 본딩(flip chip bonding)은 칩의 본딩패드(bonding pad)와 기판의 리드패드(read pad)를 금속 와이어로 연결하지 않고 칩의 본딩 패드에 범프(bump)를 형성시킨 후 기판의 리드패드에 직접 접합시키는 기술이다.
그러나, 이러한 플립 칩 본딩 기술은 기존의 솔더(solder)를 이용한 복잡한 본딩공정, 즉 기판에 솔더 플럭스(flux) 도포, 솔더 범프(solder bump)가 형성된 칩과 표면전극이 형성된 기판의 정렬, 솔더 범프의 리플로우(reflow), 잔여 플럭스(flux)의 제거, 및 언더필(under fill)의 충진 및 경화 등의 공정을 거치기 때문에 공정이 복잡하고 설비 투자 비용이 많이 소요되어 완성 제품이 비싸진다는 단점을 갖고 있다.
이와 같이, 종래의 플립 칩 패키지(flip chip package) 기술은 솔더 범프(solder bump)를 사용하기 때문에 환경친화적이지 못할 뿐만 아니라 어셈블리 공정이 복잡하여 설비 투자 비용이 많이 소요되는 문제가 있다. 따라서, 전자 패키징 기술이 제품의 부가가치 창출을 좌우할 중요한 분야로 대두되고 있는 현실에서 상술한 종래의 문제점을 해결하면서 환경친화적인 제품 경향에 발맞추어 기존의 솔더 접속을 대체할 수 있는 플립칩 기술을 개발하는 것은 대단히 중요한 과제이다.
대한민국 등록특허 제10-0674501호(2007.01.19.) 대한민국 공개특허 제1999-016052호(1999.03.05.)
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, 새로운 방식의 전도성 접착제를 이용한 칩 접착 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 칩 제조공정을 단축시킬 수 있고 설비투자 및 제조 비용을 크게 줄일 수 있는 전도성 접착제를 이용한 칩 접착 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, 모재에 표면 단차가 있어도 칩 접합이 가능한 전도성 접착제를 이용한 칩 접착 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, 기존의 솔더 범프(solder bump)를 사용하지 않고 플립 칩(flip chip)을 기판에 접착시킬 수 있는 전도성 접착제를 이용한 칩 접착 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, 칩을 접착할 모재 위에 전도성 접착제를 도트(dot) 형태로 디스펜싱(Dispensing)한 후 플립 칩(flip chip)을 얹어서 접착하는 전도성 접착제를 이용한 칩 접착 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, 기계적 및 전기적 특성이 우수하고 환경친화적이면서 제품의 신뢰성을 향상시킬 수 있는 전도성 접착제를 이용한 칩 접착 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, PCB, FPCB, LED 리드 프레임, IC, 반도체 기판 등의 모재에 전도성 접착제를 도트(dot) 형태로 디스펜싱한 후 그 위에 플립 칩(flip chip)을 가압 및 경화하여 부착시킴으로써, 기계적 강도 및 전기적 특성이 우수한 전도성 접착제를 이용한 칩 접착 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, 전도성 접착제의 도포량을 3차원 검사기를 통해 체적 검사하는 전도성 접착제를 이용한 칩 접착 방법을 제시하는 데 있다.
또한, 본 발명이 이루고자 하는 또 다른 기술적 과제는, 엑스레이(X-Ray) 검사기를 사용하여 플립 칩(Flip chip)과 상기 리드프레임(11) 또는 리드패드(12) 간의 위치 정열을 검사하고, 플립 칩(Flip chip)의 본딩패드(또는, '전극'이라고도 함)와 상기 전도성 접착제의 경화 상태를 엑스레이(X-Ray) 검사기로 투과 검사하는 전도성 접착제를 이용한 칩 접착 방법을 제시하는 데 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 본 발명에 의한 전도성 접착제를 이용한 칩 접착 방법은, (a) 베어 칩(bare chip)을 접착할 모재를 지그(JIG)에 로딩한 후 이송 트랙을 따라 작업 다이로 순차적으로 이송하는 단계; (b) 상기 작업 다이로 이송된 상기 모재의 리드프레임 또는 리드패드 상에 전도성 접착제를 도트(dot) 형상으로 디스펜싱하는 단계; (c) 상기 전도성 접착제의 도포량을 3차원 검사기를 통해 체적 검사하는 단계; (d) 상기 모재의 전도성 접착제 상에 베어 칩의 본딩패드를 부착하는 단계; (e) 상기 전도성 접착제를 소정의 온도에서 경화시키는 단계; 및 (f) 상기 모재 상에 부착된 상기 베어 칩의 위치와, 상기 모재와 상기 베어 칩 사이에 부착된 전도성 접착제의 경화 상태를 엑스레이(X-Ray) 검사기로 투과 검사하는 단계;를 포함하여 구성될 수 있다.
상기 전도성 접착제는, 이방성 도전 접착제(anisotropic conductive adhesive; ACA), 등방성 도전 접착제(isotropic conductive adhesive), 혼합형 절연수지(blend type insulating resin) 중 어느 하나로 구성될 수 있다.
상기 전도성 접착제는, 페이스트(paste) 또는 겔상(gel phase) 형태로 이루어지고, 은(Ag)이 함유된 에폭시 수지 접착제이며, 25℃에서 15∼25 파스칼 세컨드(Pa.s)의 점도(Viscosity)와 5.5의 요변성(Thixotropy)을 갖도록 구성될 수 있다.
상기 전도성 접착제는 디스펜싱 툴(dispensing tool)을 사용하여 도트 형상으로 형성되되, 10∼20nl 또는 5∼10ng의 량과 150∼250㎛의 도트 사이즈를 갖도록 구성될 수 있다.
상기 (e)단계에서 경화는 오븐 경화(oven cure) 또는 스냅 경화(snap cure)를 실시하며, 120℃에서 10분 또는 150℃에서 3분으로 경화될 수 있다.
상기 모재는 PCB, FPCB, LED 리드 프레임, IC, 반도체 기판 중 어느 하나로 구성될 수 있다.
본 발명에 따르면, PCB, FPCB, LED 리드 프레임, IC, 반도체 기판 등의 모재에 전도성 접착제를 도트(dot) 형태로 디스펜싱한 후 그 위에 플립 칩(flip chip)을 가압 및 경화하여 부착시킴으로써, 기계적 강도 및 전기적 특성이 우수하고, 환경친화적이면서 제품의 신뢰성을 향상시킬 수 있는 효과가 있다.
그리고, 본 발명의 플립 칩 접착 기술은 기존의 솔더 범프(solder bump)를 이용한 복잡한 본딩공정이 필요없기 때문에 칩 제조공정을 단축시킬 수 있고 설비투자 및 제조 비용을 크게 줄일 수 있다.
또한, 플립 칩에 부착되는 모재에 표면 단차가 있어도 칩 접합이 가능하며, 다품종 대량 생산이 가능하다.
또한, 본 발명에 의한 칩 접착 방법에 따르면, 전도성 접착제의 도포량을 3차원 검사기를 통해 체적 검사할 수 있고, 엑스레이(X-Ray) 검사기를 사용하여 플립 칩(Flip chip)과 상기 리드프레임(11) 또는 리드패드(12) 간의 위치 정열을 검사하고, 플립 칩(Flip chip)의 본딩패드(또는, '전극'이라고도 함)와 상기 전도성 접착제의 경화 상태를 엑스레이(X-Ray) 검사기로 투과 검사할 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1은 본 발명의 바람직한 실시 예에 의한 전도성 접착제를 이용한 칩 접착 방법을 나타낸 공정 순서도
도 2는 FPCB(Flexible Printed Circuit Board: 연성인쇄회로기판)(10)의 예를 나타낸 제품 사진
도 3은 도 2에 나타낸 FPCB(10)의 리드 프레임(lead frame; 11)의 확대 사진
도 4는 리드 프레임(lead frame; 11)의 리드패드(lead pad; 12)에 플립 칩(Flip Chip; 20)이 부착된 모습을 나타낸 사진
도 5는 플립 칩(Flip Chip; 20)이 릴 패키징(Reel Packing)된 상태의 제품 확대 사진
도 6은 플립 칩(Flip Chip; 20)의 규격 예를 나타낸 도면
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명되는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하게 설명하기로 한다.
칩 접착 방법
도 1은 본 발명의 바람직한 실시 예에 의한 전도성 접착제를 이용한 칩 접착 방법을 나타낸 공정 순서도이다.
도 1을 참조하여 설명하면, 먼저 지그(JIG)에 플립 칩(flip chip)을 접착할 모 재료(이하, '모재'라 한다)를 로딩(loading)한 후 소정의 이송 수단에 의해 작업 다이로 이송시키게 된다(단계 S110). 여기서, 상기 모재는 PCB, FPCB, LED 리드 프레임, IC, 반도체 기판 등으로 구성될 수 있고, 상기 이송 수단은 상기 모재가 로딩된 지그(JIG)를 이송 트랙을 따라 순차적으로 이송시키도록 구성될 수 있다.
그 다음, 상기 지그(JIG)가 이송 수단에 의해 작업 다이로 이송되게 되면, 디스펜싱 툴(dispensing tool)을 사용하여 상기 지그(JIG)에 로딩된 모재의 리드프레임(도 2의 11 참조) 또는 리드패드(12) 위에 전도성 접착제를 도포한다(단계 S120).
상기 전도성 접착제는 페이스트(paste) 또는 겔상(gel phase) 형태로 이루어지고, 은-에폭시(Ag-epoxy), 은-글래스(Ag-glass) 등을 포함한 전도성 접착제 중 하나로 구성될 수 있다. 이때, 상기 전도성 접착제가 은-에폭시(Ag-epoxy)로 구성될 경우, 은(Ag)이 50% 이상(바람직하게는 65%) 함유될 수 있고, 25℃에서 15∼25 파스칼 세컨드(Pa.s)의 점도(Viscosity)를 가지며, 5.5의 요변성(Thixotropy)을 가질 수 있다(아래 표 1 및 표 2 참조).
[표 1]
Figure 112014128259815-pat00001
[표 2]
Figure 112014128259815-pat00002
상기 전도성 접착제는 디스펜싱 툴(dispensing tool)을 사용한 분사(jetting) 방식으로 도트(dot) 형상으로 형성될 수 있다. 이때, 상기 전도성 접착제의 도포는 리드프레임(11) 또는 리드패드(도 2의 12 참조)의 형태 및 크기를 고려하여 적절하게 도포되도록 한다. 이때, 리드프레임(11) 또는 리드패드(12) 상에 도포되는 하나의 도트(dot) 형상의 전도성 접착제는 10∼20nl 또는 5∼10ng의 정량과 150∼250㎛의 도트 사이즈를 가지며, 정밀 오차는 ±30∼50㎛이다. 여기서, 1ml = 1000nl, 1mg = 1000ng이다.
또한, 상기 전도성 접착제는 이방성 도전 접착제(anisotropic conductive adhesive; ACA), 등방성 도전 접착제(isotropic conductive adhesive), 혼합형 절연수지(blend type insulating resin)를 모두 포함할 수 있다. 여기서, 상기 혼합형 절연수지(blend type insulating resin)는 기본적으로 Ni, Au/고분자, 또는 Ag 등의 도전성 입자들과, 열경화성, 열가소성, 또는 이 둘의 특성을 혼합한 절연수지를 말한다.
상기 전도성 접착제는 점성도(viscosity) 및 퍼짐성에 따라 커버리지(coverage) 부족 현상이 발생하는 문제와 이로 인해 반도체 칩의 계면 박리(crack)가 발생하는 문제를 해결할 수 있다.
한편, 상기 전도성 접착제는 도포량에 따라 접착면과 접착 강도에 직접적인 영향을 주게 되므로 접착 수지의 정량 공급이 매우 중요하다. 이로 인해 반도체 칩의 종류나 사용되는 접착 수지의 특성에 따라 스크린 인쇄법(screen printing method), 스탬핑법(stamping method), 디스펜싱법(dispensing method) 등이 적절하게 선택되어 사용될 수 있다. 본 발명에서는 디스펜싱법(dispensing method)을 사용하여 플립 칩(Flip chip)을 접착하는 방법에 대해 예로 들어 설명하고 있다.
상기 디스펜싱법(dispensing method)은 니들(needle)이 구비된 다이 접착 장치를 이용하여 실시되며, 니들의 형상 및 작업 방식에 따라 도팅법(dotting method)과 라이팅법(writing method)으로 분류된다. 여기서, 도팅법(dotting method)은 복수의 니들에 의해 접착 수지를 피접착물에 도포하는 방법이고, 라이팅법(writing method)은 단일 니들에 의해 접착 수지를 피접착물 상면 전체에 걸쳐 도포하는 방법이다. 본 발명의 실시 예에서는 도팅법(dotting method)과 라이팅법(writing method) 모두 사용될 수 있다.
계속해서, 상기 모재의 리드프레임(11) 또는 리드패드(12) 상에 상기 전도성 접착제가 디스펜싱(dispensing)된 후, 상기 전도성 접착제의 도포량을 3차원 검사기를 통해 체적 검사를 실시한다(단계 S130).
여기서, 상기 3차원 검사기는 비젼 카메라를 통한 3차원 영상을 획득하여 상기 모재의 리드프레임(11) 또는 리드패드(12) 상에 디스펜싱된 전도성 접착제의 도포량과 도트 사이즈를 검사함으로써 불량 여부를 판단하게 된다.
그 다음, 웨이퍼(Wafer) 상태의 베어 칩(bare chip)을 개별로 절단(Sawing)된 상태로 상기 모재의 리드프레임(11) 또는 리드패드(12) 위에 도포된 전도성 접착제 위에 정렬하고 열 압착하여 부착시키게 된다(단계 S140). 이때, 상기 베어 칩(bare chip)은 웨이퍼에서 잘라낸 집적회로 칩으로서, 솔더 범프(solder bump)가 없는 패키징 직전의 상태로 베어 다이(bare die)라고도 한다.
한편, 본 발명에서는 페이스트(paste) 또는 겔상(gel phase) 형태의 전도성 접착제를 디스펜싱으로 형성하기 때문에 상기 모재에 표면 단차가 있더라도 상기 전도성 접착제 위에 플립 칩을 부착시킬 수 있다.
그 다음, 상기 베어 칩(bare chip)과 상기 리드프레임(11) 또는 리드패드(12) 사이를 접착하고 있는 전도성 접착제를 소정의 온도 조건에서 경화(cure)시키는 경화 공정을 진행하게 된다(단계 S150).
상기 경화(cure) 공정은 오븐 경화(oven cure) 또는 스냅 경화(snap cure)에서 실시될 수 있으며, 예컨대 120℃에서 10분, 150℃에서 3분으로 경화시킬 수 있다(아래 표 3 참조).
[표 3]
Figure 112014128259815-pat00003
여기서, 오븐 경화(oven cure)는 칩을 전도성 접착제를 이용하여 리드프레임에 부착한 후 일정량을 모아서 한꺼번에 별도의 오븐(oven)에 열을 인가하여 소정의 온도에서 장시간 경화가 진행되도록 하는 방법이고, 스냅 경화(snap cure)는 설비의 언로더 또는 리드프레임의 이동을 안내하는 가이드 레일(guide rail) 부분 등의 다이 어태치(die attach) 장치 내의 이동 경로 상에 열원을 부착하여 리드프레임 단위로 통과하면서 경화하는 방법이다.
상기 경화 공정에 의해 칩의 부착이 완전하게 이루어짐으로써 패키지의 신뢰성 향상이 이루어진다.
그 다음, 엑스레이(X-Ray) 검사기를 사용하여 플립 칩(Flip chip)과 상기 리드프레임(11) 또는 리드패드(12) 간의 위치 정열을 검사하고, 플립 칩(Flip chip; 도 4 내지 도 6의 20 참조)의 본딩패드(또는, '전극'이라고도 함; 도 4 내지 도 6의 21 참조)와 상기 전도성 접착제의 경화 상태를 엑스레이(X-Ray) 검사기로 투과 검사한다(단계 S160).
실시 예
도 2는 FPCB(Flexible Printed Circuit Board: 연성인쇄회로기판)(10)의 예를 나타낸 제품 사진이고, 도 3은 도 2에 나타낸 FPCB(10)의 리드 프레임(lead frame; 11)의 확대 사진이고, 도 4는 리드 프레임(lead frame; 11)의 리드패드(lead pad; 12)에 플립 칩(Flip Chip; 20)이 부착된 모습을 나타낸 사진이고, 도 5는 플립 칩(Flip Chip; 20)이 릴 패키징(Reel Packing)된 상태의 제품 확대 사진이다.
도 2 내지 도 5의 제품 실시 예에서는 플립 칩(Flip chip; 20)이 부착될 모재를 FPCB(10)를 예로 들어 나타내었다. 상기 FPCB(10) 상에는 복수의 리드 프레임(lead frame; 11)이 형성되어 있고, 상기 리드 프레임(11)의 종단부에 리드패드(lead pad; 12)가 형성되어 있으며, 상기 리드패드(12)의 상부에 플립 칩(20)이 부착되게 된다.
상기 플립 칩(20)은 앞에서 설명한 바와 같이, 페이스트(paste) 또는 겔상(gel phase) 형태의 전도성 접착제에 의해 상기 리드 프레임(11) 또는 상기 리드패드(12) 상부에 접착되게 된다. 예컨대, 상기 FPCB(10)의 리드 프레임(11) 또는 리드패드(12) 상에 상기 전도성 접착제를 도트(dot) 형태로 디스펜싱한 후 그 위에 플립 칩(flip chip)을 가압 및 경화하여 부착시키게 된다.
도 6은 688×688㎛ 사이즈를 갖는 플립 칩(Flip Chip; 20)의 규격 예를 나타낸 도면이다.
도 6을 참조하면, (1)은 Y축 스크라이브 라인 폭(Scribeline width)으로 15㎛, (2)은 X축 스크라이브 라인 폭(Scribeline width)으로 15㎛, (3)은 칩의 X축 길이로 688㎛, (4)는 칩의 Y축 길이로 688㎛, (5)는 LA 범프 에지(bump edge)에서 칩 에지(chip edge) 사이의 y축 길이로 14.9㎛, (6)은 LA 범프 에지(bump edge)에서 칩 에지(chip edge) 사이의 x축 길이로 15㎛, (7)은 LB 범프 에지(bump edge)에서 칩 에지(chip edge) 사이의 y축 길이로 21.296㎛, (8)은 LB 범프 에지(bump edge)에서 칩 에지(chip edge) 사이의 x축 길이로 15㎛를 갖는다.
상기 플립 칩(Flip Chip; 20)을 모재에 접착할 경우, 상기 플립 칩(20)의 본딩패드(또는, 전극; 21)의 크기, X축 및 Y축 스크라이브 라인 폭 등을 고려하여, 상기 FPCB(10)의 리드 프레임(11) 또는 리드패드(12) 상에 도트(dot) 형태로 디스펜싱되는 상기 전도성 접착제의 정량을 결정해야 한다.
본 발명의 전도성 접착제(conductive adhesive)를 이용한 플립 칩 본딩 기술은 일반적인 솔더 플립 칩(solder flip chip)에 비해 저가이고, 극미세 전극 피치(pitch)가 가능하며, 플럭스(flux)나 납(lead) 성분을 사용하지 않아 환경친화적이고, 저온에서 공정을 진행한다는 등의 장점을 가지고 있다.
이와 같이 구성된 본 발명에 의한 전도성 접착제를 이용한 칩 접착 방법은, PCB, FPCB, LED 리드 프레임, IC, 반도체 기판 등의 모재에 전도성 접착제를 도트(dot) 형태로 디스펜싱한 후 그 위에 플립 칩(flip chip)을 가압 및 경화하여 부착시킴으로써, 본 발명의 기술적 과제를 해결할 수가 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
10 : FPCB(Flexible Printed Circuit Board: 연성인쇄회로기판)
11 : 리드 프레임(lead frame)
12 : 리드패드(lead pad)
20 : 플립 칩(Flip Chip)
21 : 본딩패드(bonding pad)

Claims (6)

  1. (a) 베어 칩(bare chip)을 접착할 모재를 지그(JIG)에 로딩한 후 이송 트랙을 따라 작업 다이로 순차적으로 이송하는 단계;
    (b) 상기 작업 다이로 이송된 상기 모재의 리드프레임 또는 리드패드 상에 전도성 접착제를 도트(dot) 형상으로 디스펜싱하는 단계;
    (c) 상기 전도성 접착제의 도포량을 3차원 검사기를 통해 체적 검사하는 단계;
    (d) 상기 모재의 전도성 접착제 상에 베어 칩의 본딩패드를 부착하는 단계;
    (e) 상기 전도성 접착제를 소정의 온도에서 경화시키는 단계; 및
    (f) 상기 모재 상에 부착된 상기 베어 칩의 위치와, 상기 모재와 상기 베어 칩 사이에 부착된 전도성 접착제의 경화 상태를 엑스레이(X-Ray) 검사기로 투과 검사하는 단계;를 포함하는,
    칩 접착 방법.
  2. 제1항에 있어서,
    상기 전도성 접착제는,
    이방성 도전 접착제(anisotropic conductive adhesive; ACA), 등방성 도전 접착제(isotropic conductive adhesive), 혼합형 절연수지(blend type insulating resin) 중 어느 하나로 구성된,
    칩 접착 방법.
  3. 제1항에 있어서,
    상기 전도성 접착제는,
    페이스트(paste) 또는 겔상(gel phase) 형태로 이루어지고,
    은(Ag)이 함유된 에폭시 수지 접착제이며, 25℃에서 15∼25 파스칼 세컨드(Pa.s)의 점도(Viscosity)와 5.5의 요변성(Thixotropy)을 갖는,
    칩 접착 방법.
  4. 제1항에 있어서,
    상기 전도성 접착제는 디스펜싱 툴(dispensing tool)을 사용하여 도트 형상으로 형성되되, 10∼20nl 또는 510ng의 량과 150∼250㎛의 도트 사이즈를 갖는,
    칩 접착 방법.
  5. 제1항에 있어서,
    상기 (e)단계에서 경화는 오븐 경화(oven cure) 또는 스냅 경화(snap cure)를 실시하며, 120℃에서 10분 또는 150℃에서 3분으로 경화하는,
    칩 접착 방법.
  6. 제1항에 있어서,
    상기 모재는 PCB, FPCB, LED 리드 프레임, IC, 반도체 기판 중 어느 하나인 것을 특징으로 하는,
    칩 접착 방법.
KR1020140194576A 2014-12-31 2014-12-31 전도성 접착제를 이용한 칩 접착 방법 KR101518760B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140194576A KR101518760B1 (ko) 2014-12-31 2014-12-31 전도성 접착제를 이용한 칩 접착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140194576A KR101518760B1 (ko) 2014-12-31 2014-12-31 전도성 접착제를 이용한 칩 접착 방법

Publications (1)

Publication Number Publication Date
KR101518760B1 true KR101518760B1 (ko) 2015-05-08

Family

ID=53394246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140194576A KR101518760B1 (ko) 2014-12-31 2014-12-31 전도성 접착제를 이용한 칩 접착 방법

Country Status (1)

Country Link
KR (1) KR101518760B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481944A (zh) * 2017-07-14 2017-12-15 武汉联钧科技有限公司 一种半导体器件混合封装方法
KR102214324B1 (ko) * 2019-08-05 2021-02-09 주식회사 티아이랩 반도체 패키지 디스펜싱 장치 및 반도체 패키지 디스펜싱 방법
KR102214325B1 (ko) * 2019-08-05 2021-02-10 주식회사 티아이랩 반도체 패키지 디스펜싱 장치 및 반도체 패키지 디스펜싱 방법
KR20220048768A (ko) * 2020-10-13 2022-04-20 정라파엘 본딩 블록 및 이를 이용한 칩 본딩 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030055130A (ko) * 2001-12-26 2003-07-02 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
KR100674501B1 (ko) * 1999-12-24 2007-01-25 삼성전자주식회사 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
KR20070080324A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 접착력이 있는 폴리이미드층을 이용한 반도체 칩의 접착 및적층 방법
KR20100035160A (ko) * 2007-07-23 2010-04-02 린텍 코포레이션 반도체 장치의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674501B1 (ko) * 1999-12-24 2007-01-25 삼성전자주식회사 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
KR20030055130A (ko) * 2001-12-26 2003-07-02 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
KR20070080324A (ko) * 2006-02-07 2007-08-10 삼성전자주식회사 접착력이 있는 폴리이미드층을 이용한 반도체 칩의 접착 및적층 방법
KR20100035160A (ko) * 2007-07-23 2010-04-02 린텍 코포레이션 반도체 장치의 제조방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481944A (zh) * 2017-07-14 2017-12-15 武汉联钧科技有限公司 一种半导体器件混合封装方法
CN107481944B (zh) * 2017-07-14 2019-08-20 李军 一种半导体器件混合封装方法
KR102214324B1 (ko) * 2019-08-05 2021-02-09 주식회사 티아이랩 반도체 패키지 디스펜싱 장치 및 반도체 패키지 디스펜싱 방법
KR102214325B1 (ko) * 2019-08-05 2021-02-10 주식회사 티아이랩 반도체 패키지 디스펜싱 장치 및 반도체 패키지 디스펜싱 방법
KR20220048768A (ko) * 2020-10-13 2022-04-20 정라파엘 본딩 블록 및 이를 이용한 칩 본딩 방법
KR102441538B1 (ko) 2020-10-13 2022-09-07 정라파엘 본딩 블록 및 이를 이용한 칩 본딩 방법

Similar Documents

Publication Publication Date Title
KR101518760B1 (ko) 전도성 접착제를 이용한 칩 접착 방법
JP3663938B2 (ja) フリップチップ実装方法
TW201340284A (zh) 三維積體電路封裝體及其製造方法
JP6387256B2 (ja) 半導体装置の製造方法
JP2011171539A (ja) モジュールの製造方法
WO2011102096A1 (ja) 高周波モジュールの製造方法
US8936968B2 (en) Flip chip package manufacturing method
US20110079926A1 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
CN210626295U (zh) 芯片粘接界面剪切强度测试装置
JP2012089740A (ja) 半導体装置の製造方法及び接合方法
JP2009141267A (ja) 電気部品の実装方法及び実装装置
KR100910218B1 (ko) 프로브 본딩장치 및 방법
TW201519718A (zh) 焊膏印刷裝置及焊膏印刷方法
JP2007300052A (ja) フリップチップ実装の部品とその製造方法
CN109937615B (zh) 用于柔性电路电缆连接的方法和装置
JP2002299809A (ja) 電子部品の実装方法および実装装置
KR100771360B1 (ko) 패키지용 회로기판의 제조방법
KR100800594B1 (ko) 엘시디용 씨오에프 엔시피 패키징 장치
JP2008091408A (ja) 半導体装置およびその製造方法
CN208225867U (zh) 一种封装结构
JP2016189427A (ja) 実装方法および実装装置
JP2005030829A (ja) プッシャおよび半導体装置の特性検査装置
CN104037093A (zh) 一种基于aaqfn的二次曝光和二次塑封的封装件及其制作工艺
Luthra Process challenges and solutions for embedding Chip-On-Board into mainstream SMT assembly
Malik et al. Die-Level Thinning for Flip-Chip Integration on Flexible Sub-Strates. Electronics 2022, 11, 849

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant