KR20130007124A - 유기 보호막을 갖는 조인트 구조 - Google Patents

유기 보호막을 갖는 조인트 구조 Download PDF

Info

Publication number
KR20130007124A
KR20130007124A KR1020110063795A KR20110063795A KR20130007124A KR 20130007124 A KR20130007124 A KR 20130007124A KR 1020110063795 A KR1020110063795 A KR 1020110063795A KR 20110063795 A KR20110063795 A KR 20110063795A KR 20130007124 A KR20130007124 A KR 20130007124A
Authority
KR
South Korea
Prior art keywords
bump
lower bump
substrate
joint structure
package
Prior art date
Application number
KR1020110063795A
Other languages
English (en)
Inventor
최주일
진정기
이의형
박정우
김형석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110063795A priority Critical patent/KR20130007124A/ko
Priority to US13/535,766 priority patent/US9082680B2/en
Publication of KR20130007124A publication Critical patent/KR20130007124A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565—Only outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13566—Both on and outside the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

하부 기판 상에 배치된 하부 범프와 상부 기판 하에 배치된 상부 범프 사이에 제공된 솔더 부를 포함하고, 상기 하부 범프는 측면 상에 형성된 유기 보호막을 포함하는 조인트 구조가 제안된다.

Description

유기 보호막을 갖는 조인트 구조{Joint Structure Having an Organic Preservative Film}
본 발명은 유기 보호막을 갖는 조인트 구조에 관한 것이다.
구리를 이용한 솔더 조인트 기술이 개발, 적용되고 있다.
본 발명이 해결하려는 과제는 유기 보호막을 갖는 조인트 구조를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는 유기 보호막을 갖는 소자 적층 구조, 패키지 적층 구조, 및 패키지 실장 구조를 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 유기 보호막을 갖는 조인트 구조를 형성하는 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 유기 보호막을 갖는 소자 적층 구조, 패키지 적층 구조, 및 패키지 실장 구조를 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 유기 보호막을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 유기 보호막을 형성하는 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 유기 보호막을 가진 조인트 구조를 포함하는 반도체 모듈 및 전자 시스템을 제공하는 것이다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하려는 과제를 달성하기 위한 본 발명의 기술적 사상에 의한 조인트 구조는, 하부 기판 상에 배치된 하부 범프와 상부 기판 하에 배치된 상부 범프 사이에 제공된 솔더 부를 포함하고, 상기 하부 범프는 측면 상에 형성된 유기 보호막을 포함할 수 있다.
응용 실시예에서, 상기 하부 범프 및 상기 상부 범프는 구리를 포함할 수 있다.
응용 실시예에서, 상기 하부 범프는 제1 금속을 포함하는 제1 하부 범프 및 상기 제1 하부 범프 상에 형성되고 상기 제1 금속과 다른 제2 금속을 포함하는 제2 하부 범프를 포함할 수 있다.
응용 실시예에서, 상기 제1 금속은 니켈을 포함하고, 상기 제2 금속은 구리를 포함할 수 있다.
응용 실시예에서, 상기 제1 금속은 니켈을 포함하고, 상기 제2 금속은 구리를 포함 포함할 수 있다.
응용 실시예에서, 상기 보호막은 상기 제2 하부 범프의 측면 상에 형성되고, 상기 제1 하부 범프의 측면 상에는 형성되지 않을 수 있다.
응용 실시예에서, 상기 하부 기판 및 상기 상부 기판은 웨이퍼를 포함 포함할 수 있다.
응용 실시예에서, 상기 유기 보호막은 벤조트리아졸, 이미다졸, 이미노기, 아미노기, 및 니트로젠기 중 어느 하나를 포함 포함할 수 있다.
응용 실시예에서, 상기 솔더 부의 측면은 상기 하부 범프의 측면의 외부로 돌출할 수 있다.
응용 실시예에서, 상기 솔더 부는 상기 하부 범프의 상면과 접촉하고, 측면과 접촉하지 않을 수 있다.
응용 실시예에서, 상기 보호막은 상기 하부 범프의 상면 상에 형성되지 않을 수 있다.
응용 실시예에서, 조인트 구조는, 상기 하부 범프 하에 형성된 하부 전도체를 더 포함 포함할 수 있다.
응용 실시예에서, 상기 하부 전도체는 상기 하부 기판 내에 형성된 비아 플러그를 포함 포함할 수 있다.
응용 실시예에서, 조인트 구조는, 상기 상부 범프 상에 형성된 상부 전도체를 더 포함 포함할 수 있다.
응용 실시예에서, 상기 상부 전도체는 상기 상부 기판 내에 형성된 비아 플러그를 포함 포함할 수 있다.
상기 해결하려는 과제를 달성하기 위한 본 발명의 기술적 사상에 의한 조인트 구조는, 하부 비아 플러그 상에 형성된 하부 범프와 상부 비아 플러그 하에 형성된 상부 범프 사이에 제공된 솔더 부를 포함하고, 상기 하부 범프의 일 부분은 상기 솔더 부와 직접적으로 접촉하고, 상기 일 부분을 제외한 상기 하부 범프의 다른 부분 상에 형성된 유기 보호막을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 조인트 구조 및 적층 구조는 금속 범프의 표면에 산화막이 형성되는 것을 방지할 수 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 조인트 구조 및 적층 구조는 범프와 솔더 부 간의 안정한 물리적/전기적 접촉을 제공할 수 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 조인트 구조 및 적층 구조는 신뢰성 높은 전자 소자를 제공할 수 있다.
본 발명의 기술적 사상의 다양한 실시예들은, 구체적으로 언급되지 않은 다양한 효과를 제공할 수 있다는 것이 충분히 이해될 수 있을 것이다.
도 1a 내지 1o는 본 발명의 기술적 사상의 다양한 실시예들에 의한 조인트 구조들의 개념적인 종단면도들이다.
도 2a 내지 2p는 본 발명의 기술적 사상의 다양한 실시예들에 의한 조인트 구조들의 개념적인 종단면도들이다.
도 3a 내지 3d는 본 발명의 기술적 사상의 다양한 실시예들에 의한 소자 적층 구조들을 도시한 개념적인 측면도 또는 종단면도들이다.
도 4a 내지 4e는 본 발명의 기술적 사상의 다양한 실시예들에 의한 패키지 적층 구조들을 도시한 개념적인 측면도 또는 종단면도들이다.
도 5a 내지 5d는 본 발명의 기술적 사상의 다양한 실시예들에 의한 패키지 실장(mount) 구조들을 도시한 개념적인 측면도 또는 종단면도들이다.
도 6a 내지 6e는 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조를 형성하는 방법을 설명하는 도면들이다.
도 7a 내지 7c는 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조를 형성하는 방법을 설명하는 도면들이다.
도 8a 내지 8c는 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조를 형성하는 방법을 설명하는 도면들이다.
도 9 내지 11은 본 발명의 기술적 사상의 실시예들에 의한 반도체 모듈들 및 전자 시스템을 개략적으로 나타낸 블록도들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해 질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려 주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에 첨부된 도면들에 도시된 각 구성 요소들의 모양 또는 크기 등은 본 발명의 기술적 사상을 이해하기 쉽게 설명하기 위하여 상대적 또는 개념적으로 간략화되거나 과장될 수 있다.
도 1a 내지 1o는 본 발명의 기술적 사상의 다양한 실시예들에 의한 조인트 구조들의 개념적인 종단면도들이다.
도 1a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100a)는, 하부 기판(110) 상에 배치된 하부 범프(130a)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150a)를 포함하고, 하부 범프(130a)는 측면 상에 형성된 보호막(160a, preservative film)을 포함할 수 있다.
하부 기판(110) 및 상부 기판(120)은 웨이퍼, 반도체 칩, 패키지 기판, 모듈 보드 또는 마더 보드 중 어느 하나일 수 있다. 하부 범프(130a) 및 상부 범프(140)는 입출력 패드, 랜드, 또는 배선의 일부로 이해될 수 있다. 하부 범프(130a) 및 상부 범프(140)는 구리(Cu, copper)를 포함할 수 있다. 예를 들어, 하부 범프(130a) 및 상부 범프(140)의 표면들은 구리를 포함할 수 있다.
솔더 부(150a)는 주석 및 은 등의 솔더 물질을 포함할 수 있다. 예를 들어, 솔더 부(150a)는 솔더 볼을 포함할 수 있다. 본 실시예에서, 예시적으로, 솔더 부(150a)가 하부 범프(130a)의 상면 전체 및 상부 범프(140)의 하면 전체와 접촉하는 것으로 가정, 도시되었다. 즉, 솔더부(150a)는 하부 범프(130a)의 상면의 일부 및 상부 범프(140)의 하면의 일부와 접촉할 수 있다.
보호막(160a)은 솔더 부(150a)와 접촉하지 않는 하부 범프(130a)의 표면 상에 형성될 수 있다. 예를 들어, 솔더 부(150a)가 하부 범프(130a)의 상부 표면과 전체적으로 접촉할 경우, 보호막(160a)은 하부 범프(130a)의 측면들 상에 형성될 수 있다. 보호막(160a)은 하부 범프(130a)의 표면이 산화되는 것을 방지할 수 있다. 즉, 하부 범프(130a)의 표면 상에 산화물이 형성되는 것을 방지할 수 있다. 하부 범프(130a)의 표면이 구리를 포함하는 경우, 하부 범프(130a)의 표면 상에 구리 산화물이 형성되는 것을 방지할 수 있다. 예를 들어, 구리 산화물 제거제를 포함하는 산성 용액과 보호막(160a)이 혼합되어 구리 산화물이 제거되면서 동시에 보호막(160a)이 형성될 수 있다. 보호막(160a)은 약 0.1 내지 1 ㎛의 두께의 다중 레이어 또는 1 내지 7Å의두께의 모노 레이어로서 매우 얇게 제공될 수 있다. 보호막(160a)은 유기물을 포함할 수 있다. 구체적으로, 보호막(160a)은 유기 화합물을 포함할 수 있다. 보호막(160a)에 대한 보다 상세한 설명은 후술될 것이다.
도 1b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100b)는, 하부 기판(110) 상에 배치된 하부 범프(130b)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150b)를 포함하고, 하부 범프(130b)는 측면 및 상면의 일부 상에 형성된 보호막(160b)을 포함할 수 있다. 솔더 부(150b)는 하부 범프(130b)의 상면의 일부와 접촉할 수 있다. 즉, 하부 범프(130b)의 상면의 일부가 보호막(160b)으로 덮일 수 있다.
도 1c를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100c)는, 하부 기판(110) 상에 배치된 하부 범프(130c)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150c)를 포함하고, 하부 범프(130c)는 측면의 일부 상에 형성된 보호막(160c)을 포함할 수 있다. 솔더 부(150c)가 하부 범프(130c)의 측면의 일부와 접촉할 수 있다. 즉, 하부 범프(130c)의 측면의 일부가 보호막(160c)으로 덮일 수 있다.
도 1d를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100d)는, 하부 기판(110) 상에 배치된 하부 범프(130d)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150d)를 포함하고, 하부 범프(130d)는 측면 상에 형성된 보호막(160d)을 포함할 수 있다. 솔더 부(150d)는 하부 범프(130d)의 상면의 전체와 접촉할 수 있다. 하부 범프(130d)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다. 제1 하부 범프(131)와 제2 하부 범프(133)의 측벽들은 수직적으로 정렬될 수 있다. 제1 하부 범프(131)와 제2 하부 범프(133)는 서로 다른 도전체, 예를 들어 금속을 포함할 수 있다. 예를 들어, 제1 하부 범프(131)는 니켈을 포함할 수 있고 제2 하부 범프(133)는 구리를 포함할 수 있다. 제1 하부 범프(131)와 제2 하부 범프(133)가 서로 다른 도전체를 포함할 경우, 하부 범프(130d) 또는 하부 기판(110)에 가해지는 열적 스트레스가 상쇄될 수 있다. 예를 들어, 제1 하부 범프(131)가 텐사일 스트레스를 유발하고, 제2 하부 범프(133)가 컴프레시브 스트레스를 유발하는 경우, 텐사일 스트레스와 컴프레시브 스트레스가 상쇄될 수 있다. 반대로, 제1 하부 범프(131)가 컴프레시브 스트레스를 유발하고, 제2 하부 범프(133)가 텐사일 스트레스를 유발하는 경우, 컴프레시브 스트레스와 텐사일 스트레스가 상쇄될 수 있다. 구리의 저항이 니켈보다 낮으므로, 제1 하부 범프(131d)가 제2 하부 범프(133)보다 상대적으로 얇게 형성되면 조인트 구조(100d)의 저항이 상대적으로 작아질 수 있다. 예를 들어, 제1 하부 범프(131)의 두께(Dl)는 제2 하부 범프(133)의 두께(Du)와 같거나 얇을 수 있다.
도 1e를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100e)는, 하부 기판(110) 상에 배치된 하부 범프(130e)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150e)를 포함하고, 하부 범프(130e)는 측면 및 상면의 일부 상에 형성된 보호막(160e)을 포함할 수 있다. 솔더 부(150e)는 하부 범프(130e)의 상면의 일부와 접촉할 수 있다. 즉, 하부 범프(130e)의 상면의 일부가 보호막(160e)으로 덮일 수 있다. 하부 범프(130e)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다.
도 1f를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100f)는, 하부 기판(110) 상에 배치된 하부 범프(130f)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150f)를 포함하고, 하부 범프(130f)는 측면의 일부 상에 형성된 보호막(160f)을 포함할 수 있다. 솔더 부(150f)가 하부 범프(130f)의 측면의 일부와 접촉할 수 있다. 즉, 하부 범프(130f)의 측면의 일부가 보호막(160f)으로 덮일 수 있다. 하부 범프(130f)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다.
도 1g를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100g)는, 하부 기판(110) 상에 배치된 하부 범프(130g)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150g)를 포함하고, 하부 범프(130g)는 측면의 일부 상에 형성된 보호막(160g)을 포함할 수 있다. 솔더 부(150g)는 하부 범프(130g)의 상면과 접촉할 수 있다. 하부 범프(130g)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다. 보호막(160g)은 제2 하부 범프(133)의 측면 상에만 형성될 수 있다. 즉, 제1 하부 범프(131)의 측면 상에는 형성되지 않을 수 있다. 제1 하부 범프(131)는 니켈을 포함할 수 있고, 제2 하부 범프(133)는 구리를 포함할 수 있다.
도 1h를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100h)는, 하부 기판(110) 상에 배치된 하부 범프(130h)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150h)를 포함하고, 하부 범프(130h)는 측면의 일부 및 상면의 일부 상에 형성된 보호막(160h)을 포함할 수 있다. 솔더 부(150h)는 하부 범프(130h)의 상면의 일부와 접촉할 수 있다. 즉, 하부 범프(130h)의 상면의 일부가 보호막(160h)으로 덮일 수 있다. 하부 범프(130h)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다. 보호막(160h)은 제2 하부 범프(133)의 상면의 일부 및 측면 상에만 형성될 수 있다. 즉, 제1 하부 범프(131)의 측면 상에는 형성되지 않을 수 있다.
도 1i를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100i)는, 하부 기판(110) 상에 배치된 하부 범프(130i)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150i)를 포함하고, 하부 범프(130i)는 측면의 일부 상에 형성된 보호막(160i)을 포함할 수 있다. 솔더 부(150i)가 하부 범프(130i)의 측면의 일부와 접촉할 수 있다. 하부 범프(130i)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다. 보호막(160i)은 제2 하부 범프(133)의 측면 상에만 형성될 수 있다. 즉, 제1 하부 범프(131)의 측면 상에는 형성되지 않을 수 있다. 제1 하부 범프(131)는 니켈을 포함할 수 있고, 제2 하부 범프(133)는 구리를 포함할 수 있다.
도 1j를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100j)는, 하부 기판(110) 상에 배치된 하부 범프(130j)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150j)를 포함하고, 하부 범프(130j)는 측면 상에 형성된 보호막(160j)을 포함할 수 있다. 솔더 부(150j)의 측면들은 하부 범프(130j) 및 상부 범프(140)의 측벽들의 외부로 돌출될 수 있다.
도 1k를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100k)는, 하부 기판(110) 상에 배치된 하부 범프(130k)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150k)를 포함하고, 하부 범프(130k)는 측면 상에 형성된 보호막(160k)을 포함할 수 있다. 솔더 부(150k)의 측면들은 하부 범프(130k) 및 상부 범프(140)의 측벽들의 외부로 돌출될 수 있다. 솔더 부(150k)는 상부 범프(140)의 측면의 일부 또는 보호막(160k)의 측면의 일부와 접촉할 수 있다. 솔더 부(150k)는 상부 범프(140)의 측면의 일부 및 보호막(160k)의 측면의 일부 중, 어느 한 곳에만 형성될 수도 있다.
도 1l을 참조하면, 본 발명의 일 실시예에 의한 조인트 구조(100l)는, 하부 기판(110) 상에 배치된 하부 범프(130l)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150l)를 포함하고, 하부 범프(130l)는 측면 상에 형성된 보호막(160l)을 포함할 수 있다. 솔더 부(150l)의 측면들은 하부 범프(130l) 및 상부 범프(140)의 측벽들의 외부로 돌출될 수 있다. 하부 범프(130l)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다. 보호막(160l)은 제2 하부 범프(133)의 측면 상에만 형성될 수 있다. 즉, 제1 하부 범프(131)의 측면 상에는 형성되지 않을 수 있다.
도 1m을 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100m)는, 하부 기판(110) 상에 배치된 하부 범프(130m)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150m)를 포함하고, 하부 범프(130m)는 측면 상에 형성된 보호막(160m)을 포함할 수 있다. 솔더 부(150m)의 측면들은 하부 범프(130m) 및 상부 범프(140)의 측벽들의 외부로 돌출될 수 있다. 솔더 부(150m)는 상부 범프(140)의 측면의 일부 또는 보호막(160m)의 측면의 일부와 접촉할 수 있다. 솔더 부(150m)는 상부 범프(140)의 측면의 일부 및 보호막(160m)의 측면의 일부 중, 어느 한 곳에만 형성될 수도 있다. 하부 범프(130m)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다. 보호막(160m)은 제2 하부 범프(133)의 측면 상에만 형성될 수 있다. 즉, 제1 하부 범프(131)의 측면 상에는 형성되지 않을 수 있다.
도 1n을 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100n)는, 하부 기판(110) 상에 배치된 하부 범프(130n)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150n)를 포함하고, 하부 범프(130n)는 측면 상에 형성된 보호막(160n)을 포함할 수 있다. 솔더 부(150n)의 측면들은 하부 범프(130n) 및 상부 범프(140)의 측벽들의 외부로 돌출될 수 있다. 하부 범프(130n)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다. 보호막(160n)은 제1 하부 범프(131) 및 제2 하부 범프(133)의 측면 상에 모두 형성될 수 있다.
도 1o를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(100o)는, 하부 기판(110) 상에 배치된 하부 범프(130o)와 상부 기판(120) 하에 배치된 상부 범프(140) 사이에 제공된 솔더 부(150o)를 포함하고, 하부 범프(130o)는 측면 상에 형성된 보호막(160o)을 포함할 수 있다. 솔더 부(150o)의 측면들은 하부 범프(130o) 및 상부 범프(140)의 측벽들의 외부로 돌출될 수 있다. 솔더 부(150o)는 상부 범프(140)의 측면의 일부 또는 보호막(160o)의 측면의 일부와 접촉할 수 있다. 솔더 부(150o)는 상부 범프(140)의 측면의 일부 및 보호막(160o)의 측면의 일부 중, 어느 한 곳에만 형성될 수도 있다. 하부 범프(130n)는 하부 기판(110) 상의 제1 하부 범프(131) 및 제1 하부 범프(131) 상의 제2 하부 범프(133)를 포함할 수 있다. 보호막(160o)은 제1 하부 범프(131) 및 제2 하부 범프(133)의 측면 상에 모두 형성될 수 있다. 본 명세서에 도시되지 않았더라도, 도 1a 내지 1o에 도시된 다양한 모양의 조인트 구조들(100a-100o)이 서로 다양하게 조합될 수 있는 것으로 이해되어야 한다.
도 2a 내지 2p는 본 발명의 기술적 사상의 다양한 실시예들에 의한 조인트 구조들의 개념적인 종단면도들이다. 도 2a 내지 2p에서는, 예시적으로 도 1a의 조인트 구조(100a)가 도시되지만, 다른 조인트 구조들(100b-100o)이 다양하게 조합될 수 있는 것으로 이해되어야 한다.
도 2a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200a)는 하부 기판(210) 상에 배치된 하부 범프(230a)와 상부 기판(220) 하에 배치된 상부 범프(240) 사이에 제공된 솔더 부(250), 하부 범프(230a)의 측면 상에 형성된 보호막(260), 및 하부 기판(210)과 하부 범프(230a)를 연결하는 하부 전도체(270L)를 포함할 수 있다. 예를 들어, 하부 기판(210)이 웨이퍼일 경우, 하부 랜드(270L)는 금속 배선(metal interconnection), 재배선 구조(re-distribution structure), 실리콘 관통 비아(TSV, through silicon via), 또는 금속 패드(metal pad) 중 어느 하나일 수 있다. 하부 전도체(270L)의 측면은 하부 절연체(275L)로 감싸일 수 있다. 하부 절연체(275L)는 실리콘 산화물, 실리콘 질화물, 폴리이미드, PSPI, BCB(benzocyclobutene), 에폭시, 플라스틱, 세라믹, 또는 다양한 레진을 포함할 수 있다. 솔더 부(250) 및 보호막(250)의 모양은 도 1a 내지 1c, 1j, 및 1k를 참조하여 보다 다양하게 응용될 수 있다.
도 2b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200b)는 도 2a에 도시된 조인트 구조(200a)와 비교하여, 하부 범프(230b)는 제1 하부 범프(231) 및 제2 하부 범프(233)를 포함할 수 있다. 제1 하부 범프(231), 제2 하부 범프(233), 및 보호막(260)은 도 1d 내지 1i를 참조하여 보다 상세하게 이해될 수 있다.
도 2c를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200c)는 도 2a에 도시된 조인트 구조(200a)와 비교하여, 상부 기판(220)과 상부 범프(240)를 연결하는 상부 전도체(270U)를 더 포함할 수 있다. 예를 들어, 상부 기판(220)이 웨이퍼일 경우, 상부 전도체(270U)는 금속 배선(metal interconnection), 재배선 구조(re-distribution structure), 실리콘 관통 비아(TSV, through silicon via), 또는 금속 패드(metal pad) 중 어느 하나일 수 있다. 상부 전도체(270U)의 측면은 상부 절연체(275U)로 감싸일 수 있다. 상부 절연체(275U)는 실리콘 산화물, 실리콘 질화물, 폴리이미드, PSPI, BCB(benzocyclobutene), 에폭시, 플라스틱, 세라믹, 또는 다양한 레진을 포함할 수 있다. 솔더 부(250) 및 보호막(260)의 모양은 도 1a 내지 1c, 1j, 및 1k를 참조하여 보다 다양하게 응용될 수 있다.
도 2d를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200d)는, 도 2c에 도시된 조인트 구조(200c)와 비교하여, 하부 범프(230d)는 제1 하부 범프(231) 및 제2 하부 범프(233)를 포함할 수 있다. 제1 하부 범프(231), 제2 하부 범프(233), 및 보호막(260)은 도 1d 내지 1i를 참조하여 보다 상세하게 이해될 수 있다.
도 2e를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200e)는 하부 기판(210) 상에 배치된 하부 범프(230e)와 상부 기판(220) 하에 배치된 상부 범프(240) 사이에 제공된 솔더 부(250), 하부 범프(230e)의 측면 상에 형성된 보호막(260), 하부 기판(210)의 내부 또는 상부에 배치된 제1 하부 전도체(280L), 및 하부 범프(230e)와 제1 하부 전도체(280L)를 연결하는 제2 하부 전도체(281L)를 포함할 수 있다. 제2 하부 전도체(281L)는 하부 절연체(285L)로 감싸일 수 있다. 하부 기판(210)이 웨이퍼인 경우, 제1 하부 전도체(280L)는 금속 배선을 포함할 수 있고 제1 하부 전도체(281L)는 비아 플러그, 패드 또는 재배선 구조 중 하나를 포함할 수 있다. 하부 기판(210)이 PCB(printed circuit board)인 경우, 제1 하부 전도체(280L)는 PCB 내부의 금속 배선 또는 금속 면(metal plane)을 포함할 수 있고, 제2 하부 전도체(281L)는 PCB 내부의 금속 비아 플러그 또는 랜드 중 하나를 포함할 수 있다. 하부 절연체(285L)는 실리콘 산화물, 실리콘 질화물, 폴리이미드, PSPI, BCB(benzocyclobutene), 에폭시, 플라스틱, 세라믹, 또는 다양한 레진을 포함할 수 있다. 본 실시예에 의한 조인트 구조(200e)는 상부 기판(220)과 상부 범프(240)를 연결하는 상부 전도체(270U)를 더 포함할 수 있다. 상부 전도체(270U)는 상부 절연체(275U)를 더 포함할 수 있다. 상부 전도체(270U) 및 상부 절연체(275U)는 도 2c를 참조하여 보다 상세하게 이해될 수 있다.
도 2f를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200f)는 도 2e에 도시된 조인트 구조(200e)와 비교하여, 하부 범프(230f)는 제1 하부 범프(231) 및 제2 하부 범프(233)를 포함할 수 있다. 제1 하부 범프(231), 제2 하부 범프(233), 및 보호막(260)은 도 1d 내지 1i를 참조하여 보다 상세하게 이해될 수 있다.
도 2g를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200g)는, 하부 기판(210) 상에 배치된 하부 범프(230g)와 상부 기판(220) 하에 배치된 상부 범프(240) 사이에 제공된 솔더 부(250), 하부 범프(230g)의 측면 상에 형성된 보호막(260), 하부 기판(210)의 내부 또는 상부에 배치된 제1 하부 전도체(280L), 하부 범프(230g)와 제1 하부 전도체(280L)를 연결하는 제2 하부 전도체(281L), 및 상부 기판(220)의 내부 또는 하부에 배치된 제1 상부 전도체(280U), 상부 범프(250)와 제1 상부 전도체(280U)를 연결하는 제2 상부 전도체(281U)를 포함할 수 있다. 제2 하부 전도체(281L)는 하부 절연체(285L)로 감싸일 수 있고 제2 상부 전도체(281U)는 상부 절연체(285U)로 감싸일 수 있다. 본 조인트 구조(200g)는 도 2e의 조인트 구조(200e)를 참조하여 보다 상세하게 이해될 수 있다.
도 2h를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200h)는, 도 2g의 조인트 구조(200g)와 비교하여, 하부 범프(230h)는 제1 하부 범프(231) 및 제2 하부 범프(233)를 포함할 수 있다. 제1 하부 범프(231), 제2 하부 범프(233), 및 보호막(260)은 도 1d 내지 1i를 참조하여 보다 상세하게 이해될 수 있다.
도 2i를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200i)는 하부 기판(210) 상에 배치된 하부 범프(230i)와 상부 기판(220) 하에 배치된 상부 범프(240) 사이에 제공된 솔더 부(250), 하부 범프(230i)의 측면 상에 형성된 보호막(260), 하부 범프(230i)와 연결되도록 하부 기판(210) 내에 형성된 하부 비아 플러그(290L), 및 상부 범프(240)과 연결되도록 상부 기판(220) 내에 형성된 상부 비아 플러그(290U)를 포함할 수 있다. 하부 비아 플러그(290L) 및 상부 비아 플러그(290U)는 기둥(pillar) 형태로 형성될 수 있다. 하부 비아 플러그(290L) 및 상부 비아 플러그(290U)는 실리콘 관통 비아(TSV, through silicon via)를 포함할 수 있다.
도 2j를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200j)는 도 2i에 도시된 조인트 구조(200i)와 비교하여, 하부 범프(230j)는 제1 하부 범프(231) 및 제2 하부 범프(233)를 포함할 수 있다. 제1 하부 범프(231), 제2 하부 범프(233), 및 보호막(260)은 도 1d 내지 1i를 참조하여 보다 상세하게 이해될 수 있다.
도 2k를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200k)는 하부 기판(210) 상에 배치된 하부 범프(230k)와 상부 기판(220) 하에 배치된 상부 범프(240) 사이에 제공된 솔더 부(250), 하부 범프(230k)의 측면 상에 형성된 보호막(260), 하부 범프(230k)와 연결되도록 하부 기판(210) 내에 형성된 하부 비아 플러그(290L), 및 상부 범프(240)과 연결되도록 상부 기판(220) 내에 형성된 상부 비아 플러그(290U)를 포함할 수 있다. 하부 비아 플러그(290L)의 측면 및 상부 비아 플러그(290U)의 측면은 하부 라이너(295L) 및 상부 라이너(295U)로 감싸일 수 있다. 하부 라이너(295L) 및 상부 라이너(295U)가 절연성 물질을 포함하는 경우, 하부 라이너(295L) 및 상부 라이너(295U)는 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다. 하부 라이너(295L) 및 상부 라이너(295U)가 전도성 물질을 포함하는 경우, 하부 라이너(295L) 및 상부 라이너(295U)는 Ti, TiN, TaN 같은 배리어 금속 또는 난반응성(refractory) 금속을 포함할 수 있다. 하부 기판(210)의 상면 및 상부 기판(220)의 하면은 하부 절연층(296L) 및 상부 절연층(296U)으로 덮일 수 있다. 하부 절연층(296L) 및 상부 절연층(296U)은 하부 라이너(295L) 및 상부 라이너(295U)의 측면의 일부들을 감쌀 수 있다. 하부 절연층(296L)은 하부 범프(230k)의 하부에 형성될 수 있다. 하부 절연층(296L)은 하부 범프(230k)의 하면과 접촉할 수 있다. 상부 절연층(296U)은 상부 범프(240)의 상부에 형성될 수 있다. 상부 절연층(296U)은 상부 범프(240)의 상면과 접촉할 수 있다. 하부 절연층(296L) 및 상부 절연층(296U)은 실리콘 산화물, 실리콘 질화물, 폴리이미드, PSPI, BCB(benzocyclobutene), 에폭시, 플라스틱, 세라믹, 또는 다양한 레진을 포함할 수 있다. 따라서, 하부 라이너(295L) 및 상부 라이너(295U)가 절연성 물질을 포함하는 경우, 하부 라이너(295L), 상부 라이너(295U), 하부 절연층(296L) 및 상부 절연층(296U)은 동일한 물질을 포함할 수도 있다.
도 2l을 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200l)는 도 2k에 도시된 조인트 구조(200k)와 비교하여, 하부 범프(230k)는 제1 하부 범프(231) 및 제2 하부 범프(233)를 포함할 수 있다. 제1 하부 범프(231), 제2 하부 범프(233), 및 보호막(260)은 도 1d 내지 1i를 참조하여 보다 상세하게 이해될 수 있다.
도 2m을 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200m)는 도 2k에 도시된 조인트 구조(200k)와 비교하여, 하부 랩핑층(297L) 및 상부 랩핑층(297U)을 더 포함할 수 있다. 하부 랩핑층(297L) 및 상부 랩핑층(297U)은 하부 절연층(296L) 및 상부 절연층(296U)의 표면 상에 형성될 수 있고, 하부 범프(230m) 및 상부 범프(240)의 측면의 일부를 감쌀 수 있다. 하부 랩핑층(297L) 및 상부 랩핑층(297U)은 실리콘 산화물, 실리콘 질화물, 폴리이미드, PSPI, BCB(benzocyclobutene), 에폭시, 플라스틱, 세라믹, 또는 다양한 레진을 포함할 수 있다. 하부 랩핑층(297L) 및 상부 랩핑층(297U)은 하부 절연층(296L) 및 상부 절연층(296U)와 다른 물질을 포함할 수 있다.
도 2n을 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200n)는 도 2m에 도시된 조인트 구조(200m)와 비교하여, 하부 범프(230m)는 제1 하부 범프(231) 및 제2 하부 범프(233)를 포함할 수 있다. 제1 하부 범프(231), 제2 하부 범프(233), 및 보호막(260)은 도 1d 내지 1i를 참조하여 보다 상세하게 이해될 수 있다.
도 2o를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200o)는 도 2m에 도시된 조인트 구조(200m)와 비교하여, 하부 범프(230o) 및 상부 범프(240o)가 저면층들(291L, 291U, bottom layer)을 각각 포함할 수 있다. 저면층들(291L, 291U)은 하부 범프(230o) 및 상부 범프(240o)를 형성하기 위한 씨드층을 포함할 수 있다. 저면층들(291L, 291U)은 하부 범프(230o) 및 상부 범프(240o)와 다른 금속을 포함할 수 있다. 예를 들어, 하부 범프(230o) 및 상부 범프(240o)는 니켈 및/또는 구리를 포함할 수 있고, 저면층들(291L, 291U)은 구리 및/또는 티타늄을 포함할 수 있다.
도 2p를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조(200p)는 도 2o에 도시된 조인트 구조(200o)와 비교하여, 하부 범프(230p)는 제1 하부 범프(231) 및 제2 하부 범프(233)를 포함할 수 있다. 제1 하부 범프(231), 제2 하부 범프(233), 및 보호막(260)은 도 1d 내지 1i를 참조하여 보다 상세하게 이해될 수 있다.
도 3a 내지 3d는 본 발명의 기술적 사상의 다양한 실시예들에 의한 소자 적층 구조들을 도시한 개념적인 측면도 또는 종단면도들이다.
도 3a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 소자 적층 구조(300a)는 단위 소자들(310A-310D) 및 조인트 구조들(320a)을 포함할 수 있다. 조인트 구조들(320a)은 단위 소자들(310A-310D)의 사이에 다수 개가 배치될 수 있다. 단위 소자들(310A-310D)은 각각 하나의 반도체 칩이거나 패키징된 반도체 소자일 수 있다. 즉, 단위 소자들(310A-310D) 웨이퍼 상태이거나 단위 패키지일 수 있다. 조인트 구조들(320a)은 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p)을 참조하여 보다 상세하게 이해될 수 있다. 최하부 단위 소자(310A)의 하부 및 최상부의 단위 소자(310D)의 상부에도 조인트 구조(320a)가 배치될 수 있다.
도 3b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 소자 적층 구조(300b)는 기판(301b) 상에 적층된 다수 개의 단위 소자들(310A-310D) 및 조인트 구조들(320b)을 포함할 수 있다. 조인트 구조들(320b)은 단위 소자들(310A-310D)의 사이에 다수 개가 배치될 수 있다. 단위 소자들(310A-310D)은 각각 하나의 반도체 칩이거나 패키징된 반도체 소자일 수 있다. 즉, 단위 소자들(310A-310D) 웨이퍼 상태이거나 단위 패키지일 수 있다. 기판(301b)은 패키지용 기판, 모듈 보드, 또는 마더 보드일 수 있다. 기판(301b)은 PCB일 수 있다. 조인트 구조들(320b)은 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p)을 참조하여 보다 상세하게 이해될 수 있다.
도 3c를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 소자 적층 구조(300c)는 기판(301c) 상에 적층된 다수 개의 단위 소자들(310A-310D) 및 조인트 구조들(320c1-320c3)을 포함할 수 있다. 조인트 구조들(320c1-320c3)은 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p)을 참조하여 보다 상세하게 이해될 수 있다.
도 3d를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 소자 적층 구조(300d)는 기판(301d) 상에 적층된 다수 개의 단위 소자들(310A-310D) 및 조인트 구조들(320d1-320d3)을 포함할 수 있다. 조인트 구조들(320d1-320d3)은 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p)을 참조하여 보다 상세하게 이해될 수 있다. 최상부에 배치된 조인트 구조(320d1)는 도 2a 내지 2p에 도시된 하부 범프(230a-230p) 또는 하부 전도체들(270L, 280L, 281L) 중 어느 하나일 수 있다.
도 4a 내지 4e는 본 발명의 기술적 사상의 다양한 실시예들에 의한 패키지 적층 구조들을 도시한 개념적인 측면도 또는 종단면도들이다.
도 4a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 패키지 적층 구조(400a)는 기판(401a) 상에 배치된 단위 소자(410a)를 포함하고, 기판(401a)과 단위 소자(410a)들은 조인트 구조(420a)를 이용하여 서로 연결될 수 있다. 기판(400a)은 패키지용 기판을 포함할 수 있다. 예를 들어, 기판(400a)은 PCB를 포함할 수 있다. 단위 소자(410a)은 반도체 칩을 포함할 수 있다. 예를 들어, 단위 소자(410a)는 마이크로프로세서 같은 로직 소자 또는 메모리 소자를 포함할 수 있다. 기판(401a)과 단위 소자(410a)는 조인트 구조(420a)를 이용하여 플립-칩 본딩 방법으로 연결될 수 있다. 조인트 구조(420a)는 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p) 중 어느 하나를 포함할 수 있다.
도 4b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 패키지 적층 구조(400b)는 기판(401b) 상에 배치된 단위 소자들(410a, 415b)을 포함하고, 기판(401a)과 단위 소자들(410a, 415b)은 조인트 구조들(420b1, 420b2)를 이용하여 서로 연결될 수 있다. 본 실시예에서, 하부 단위 소자(410b)는 로직 소자를 포함할 수 있고, 상부 단위 소자(415b)는 메모리 소자를 포함할 수 있다. 상부 단위 소자(415b)는 광역 입출력 메모리 소자(wide I/O memory device)를 포함할 수 있다. 하부 단위 소자(410b)와 상부 단위 소자(415b)는 제1 조인트 구조(420b1)을 이용하여 서로 연결될 수 있고, 기판(401b)과 하부 단위 소자(410b)는 제2 조인트 구조(420b2)를 이용하여 서로 연결될 수 있다. 제1 조인트 구조(420b1)의 일부와 제2 조인트 구조(420b2)의 일부가 관통 비아(420bv, TSV)를 이용하여 서로 연결될 수 있다. 제1 조인트 구조(420b1) 및 제2 조인트 구조(420b2)는 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p) 중 어느 하나를 포함할 수 있다.
도 4c를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 패키지 적층 구조(400c)는 하부 패키지(430c) 및 상부 패키지(440c)를 포함할 수 있다. 하부 패키지(430c)와 상부 패키지(440c)는 패키지간 연결부(450c, inter-package connector)를 이용하여 연결될 수 있다. 하부 패키지(430c)는 하부 패키지 기판(431c) 상에 배치된 하부 반도체 소자(432c)를 포함하고, 하부 반도체 소자(432c)는 조인트 구조들(433c)을 이용하여 하부 패키지 기판(431c)과 연결될 수 있다. 하부 패키지 기판(431c)은 PCB를 포함할 수 있다. 조인트 구조들(433c)은 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p) 중 어느 하나를 포함할 수 있다. 조인트 구조들(433c)의 측면은 하부 언더필 재료(435c)로 감싸일 수 있다. 하부 반도체 소자(432c)의 측면은 하부 몰딩재(436c)로 감싸일 수 있다. 상부 패키지(440c)는 상부 패키지 기판(441c) 상에 배치된 상부 반도체 소자(442c)를 포함하고, 상부 반도체 소자(442c)는 와이어 본딩 구조(443c1, 443c2, 443c3)를 이용하여 상부 패키지 기판(441c)과 연결될 수 있다. 와이어 본딩 구조(443c1, 443c2, 443c3)는 상부 반도체 소자(442c)상의 입출력 패드(443c1), 상부 패키지 기판(441c) 상의 본드 핑거(443c2), 및 둘을 서로 연결하는 본딩 와이어(443c3)를 포함할 수 있다. 상부 반도체 소자(442c)는 다이 접착 필름(445c)을 이용하여 상부 패키지 기판(441c) 상에 접착될 수 있다. 상부 반도체 소자(442c)의 상면 및 상부 패키지 기판(441c)의 상면은 상부 몰딩재(446c)로 몰딩될 수 있다. 패키지간 연결부(450c)도 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p) 중 어느 하나를 포함할 수 있다. 패키지간 연결부(450c)는 상하 높이가 상대적으로 높으므로, 솔더 부(해칭 부분)가 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p)보다 상대적으로 높을 수 있다.
도 4d를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 패키지 적층 구조(400d)는 하부 패키지(430d) 및 상부 패키지(440d)를 포함할 수 있다. 하부 패키지(430d) 및 패키지간 연결부(450d)는 도 4c의 하부 패키지(430c) 및 패키지간 연결부(450c)를 참조하여 이해될 수 있다. 상부 패키지(440d)는 상부 패키지 기판(441d) 상에 배치된 상부 반도체 소자(442d)를 포함하고, 상부 반도체 소자(442d)는 조인트 구조들(447d)을 이용하여 상부 패키지 기판(441d)과 연결될 수 있다. 상부 패키지 기판(441d)은 PCB를 포함할 수 있다. 조인트 구조들(447d)은 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p) 중 어느 하나를 포함할 수 있다. 조인트 구조들(447d)의 측면은 상부 언더필 재료(445d)로 감싸일 수 있다. 상부 반도체 소자(442d)의 측면은 하부 몰딩재(446d)로 감싸일 수 있다.
도 4e를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 패키지 적층 구조(400e)는 하부 패키지(430e) 및 상부 패키지(440e)를 포함할 수 있다. 하부 패키지(430e) 및 패키지간 연결부(450e)는 도 4c의 하부 패키지(430c) 및 패키지간 연결부(450c)를 참조하여 이해될 수 있다. 상부 패키지(440e)는 상부 패키지 기판(441e) 상에 적층된 상부 반도체 소자들(442eA-442eD)를 포함하고, 상부 반도체 소자들(442eA-442eD)은 조인트 구조들(447e1-447e3)을 이용하여 상부 패키지 기판(441e)과 연결될 수 있다. 상부 패키지 기판(441e)은 PCB를 포함할 수 있다. 조인트 구조들(447e1-447e3)은 도 1a 내지 2p에 도시된 조인트 구조들(100a-200p) 중 어느 하나를 포함할 수 있다. 조인트 구조들(447e1-447e3)의 측면은 상부 언더필 재료(445e)로 감싸일 수 있다. 상부 반도체 소자들((442eA-442eD)은 하부 몰딩재(446e)로 감싸일 수 있다. 상부 반도체 패키지(440e)은 도 3a 내지 3d를 참조하여 보다 상세하게 이해될 수 있다.
도 5a 내지 5d는 본 발명의 기술적 사상의 다양한 실시예들에 의한 패키지 실장(mount) 구조들을 도시한 개념적인 측면도 또는 종단면도들이다.
도 5a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 패키지 실장 구조(500a)는 기판(501a) 상에 실장된 반도체 패키지(510a)를 포함하고, 기판(501b)과 반도체 패키지(510a)는 조인트 구조들(520a)을 이용하여 연결될 수 있다. 기판(501a)은 모듈 보드 또는 마더 보드를 포함할 수 있다. 반도체 패키지(510a)는 도 4c를 참조하여 이해될 수 있다. 조인트 구조들(520a)은 도 1a 내지 2p의 조인트 구조들(100a-200p) 중 하나를 포함할 수 있다.
도 5b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 패키지 실장 구조(500b)는 기판(501b) 상에 실장된 반도체 패키지(510b)를 포함하고, 기판(501b)과 반도체 패키지(510b)는 조인트 구조들(520b)을 이용하여 연결될 수 있다. 기판(501b)은 모듈 보드 또는 마더 보드를 포함할 수 있다. 반도체 패키지(510b)는 도 4a 또는 4b를 참조하여 이해될 수 있다. 조인트 구조들(520b)은 도 1a 내지 2p의 조인트 구조들(100a-200p) 중 하나를 포함할 수 있다.
도 5c를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 패키지 실장 구조(500c)는 기판(501c) 상에 실장된 반도체 패키지(510c)를 포함하고, 기판(501c)과 반도체 패키지(510c)는 조인트 구조들(520c)을 이용하여 연결될 수 있다. 기판(501c)은 모듈 보드 또는 마더 보드를 포함할 수 있다. 반도체 패키지(510c)는 도 3a 또는 3b를 참조하여 이해될 수 있다. 조인트 구조들(520c)은 도 1a 내지 2p의 조인트 구조들(100a-200p) 중 하나를 포함할 수 있다.
도 5d를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 패키지 실장 구조(500d)는 기판(501d) 상에 실장된 반도체 패키지(510d)를 포함하고, 기판(501d)과 반도체 패키지(510d)는 조인트 구조들(520d)을 이용하여 연결될 수 있다. 기판(501d)은 모듈 보드 또는 마더 보드를 포함할 수 있다. 반도체 패키지(510d)는 도 3c 또는 3d를 참조하여 이해될 수 있다. 조인트 구조들(520d)은 도 1a 내지 2p의 조인트 구조들(100a-200p) 중 하나를 포함할 수 있다.
도 6a 내지 6e는 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조를 형성하는 방법을 설명하는 도면들이다.
도 6a를 참조하면, 하부 기판(601) 상에 씨드 층(610)이 형성될 수 있다. 하부 기판(601)은 웨이퍼, 반도체 칩, 패키지 기판, 모듈 보드 또는 마더 보드 중 어느 하나일 수 있다. 씨드 층(610)은 스퍼터링 같은 물리적 증착 방법, 화학적 기상 증착 방법 등을 이용하여 형성될 수 있다. 씨드 층(610)은 구리를 포함할 수 있다. 또는 씨드 층(610)은 티타늄 층과 구리 층을 포함할 수 있다. 예를 들어, 씨드 층(610)은 Ti/Cu의 이중 층으로 형성될 수 있다. 도면에는 본 발명의 기술적 사상을 이해하기 쉽도록 간략화 하기 위하여 단층으로 도시되었다. 이후, 마스크 패턴(620)이 형성될 수 있다. 마스크 패턴(620)은 포토레지스트를 포함할 수 있다.
도 6b를 참조하면, 전해/무전해 도금 공정 또는 증착 공정을 수행하여 하부 범프(630)가 형성될 수 있다. 하부 범프(630)와 씨드 층(610)이 물질적으로 동일할 경우, 그 경계면이 사라질 수 있다.
도 6c를 참조하면, 마스크 패턴(620) 및 마스크 패턴(620)의 하부에 위치한 씨드 층(610)이 제거될 수 있다. 씨드 층(610)은 도면에서 보이는 것과 달리 매우 얇게 형성될 수 있다. 따라서, 씨드 층(610)이 제거될 때, 하부 범프(630)는 원래의 모양을 실질적으로 유지할 수 있다. 이 공정에서, 하부 범프(630)의 표면 상에 존재할 수 있는 산화막, 예를 들어 구리 산화막이 제거될 수 있다.
도 6d를 참조하면, 하부 범프(630)의 표면 상에 보호막(660)이 형성될 수 있다. 보호막(660)을 형성하는 공정은 보다 상세하게 후술될 것이다.
도 6e를 참조하면, 하부 범프(630)와 상부 기판(602)의 하면에 형성된 상부 범프(640)가 솔더 부(650)에 의하여 연결되어 도 1a에 도시된 조인트 구조(100a)가 형성될 수 있다. 솔더 부(650)로 하부 범프(630)와 상부 범프(640)를 연결하는 공정은 가열 압착 공정을 포함할 수 있다. 예를 들어, 솔더 부(650)를 약 240℃로 가열하는 공정을 포함할 수 있다. 이 공정에서, 하부 범프(630) 상에 존재하는 보호막(660)의 일부는 물리적 또는 열적 어택을 받아 확산(Diffusion Out), 기화, 승화, 또는 물리적인 파열의 형태로 제거될 수 있다. 즉, 솔더 부(660)와 하부 범프(630)가 직접적으로 접촉할 수 있다
도 7a 내지 7c는 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조를 형성하는 방법을 설명하는 도면들이다.
도 7a를 참조하면, 도 6a 및 6b를 참조하여, 하부 기판(701) 상에 씨드 층(710)이 형성되고, 하부 범프(730)이 형성될 수 있다. 하부 범프(730)는 제1 하부 범프(731) 및 제2 하부 범프(733)를 포함할 수 있다. 제1 하부 범프(731)는 니켈을 포함할 수 있고 제2 하부 범프(733)는 구리를 포함할 수 있다.
도 7b를 참조하면, 마스크 패턴(720) 및 마스크 패턴(720)의 하부에 위치한 씨드 층(710)이 제거될 수 있다. 이 공정에서 제2 하부 범프(733)의 표면 상에 형성된 산화물이 제거될 수 있다.
도 7c를 참조하면, 제2 하부 범프(733)의 표면 상에 보호막(760)이 형성될 수 있다. 이후, 도 6e를 참조한 공정이 더 수행될 수 있다.
도 8a 내지 8c는 본 발명의 기술적 사상의 일 실시예에 의한 조인트 구조를 형성하는 방법을 설명하는 도면들이다.
도 8a를 참조하면, 하부 기판(801) 내에 비아 홀(Vh)이 형성되고, 비아 홀(Vh) 내에 라이너(803)가 형성될 수 있다. 라이너(803)는 하부 기판(801)의 표면 상에도 형성될 수 있다. 라이너(803)는 실리콘 산화물 같은 실리콘 질화물 같은 절연물을 포함할 수 있다.
도 8b를 참조하면, 비아 플러그(805)가 형성될 수 있다. 비아 플러그(805)는 실리콘 관통 비아를 포함할 수 있다. 비아 플러그(805)는 구리 같은 금속을 포함할 수 있다.
도 8c를 참조하면, 씨드 층(810)이 형성될 수 있다. 씨드 층(810)은 비아 플러그(805)의 표면 및/또는 라이너(803)의 표면 상에 형성될 수 있다. 이후, 도 6a 내지 7c를 참조하여 다양한 공정들이 수행되어 도 1a 내지 2p의 조인트 구조들(100a-200p) 중 하나가 형성될 수 있다.
도 6a 내지 6e, 7a 내지 7c, 및 8a 내지 8c는 본 발명의 기술적 사상을 대표적으로 간략하게 도시한 도면들이다. 도 1a 내지 2p에 도시된 다양한 조인트 구조들(100a-200p)을 형성하는 다양한 방법들은 도 6a 내지 8c에 간략하게 설명된 방법들로부터 충분히 응용될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 의한 보호막은 유기물을 함유할 수 있다. 예를 들어, 보호막은 벤조트리아졸(benzotriazole, C6H5N3)을 함유하는 수용액으로부터 형성될 수 있다. 벤조트리아졸은 아래의 화학식 1로 표현될 수 있다.
Figure pat00001
벤조트리아졸은 수용성이므로 수용액 상태로 존재할 수 있다. 수용액 내의 벤조트리아졸은 구리 원소와 결합하여 아래의 화학식 2로 표현되는 구리-벤조트리아졸 화합물로 변환될 수 있다.
Figure pat00002
즉, 보호막은 유기물 및 금속을 함유할 수 있다. 구리-벤조트리아졸 화합물은 구리의 표면에 침착될 수 있다. 구리-벤조트리아졸 화합물은 대기 중에서 안정하므로, 구리 표면에 구리산화(CuO)막이 형성되는 것이 방지될 수 있다. 따라서, 본 발명의 기술적 사상의 일 실시예에 의한 보호막은 구리-벤조트리아졸 화합물을 함유할 수 있다.
본 발명의 기술적 사상의 일 실시예에 의한 보호막은 이미다졸(imadazole)을 함유하는 수용액으로부터 형성될 수 있다. 이미다졸은 아래의 화학식 3으로 표현될 수 있다.
Figure pat00003
이미다졸은 수용액으로 존재할 수 있다. 수용액 내의 이미다졸은 구리 원소와 결합하여 아래의 화학식 4로 표현되는 구리-이미다졸 화합물로 변환될 수 있다.
Figure pat00004
즉, 보호막은 유기물 및 금속을 함유할 수 있다. 구리-이미다졸 화합물은 구리의 표면에 침착될 수 있다. 구리-이미다졸 화합물은 대기 중에서 안정하므로, 구리 표면에 구리산화(CuO)막이 형성되는 것이 방지될 수 있다. 따라서, 본 발명의 기술적 사상의 일 실시예에 의한 보호막은 구리-이미다졸 화합물을 함유할 수 있다.
본 발명의 기술적 사상의 다양한 실시예들에 의한 보호막들은 니트로젠기(-N), 이미노기(=NH, imino group), 또는 아미노기(-NH2, amino group)를 포함하는 수용액으로부터 형성될 수 있다. 니트로젠기, 이미노기, 또는 아미노기는 구리 원소와 결합하여 Cu-N, Cu-NH2, 또는 Cu-NH2를 형성할 수 있고, 각각 구리의 표면에 침착되어 구리의 표면에 구리 산화막이 형성되는 것을 방지할 수 있다. 따라서, 본 발명의 기술적 사상의 다양한 실시예들에 의한 보호막은 다양한 유기 금속 화합물(organic metal compounds)을 함유할 수 있다.
본 발명의 다양한 실시예들에 의한 보호막들은 수용액으로부터 형성될 수 있으므로, 하부 범프를 수용액에 침지(dipping) 후 건조시킴으로써 보호막이 형성될 수 있다. 또는, 보호막은 수용액을 하부 범프의 표면에 분사 후 건조시킴으로써 형성될 수도 있다. 본 발명의 다양한 실시예들에 의한 보호막들은 하부 범프의 표면에 존재할 수 있는 구리 산화물을 제거할 수 있다.
도 9 내지 11은 본 발명의 기술적 사상의 실시예들에 의한 반도체 모듈들 및 전자 시스템을 개략적으로 나타낸 블록도들이다.
도 9를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 반도체 모듈(1000)은 모듈 기판(1100) 상에 배치된 다수 개의 메모리 반도체들(1200) 및 입출력 터미널들(1300)을 포함할 수 있다. 다수 개의 메모리 반도체들(1200) 중 하나는 본 발명의 기술적 사상에 의한 조인트 구조, 소자 적층 구조, 또는 패키지 적층 구조 중 어느 하나를 포함할 수 있다.
도 10을 참조하면, 본 발명의 기술적 사상의 일 실시예 의한 반도체 모듈(2000)은 모듈 기판(2100) 상에 배치된 제어 유닛(2200), 저장 유닛(2300), 및 입출력부들(2400)을 포함할 수 있다. 제어 유닛(2200) 또는 저장 유닛(2300) 중 어느 하나는 본 발명의 기술적 사상에 의한 조인트 구조, 소자 적층 구조, 또는 패키지 적층 구조 중 어느 하나를 포함할 수 있다.
도 11을 참조하면 본 발명의 기술적 사상의 일 실시예에 의한 전자 시스템(3000)은, 인터페이스(3100), 제어부(3200), 저장부(3300), 및 표시부(3400)를 포함할 수 있다. 전자 시스템(3000)은, 동작부(3500) 및/또는 광학적 입출력부(3600)를 더 포함할 수 있다. 인터페이스(3100)는 입출력 기능을 수행할 수 있다. 제어부(3300)는 마이크로프로세서 같은 제어 소자를 포함할 수 있다. 저장부(3300)는 메모리 소자를 포함할 수 있다. 표시부(3400)는 디스플레이를 포함할 수 있다. 동작부(3500)는 신호 송신 또는 사운드 카드를 포함할 수 있다. 광학적 입출력부(3600)는 광센서 또는 광학적 디스크 드라이버를 포함할 수 있다. 저장부(3200)는 본 발명의 기술적 사상에 의한 조인트 구조, 소자 적층 구조, 또는 패키지 적층 구조 중 어느 하나를 포함할 수 있다.
그 외, 도면에 참조 부호가 표시되지 않았거나, 참조 부호만 표시된 구성 요소들은 본 명세서의 다른 도면들 및 그 설명들로부터 그 이름과 기능 등이 쉽게 이해될 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 개략적으로 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야 한다.
100, 200: 조인트 구조 110, 210: 하부 기판
120, 220: 상부 기판 130, 230: 하부 범프
140, 240: 상부 범프 150, 250: 솔더 부
160, 260: 보호막 270L, 280L: 하부 전도체
270U, 280U: 상부 전도체 275L, 285L: 하부 절연체
275U, 285U: 상부 절연체 290L: 하부 비아 플러그
290U: 상부 비아 플러그 295L 하부 라이너
295U: 상부 라이너

Claims (10)

  1. 하부 기판 상에 배치된 하부 범프와 상부 기판 하에 배치된 상부 범프 사이에 제공된 솔더 부를 포함하고,
    상기 하부 범프는 측면 상에 형성된 유기 보호막을 포함하는 조인트 구조.
  2. 제1항에 있어서,
    상기 하부 범프 및 상기 상부 범프는 구리를 포함하는 조인트 구조.
  3. 제1항에 있어서,
    상기 하부 범프는 제1 금속을 포함하는 제1 하부 범프; 및
    상기 제1 하부 범프 상에 형성되고 상기 제1 금속과 다른 제2 금속을 포함하는 제2 하부 범프를 포함하는 조인트 구조.
  4. 제3항에 있어서,
    상기 제1 금속은 니켈을 포함하고, 상기 제2 금속은 구리를 포함하는 조인트 구조.
  5. 제3항에 있어서,
    상기 보호막은 상기 제2 하부 범프의 측면 상에 형성되고, 상기 제1 하부 범프의 측면 상에는 형성되지 않는 조인트 구조.
  6. 제1항에 있어서,
    상기 하부 기판 및 상기 상부 기판은 웨이퍼를 포함하는 조인트 구조.
  7. 제1항에 있어서,
    상기 유기 보호막은 벤조트리아졸, 이미다졸, 이미노기, 아미노기, 및 니트로젠기 중 어느 하나를 포함하는 조인트 구조.
  8. 제1항에 있어서,
    상기 솔더 부의 측면은 상기 하부 범프의 측면의 외부로 돌출하는 조인트 구조.
  9. 제1항에 있어서,
    상기 솔더 부는 상기 하부 범프의 상면과 접촉하고, 측면과 접촉하지 않는 조인트 구조.
  10. 하부 비아 플러그 상에 형성된 하부 범프와 상부 비아 플러그 하에 형성된 상부 범프 사이에 제공된 솔더 부를 포함하고,
    상기 하부 범프의 일 부분은 상기 솔더 부와 직접적으로 접촉하고, 상기 일 부분을 제외한 상기 하부 범프의 다른 부분 상에 형성된 유기 보호막을 포함하는 조인트 구조.
KR1020110063795A 2011-06-29 2011-06-29 유기 보호막을 갖는 조인트 구조 KR20130007124A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110063795A KR20130007124A (ko) 2011-06-29 2011-06-29 유기 보호막을 갖는 조인트 구조
US13/535,766 US9082680B2 (en) 2011-06-29 2012-06-28 Joint structures having organic preservative films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110063795A KR20130007124A (ko) 2011-06-29 2011-06-29 유기 보호막을 갖는 조인트 구조

Publications (1)

Publication Number Publication Date
KR20130007124A true KR20130007124A (ko) 2013-01-18

Family

ID=47389445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110063795A KR20130007124A (ko) 2011-06-29 2011-06-29 유기 보호막을 갖는 조인트 구조

Country Status (2)

Country Link
US (1) US9082680B2 (ko)
KR (1) KR20130007124A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896665B1 (ko) * 2012-01-11 2018-09-07 삼성전자주식회사 반도체 패키지
US20140133105A1 (en) * 2012-11-09 2014-05-15 Nvidia Corporation Method of embedding cpu/gpu/logic chip into a substrate of a package-on-package structure
WO2014205098A1 (en) * 2013-06-19 2014-12-24 Zoll Medical Corporation Systems and methods of determining location using a medical device
JP7255397B2 (ja) * 2019-07-10 2023-04-11 株式会社デンソー 電子装置
CN117378289A (zh) * 2022-04-21 2024-01-09 京东方科技集团股份有限公司 线路板、发光基板、背光模组、显示面板及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR890004583B1 (ko) * 1984-06-29 1989-11-16 히다찌가세이고오교 가부시끼가이샤 금속표면 처리공정
AU5561696A (en) * 1996-04-18 1997-11-07 International Business Machines Corporation Organic-metallic composite coating for copper surface protection
US5808360A (en) 1996-05-15 1998-09-15 Micron Technology, Inc. Microbump interconnect for bore semiconductor dice
US6051879A (en) * 1997-12-16 2000-04-18 Micron Technology, Inc. Electrical interconnection for attachment to a substrate
JP3891838B2 (ja) 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
KR100605314B1 (ko) 2004-07-22 2006-07-28 삼성전자주식회사 재배선 보호 피막을 가지는 웨이퍼 레벨 패키지의 제조 방법
KR20070053555A (ko) 2005-11-21 2007-05-25 삼성전자주식회사 배리어층이 형성된 플립 칩 실장 구조
KR100920053B1 (ko) 2008-01-25 2009-10-07 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
US7968446B2 (en) * 2008-10-06 2011-06-28 Wan-Ling Yu Metallic bump structure without under bump metallurgy and manufacturing method thereof
US7956442B2 (en) 2008-10-09 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Backside connection to TSVs having redistribution lines
US7928534B2 (en) 2008-10-09 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad connection to redistribution lines having tapered profiles
KR20100095268A (ko) 2009-02-20 2010-08-30 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8841766B2 (en) * 2009-07-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall protection structure
US20110049703A1 (en) * 2009-08-25 2011-03-03 Jun-Chung Hsu Flip-Chip Package Structure
DE102009047043A1 (de) * 2009-10-19 2011-04-21 Robert Bosch Gmbh Lötfreie elektrische Verbindung
US8569887B2 (en) * 2009-11-05 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect with oxidation prevention layer
US8922004B2 (en) * 2010-06-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump structures having sidewall protection layers
US8242011B2 (en) * 2011-01-11 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal pillar

Also Published As

Publication number Publication date
US9082680B2 (en) 2015-07-14
US20130000978A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
US11342309B2 (en) Semiconductor packages and methods of forming same
US20210210399A1 (en) Package Structure and Method
US20210351076A1 (en) Wafer Level Package Structure and Method of Forming Same
TWI642157B (zh) 半導體封裝件及其形成方法
TWI683378B (zh) 半導體封裝及其製造方法
TWI637473B (zh) 封裝、半導體元件及封裝的形成方法
US8823144B2 (en) Semiconductor package with interface substrate having interposer
US9502335B2 (en) Package structure and method for fabricating the same
CN103000593B (zh) 用于半导体器件的封装方法和结构
TW201830635A (zh) 半導體封裝中的重佈線層及其形成方法
CN111952274B (zh) 电子封装件及其制法
KR20130007124A (ko) 유기 보호막을 갖는 조인트 구조
TW201839941A (zh) 半導體封裝結構及其製造方法
KR20170045451A (ko) 반도체 패키지, 반도체 패키지의 제조방법, 및 반도체 모듈
US10515883B2 (en) 3D system-level packaging methods and structures
TWI441312B (zh) 具有打線結構之三維立體晶片堆疊封裝結構
TW201803053A (zh) 扇出型多晶片堆疊封裝之電子裝置及形成該裝置之方法
US20150008594A1 (en) Semiconductor packages
US11257786B2 (en) Semiconductor package including molding member, heat dissipation member, and reinforcing member
TWI827335B (zh) 電子封裝件及其製法
US20220392861A1 (en) Electronic package and carrier thereof and method for manufacturing the same
US20240145455A1 (en) Electronic package and manufacturing method thereof
US20230411364A1 (en) Electronic package and manufacturing method thereof
US12002737B2 (en) Electronic package and method of fabricating the same
US20230369188A1 (en) Semiconductor package structure

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid