JP2002083906A - 集積半導体のための支持マトリックス及びそれを製作する方法 - Google Patents
集積半導体のための支持マトリックス及びそれを製作する方法Info
- Publication number
- JP2002083906A JP2002083906A JP2001205045A JP2001205045A JP2002083906A JP 2002083906 A JP2002083906 A JP 2002083906A JP 2001205045 A JP2001205045 A JP 2001205045A JP 2001205045 A JP2001205045 A JP 2001205045A JP 2002083906 A JP2002083906 A JP 2002083906A
- Authority
- JP
- Japan
- Prior art keywords
- support matrix
- bond
- barrier
- anchor
- conductor track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 支持マトリックスと半導体とを隔てる流動可
能なシリコン材料の、ボンドリードのボンド範囲内への
匍匐を確実に阻止する手段を提供する。 【解決手段】 集積半導体のための支持マトリックスで
ある。枠と、導体路組織と、導体路組織を集積半導体に
接続するための少なくとも１つのボンドリード（１）
と、支持マトリックスと半導体とを隔てるための支持マ
トリックス上に配置された流動可能なシリコン組織とを
備えている。ボンドリードは、ボンド範囲（３）と導体
路組織との間に、シリコン組織がボンド範囲（３）上に
流れるのを阻止するバリヤとして少なくとも１つの溝
（７，８）を有している。
能なシリコン材料の、ボンドリードのボンド範囲内への
匍匐を確実に阻止する手段を提供する。 【解決手段】 集積半導体のための支持マトリックスで
ある。枠と、導体路組織と、導体路組織を集積半導体に
接続するための少なくとも１つのボンドリード（１）
と、支持マトリックスと半導体とを隔てるための支持マ
トリックス上に配置された流動可能なシリコン組織とを
備えている。ボンドリードは、ボンド範囲（３）と導体
路組織との間に、シリコン組織がボンド範囲（３）上に
流れるのを阻止するバリヤとして少なくとも１つの溝
（７，８）を有している。
Description
【０００１】
【発明の属する技術分野】本発明は、積層半導体のため
の支持マトリックスであって、ボンド通路にバリヤを有
している形式のもの、及びこのような支持マトリックス
を製作する方法に関する。
の支持マトリックスであって、ボンド通路にバリヤを有
している形式のもの、及びこのような支持マトリックス
を製作する方法に関する。
【０００２】
【従来の技術】μＢＧＡ、ＦＢＧＡなどのような集積半
導体のための現在のミニアチュアケーシングは、本来の
被覆体及びシリコンチップのほかに、支持マトリックス
から成っている。この支持マトリックスは、半導体チッ
プの接点面の安定化及び半導体チップの接点面とケーシ
ングの外部接点との電気的な接続に役立つ。この目的の
ために、支持マトリックスは、枠、例えば５０μmの厚
さの例えば適当に形成されたポリイミドフォイル、並び
に接点面を互いに接続する導体路組織を有している。普
通は半導体チップは支持マトリックスの一方の側に接続
されており、支持マトリックスの他方の側にはケーシン
グの外部ボンディングのための接点が薄板などの上に配
置されている。導体路組織は普通は枠の、半導体チップ
も位置している側に配置されているのに対し、外部接点
は他方の側に位置している。導体路組織と外部接点との
間の接続は枠内の孔によって達成される。
導体のための現在のミニアチュアケーシングは、本来の
被覆体及びシリコンチップのほかに、支持マトリックス
から成っている。この支持マトリックスは、半導体チッ
プの接点面の安定化及び半導体チップの接点面とケーシ
ングの外部接点との電気的な接続に役立つ。この目的の
ために、支持マトリックスは、枠、例えば５０μmの厚
さの例えば適当に形成されたポリイミドフォイル、並び
に接点面を互いに接続する導体路組織を有している。普
通は半導体チップは支持マトリックスの一方の側に接続
されており、支持マトリックスの他方の側にはケーシン
グの外部ボンディングのための接点が薄板などの上に配
置されている。導体路組織は普通は枠の、半導体チップ
も位置している側に配置されているのに対し、外部接点
は他方の側に位置している。導体路組織と外部接点との
間の接続は枠内の孔によって達成される。
【０００３】導体路組織と半導体チップとの間の本来の
接続はいわゆるボンドリードを介して、換言すれば半導
体チップの接点面と接点接続するために半導体チップに
向かって曲げられているか、あるいは曲げることのでき
る導体路組織の舌形の範囲を介して行われる。ボンドリ
ードは次いで半導体に例えば溶接、マイクロ溶接法ある
いはろう接によってボンディングされる。
接続はいわゆるボンドリードを介して、換言すれば半導
体チップの接点面と接点接続するために半導体チップに
向かって曲げられているか、あるいは曲げることのでき
る導体路組織の舌形の範囲を介して行われる。ボンドリ
ードは次いで半導体に例えば溶接、マイクロ溶接法ある
いはろう接によってボンディングされる。
【０００４】普通のやり方では、ボンドリードはいわゆ
るボンド通路内に集中せしめられている。このボンド通
路は枠内の開口であり、この開口は半導体チップに背を
向けた側からボンドリードへのアプローチを可能にす
る。支持マトリックスを半導体チップに組み付ける場合
に、支持マトリックスの半導体チップに背を向けた側か
らボンドプランジャによってボンドリードが半導体チッ
プに向かって押されて、そこでボンディングされる。
るボンド通路内に集中せしめられている。このボンド通
路は枠内の開口であり、この開口は半導体チップに背を
向けた側からボンドリードへのアプローチを可能にす
る。支持マトリックスを半導体チップに組み付ける場合
に、支持マトリックスの半導体チップに背を向けた側か
らボンドプランジャによってボンドリードが半導体チッ
プに向かって押されて、そこでボンディングされる。
【０００５】ボンドリードはいわゆるアンカを介して導
体路組織の残りと接続されている。アンカと向き合う側
にはしばしば対向アンカがあり、この対向アンカは目標
破断箇所を介してボンドリードの本来のボンド範囲に接
続されている。ボンド範囲を半導体チップの接点箇所に
圧着する際に目標破断箇所が破断する。
体路組織の残りと接続されている。アンカと向き合う側
にはしばしば対向アンカがあり、この対向アンカは目標
破断箇所を介してボンドリードの本来のボンド範囲に接
続されている。ボンド範囲を半導体チップの接点箇所に
圧着する際に目標破断箇所が破断する。
【０００６】支持マトリックスと半導体チップとの間に
はしばしばスペーサ、いわゆるナビン（nubbin）、が挿
入され、これらのナビンは両方の構成エレメントの間に
所望の間隔を生ぜしめる。ナビンは普通はシリコン材料
から製作され、スクリーン印刷によって支持マトリック
ス上に取り付けられる。支持マトリックスと半導体チッ
プとの間の結合を安定にするためにボンド通路は適当な
材料で満たされる。
はしばしばスペーサ、いわゆるナビン（nubbin）、が挿
入され、これらのナビンは両方の構成エレメントの間に
所望の間隔を生ぜしめる。ナビンは普通はシリコン材料
から製作され、スクリーン印刷によって支持マトリック
ス上に取り付けられる。支持マトリックスと半導体チッ
プとの間の結合を安定にするためにボンド通路は適当な
材料で満たされる。
【０００７】ナビンをスクリーン印刷で製作する場合
に、印刷ステンシルによるシールが不充分なために、シ
リコン材料が電気接続導線、特にボンドリード上に達す
ることを回避することができない。シリコン材料の特有
の性質によって、シリコン材料は、後続のプロセスにお
いて半導体チップとの接点接続に役立つ接続導線の面に
まで匍匐する。これによりシリコン材料はボンドリード
のボンド範囲と半導体チップの接点面との間に存在する
ので、ボンディング過程の際に電気的な接点接続を達成
することができないか、あるいは少なくとも確実に保証
することができない。このような問題を予防するため
に、従来は、製作プロセスにおけるステンシルの周期的
な浄化のような種々の予防手段によって、あるいはプラ
ズマ浄化あるいは化学的な浄化のような種々の後処理法
によって、ボンドリードのボンド範囲の汚染を阻止する
ことが試みられて来た。しかしながらこれによっては、
シリコン汚染のない確実な接点面をすべての場合に達成
することに成功しなかった。
に、印刷ステンシルによるシールが不充分なために、シ
リコン材料が電気接続導線、特にボンドリード上に達す
ることを回避することができない。シリコン材料の特有
の性質によって、シリコン材料は、後続のプロセスにお
いて半導体チップとの接点接続に役立つ接続導線の面に
まで匍匐する。これによりシリコン材料はボンドリード
のボンド範囲と半導体チップの接点面との間に存在する
ので、ボンディング過程の際に電気的な接点接続を達成
することができないか、あるいは少なくとも確実に保証
することができない。このような問題を予防するため
に、従来は、製作プロセスにおけるステンシルの周期的
な浄化のような種々の予防手段によって、あるいはプラ
ズマ浄化あるいは化学的な浄化のような種々の後処理法
によって、ボンドリードのボンド範囲の汚染を阻止する
ことが試みられて来た。しかしながらこれによっては、
シリコン汚染のない確実な接点面をすべての場合に達成
することに成功しなかった。
【０００８】
【発明が解決しようとする課題】したがって本発明の課
題は、シリコン材料のボンド範囲内への匍匐を確実に阻
止することのできる手段を提供することである。
題は、シリコン材料のボンド範囲内への匍匐を確実に阻
止することのできる手段を提供することである。
【０００９】
【課題を解決するための手段】この課題は、独立請求項
１に記載した集積半導体チップのための支持マトリック
スを提供することによって、並びに独立請求項７に記載
したこのような支持マトリックスを製作する方法によっ
て、解決される。
１に記載した集積半導体チップのための支持マトリック
スを提供することによって、並びに独立請求項７に記載
したこのような支持マトリックスを製作する方法によっ
て、解決される。
【００１０】
【発明の実施の形態】本発明の別の有利な観点、構成及
び詳細は従属請求項、明細書及び図面から明らかにな
る。
び詳細は従属請求項、明細書及び図面から明らかにな
る。
【００１１】本発明はまず、集積半導体のための支持マ
トリックスであって、枠と、導体路組織と、この導体路
組織を集積半導体に接続するための少なくとも１つのボ
ンドリードとを備えいる形式のものに向けられており、
その際支持マトリックスの特徴とするところは、少なく
とも１つのボンドリードが、ボンド範囲と導体路組織と
の間に、流動可能な材料がボンド範囲上に流れるのを阻
止する少なくとも１つのバリヤを有している点に存して
いる。
トリックスであって、枠と、導体路組織と、この導体路
組織を集積半導体に接続するための少なくとも１つのボ
ンドリードとを備えいる形式のものに向けられており、
その際支持マトリックスの特徴とするところは、少なく
とも１つのボンドリードが、ボンド範囲と導体路組織と
の間に、流動可能な材料がボンド範囲上に流れるのを阻
止する少なくとも１つのバリヤを有している点に存して
いる。
【００１２】したがって発明的な基本思想は、高価な浄
化手段を実施する代わりに、ボンドリードを次のよう
に、すなわち内蔵されたバリヤによってナビンのために
使用されるシリコン材料のボンド範囲内への匍匐が阻止
されるように、構成することに存している。
化手段を実施する代わりに、ボンドリードを次のよう
に、すなわち内蔵されたバリヤによってナビンのために
使用されるシリコン材料のボンド範囲内への匍匐が阻止
されるように、構成することに存している。
【００１３】バリヤは導体路及び枠と、ボンドリードと
の間の流動可能な材料のための分離線を形成する。この
バリヤは有利な形式で、それがシリコン材料の可能な流
れ方向に対して横方向にボンドリード全体を回るよう
に、配向されている。流動可能な材料は、有利には、支
持マトリックス上に組織を構成するためのシリコンであ
る。この場合組織はスペーサであることができる。
の間の流動可能な材料のための分離線を形成する。この
バリヤは有利な形式で、それがシリコン材料の可能な流
れ方向に対して横方向にボンドリード全体を回るよう
に、配向されている。流動可能な材料は、有利には、支
持マトリックス上に組織を構成するためのシリコンであ
る。この場合組織はスペーサであることができる。
【００１４】基本的には、本発明は、ナビンのために使
用されるシリコン材料とは別の流動可能な材料のボンド
範囲上での匍匐を阻止するためにも適しており、したが
って本発明は、支持マトリックス及び半導体の製作の分
野における別の技術に対しても使用することができる。
用されるシリコン材料とは別の流動可能な材料のボンド
範囲上での匍匐を阻止するためにも適しており、したが
って本発明は、支持マトリックス及び半導体の製作の分
野における別の技術に対しても使用することができる。
【００１５】少なくとも１つのボンドリードは、枠との
結合のためのアンカを有しており、バリヤは該アンカの
範囲内に配置されている。
結合のためのアンカを有しており、バリヤは該アンカの
範囲内に配置されている。
【００１６】更に本発明によるボンドリードは、アンカ
に背を向けたその端部を枠と結合するための対向アンカ
を有しており、その際第２のバリヤが対向アンカの範囲
内に配置されている。この好ましい実施形は、ボンドリ
ードが対向アンカを、及び目標破断箇所を有しており、
該目標破断箇所は、既に述べたように、アンカに背を向
けたボンド通路の側において枠と結合されている場合
に、使用することができる。この場合、流動可能な材料
の両方の可能な流れ方向をバリヤによって防護すること
が必要なことがある。
に背を向けたその端部を枠と結合するための対向アンカ
を有しており、その際第２のバリヤが対向アンカの範囲
内に配置されている。この好ましい実施形は、ボンドリ
ードが対向アンカを、及び目標破断箇所を有しており、
該目標破断箇所は、既に述べたように、アンカに背を向
けたボンド通路の側において枠と結合されている場合
に、使用することができる。この場合、流動可能な材料
の両方の可能な流れ方向をバリヤによって防護すること
が必要なことがある。
【００１７】バリヤを構成するためには、種々の可能性
がある。例えばバリヤは溝又は壁を有することができ
る。溝を使用する場合には、流動可能な材料の流れ及び
付着に対するエッジ効果を利用することができ、このエ
ッジ効果においては、流動可能な材料は下方に向いたエ
ッジを回って流れることができない。この形式で溝は液
体に対する効果的なバリヤを形成することができる。
壁、換言すれば突出しているバリヤエレメントを使用す
ることも、限定する効果を有することができ、この効果
はその都度の基板上における流動可能な材料の付着特性
に関連している。
がある。例えばバリヤは溝又は壁を有することができ
る。溝を使用する場合には、流動可能な材料の流れ及び
付着に対するエッジ効果を利用することができ、このエ
ッジ効果においては、流動可能な材料は下方に向いたエ
ッジを回って流れることができない。この形式で溝は液
体に対する効果的なバリヤを形成することができる。
壁、換言すれば突出しているバリヤエレメントを使用す
ることも、限定する効果を有することができ、この効果
はその都度の基板上における流動可能な材料の付着特性
に関連している。
【００１８】最後にバリヤは、流動可能な材料を退ける
分離手段を備えた範囲を有していることができる。要す
るにこの場合、基板上における流動可能な材料の付着力
が変化せしめられ、材料が被覆された範囲を越えて、保
護すべき範囲上に匍匐することができなくなる。
分離手段を備えた範囲を有していることができる。要す
るにこの場合、基板上における流動可能な材料の付着力
が変化せしめられ、材料が被覆された範囲を越えて、保
護すべき範囲上に匍匐することができなくなる。
【００１９】これらの種々の形式のバリヤを互いに組み
合わせること、あるいは複数の同じようなバリヤを互い
に前後にボンドリード上に配置することが可能である。
このような手段は、経費を増大させるけれども、本発明
によるバリヤの抑止作用を更に改善することができる。
合わせること、あるいは複数の同じようなバリヤを互い
に前後にボンドリード上に配置することが可能である。
このような手段は、経費を増大させるけれども、本発明
によるバリヤの抑止作用を更に改善することができる。
【００２０】更に本発明は、枠と、導体路組織と、導体
路組織を集積半導体と接続するための少なくとも１つの
ボンドリードとを備えている、集積半導体のための支持
マトリックスを製作する方法に向けられており、この方
法は次のステップ：流動可能な材料がボンド範囲上で流
れることを阻止するために、ボンド範囲と導体路組織と
の間に１つの溝を形成するステップ、を有している。
路組織を集積半導体と接続するための少なくとも１つの
ボンドリードとを備えている、集積半導体のための支持
マトリックスを製作する方法に向けられており、この方
法は次のステップ：流動可能な材料がボンド範囲上で流
れることを阻止するために、ボンド範囲と導体路組織と
の間に１つの溝を形成するステップ、を有している。
【００２１】この場合、本発明による方法は有利には光
化学的に行うことができ、次のステップ：−ラッカマス
クを取り付けるステップ；及び−ボンドリードのアンカ
に横溝をエッチングするステップ、を有している。
化学的に行うことができ、次のステップ：−ラッカマス
クを取り付けるステップ；及び−ボンドリードのアンカ
に横溝をエッチングするステップ、を有している。
【００２２】ラッカマスクの取り付けは、例えば当業者
に周知の形式でホトラッカでの被覆、所望の模様の露光
及びラッカ層の現像によって行われる。
に周知の形式でホトラッカでの被覆、所望の模様の露光
及びラッカ層の現像によって行われる。
【００２３】代替的に、方法は次のステップ：ボンドリ
ードの縁に横溝を型押しするステップ、を有することが
できる。
ードの縁に横溝を型押しするステップ、を有することが
できる。
【００２４】バリヤ効果を増強するためには、複数の平
行に延びるバリヤを互いに前後に接続するのが好まし
い。
行に延びるバリヤを互いに前後に接続するのが好まし
い。
【００２５】溝を製作する場合に、エッチング深さ若し
くは型押し深さは、ボンドリードの組み付けの際にボン
ド範囲と対向アンカとの間に場合により存在している目
標破断箇所が引き続き目標破断箇所として機能するよう
に、換言すれば半導体チップへのボンド範囲の圧着の際
の破断がバリヤにおいて行われないように、寸法決めし
ておかなければならない。
くは型押し深さは、ボンドリードの組み付けの際にボン
ド範囲と対向アンカとの間に場合により存在している目
標破断箇所が引き続き目標破断箇所として機能するよう
に、換言すれば半導体チップへのボンド範囲の圧着の際
の破断がバリヤにおいて行われないように、寸法決めし
ておかなければならない。
【００２６】最後に本発明は、枠と、導体路組織と、導
体路組織を集積半導体と接続するための少なくとも１つ
のボンドリードとを備えている、集積半導体のための支
持マトリックスを製作する方法に向けられており、この
方法は次のステップ：流動可能な材料がボンド範囲上に
流れることを阻止するために、ボンドリードのボンド範
囲と導体路組織との間に少なくとも１つの壁を取り付け
るステップ、を有している。
体路組織を集積半導体と接続するための少なくとも１つ
のボンドリードとを備えている、集積半導体のための支
持マトリックスを製作する方法に向けられており、この
方法は次のステップ：流動可能な材料がボンド範囲上に
流れることを阻止するために、ボンドリードのボンド範
囲と導体路組織との間に少なくとも１つの壁を取り付け
るステップ、を有している。
【００２７】材料の取り付けは、例えばプラズマ分離に
よる被覆法のような半導体を製作する普通の方法で達成
することができる。
よる被覆法のような半導体を製作する普通の方法で達成
することができる。
【００２８】バリヤの製作は、導体路組織及びボンドリ
ードの積層製作の際に、支持マトリックスの枠と接続す
る前に行うことができる。代替的に、枠及び導体路組織
/ボンドリード層の接続の後にバリヤを取り付けること
も可能である。
ードの積層製作の際に、支持マトリックスの枠と接続す
る前に行うことができる。代替的に、枠及び導体路組織
/ボンドリード層の接続の後にバリヤを取り付けること
も可能である。
【００２９】
【実施例】以下においては、図１を参照して、本発明の
１実施例を説明する。
１実施例を説明する。
【００３０】図１は、支持マトリックス内で使用される
本発明によるボンドリード１を平面図で示す。このボン
ドリードはアンカ範囲２と、ボンド範囲３と、対向アン
カ範囲４とを有している。対向アンカ範囲４とボンド範
囲３との間には目標破断箇所５が設けられている。アン
カ２はボンド範囲に背を向けたその端部において導体路
６により支持マトリックスの導体路組織と接続されてい
る。溝７の形の第１のバリヤはアンカ２に配置されてい
る。溝８の形の別のバリヤは対向アンカに配置されてい
る。本発明によるバリヤは、ボンドリードに沿った流動
可能な材料の流れを阻止若しくは著しく遅延させ、した
がって汚染を完全に排除することができ、若しくは後続
の浄化ステップで万一まだ残っている接点面上の、換言
すればボンド範囲３上の最小の汚染残部を確実に取り除
くことができる。
本発明によるボンドリード１を平面図で示す。このボン
ドリードはアンカ範囲２と、ボンド範囲３と、対向アン
カ範囲４とを有している。対向アンカ範囲４とボンド範
囲３との間には目標破断箇所５が設けられている。アン
カ２はボンド範囲に背を向けたその端部において導体路
６により支持マトリックスの導体路組織と接続されてい
る。溝７の形の第１のバリヤはアンカ２に配置されてい
る。溝８の形の別のバリヤは対向アンカに配置されてい
る。本発明によるバリヤは、ボンドリードに沿った流動
可能な材料の流れを阻止若しくは著しく遅延させ、した
がって汚染を完全に排除することができ、若しくは後続
の浄化ステップで万一まだ残っている接点面上の、換言
すればボンド範囲３上の最小の汚染残部を確実に取り除
くことができる。
【図１】本発明の１実施例を示した図である。
１ ボンドリード、 ２ アンカ範囲、 ３ ボンド範
囲、 ４ 対向アンカ範囲、 ５ 目標破断箇所、 ６
導体路、 ７ 溝、 ８ 溝
囲、 ４ 対向アンカ範囲、 ５ 目標破断箇所、 ６
導体路、 ７ 溝、 ８ 溝
Claims (9)
- 【請求項１】 集積半導体のための支持マトリックスで
あって、枠と、導体路組織と、導体路組織を集積半導体
に接続するための少なくとも１つのボンドリード（１）
と、支持マトリックスと半導体とを隔てるための支持マ
トリックス上に配置された流動可能なシリコン組織とを
備えている形式のものにおいて、少なくとも１つのボン
ドリードが、ボンド範囲（３）と導体路組織との間に、
シリコン組織がボンド範囲（３）上に流れるのを阻止す
るバリヤとして少なくとも１つの溝（７，８）を有して
いることを特徴とする、集積半導体のための支持マトリ
ックス。 - 【請求項２】 バリヤ（７，８）が、流動可能な材料の
ための、導体路組織及び枠と、ボンドリード（１）との
間の分離線を形成していることを特徴とする、請求項１
記載の支持マトリックス。 - 【請求項３】 シリコン組織がスペーサであることを特
徴とする、請求項１又は２記載の支持マトリックス。 - 【請求項４】 少なくとも１つのボンドリード（１）が
枠との結合のためのアンカ（２）を有しており、バリヤ
（７）がアンカ（２）の範囲内に配置されていることを
特徴とする、請求項１から３までのいずれか１項記載の
支持マトリックス。 - 【請求項５】 ボンドリード（１）が、アンカ（２）に
背を向けたその端部を枠と結合するための対向アンカ
（４）を有しており、その際第２のバリヤ（８）が対向
アンカ（４）の範囲内に配置されていることを特徴とす
る、請求項４記載の支持マトリックス。 - 【請求項６】 バリヤ（７，８）が、流動可能な材料を
退ける分離手段を備えた範囲を有していることを特徴と
する、請求項１から５までのいずれか１項記載の支持マ
トリックス。 - 【請求項７】 集積半導体のための支持マトリックスで
あって、枠と、導体路組織と、導体路組織を集積半導体
に接続するための少なくとも１つのボンドリード（１）
と、支持マトリックスと半導体とを隔てるための支持マ
トリックス上に配置された流動可能なシリコン組織とを
備えている形式のものを製作する方法において、次のス
テップ：シリコン組織がボンド範囲（３）上に流れるこ
とを阻止するために、ボンド範囲（３）と導体路組織と
の間に少なくとも１つの溝を形成するステップ、を有し
ている、集積半導体のための支持マトリックスを製作す
る方法。 - 【請求項８】 次のステップ：ラッカマスクを取り付け
るステップ；及びボンドリード（１）のアンカに横溝を
エッチングするステップ、を有していることを特徴とす
る、請求項７記載の方法。 - 【請求項９】 次のステップ：ボンドリード（１）のア
ンカに横溝を型押しするステップ、を有していることを
特徴とする、請求項７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10034018A DE10034018A1 (de) | 2000-07-07 | 2000-07-07 | Trägermatrix für integrierte Halbleiter und Verfahren zu ihrer Herstellung |
| DE10034018.0 | 2000-07-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002083906A true JP2002083906A (ja) | 2002-03-22 |
Family
ID=7648765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001205045A Pending JP2002083906A (ja) | 2000-07-07 | 2001-07-05 | 集積半導体のための支持マトリックス及びそれを製作する方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6605864B2 (ja) |
| EP (1) | EP1179847A3 (ja) |
| JP (1) | JP2002083906A (ja) |
| KR (1) | KR100454853B1 (ja) |
| DE (1) | DE10034018A1 (ja) |
| TW (1) | TW508782B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10242629B4 (de) * | 2002-09-13 | 2006-12-28 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur mit einem teilweise gefüllten Graben |
| DE10254648A1 (de) * | 2002-11-22 | 2004-06-09 | Infineon Technologies Ag | Trägerstruktur für einen Chip und Verfahren zum Herstellen derselben |
| US7223626B2 (en) | 2004-08-19 | 2007-05-29 | Micron Technology, Inc. | Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers |
| WO2007050038A1 (en) | 2005-10-25 | 2007-05-03 | Infineon Technologies Ag | Method of manufacture of encapsulated package |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01173734A (ja) * | 1987-12-28 | 1989-07-10 | Hitachi Cable Ltd | 半導体装置用フィルムキャリア |
| JPH01217952A (ja) | 1988-02-25 | 1989-08-31 | Nec Corp | 半導体装置製造用リードフレーム |
| JPH0429342A (ja) * | 1990-05-24 | 1992-01-31 | Matsushita Electric Ind Co Ltd | フィルムリード |
| EP0472766A1 (de) * | 1990-08-30 | 1992-03-04 | Siemens Aktiengesellschaft | Verfahren zum Abdecken eines kontaktierten Halbleiterchips |
| JP2757644B2 (ja) * | 1992-01-14 | 1998-05-25 | 日本電気株式会社 | フィルムキャリアテープ |
| US5422313A (en) * | 1994-05-03 | 1995-06-06 | Texas Instruments Incorporated | Integrated circuit device and manufacturing method using photoresist lead covering |
| US5915170A (en) * | 1994-09-20 | 1999-06-22 | Tessera, Inc. | Multiple part compliant interface for packaging of a semiconductor chip and method therefor |
| JP2967697B2 (ja) | 1994-11-22 | 1999-10-25 | ソニー株式会社 | リードフレームの製造方法と半導体装置の製造方法 |
| JP3484554B2 (ja) * | 1995-02-28 | 2004-01-06 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置 |
| JP2891665B2 (ja) * | 1996-03-22 | 1999-05-17 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| US5866949A (en) * | 1996-12-02 | 1999-02-02 | Minnesota Mining And Manufacturing Company | Chip scale ball grid array for integrated circuit packaging |
| JPH10214924A (ja) | 1997-01-30 | 1998-08-11 | Fujitsu Ten Ltd | 半導体素子の樹脂封止構造 |
-
2000
- 2000-07-07 DE DE10034018A patent/DE10034018A1/de not_active Ceased
-
2001
- 2001-06-15 EP EP01114468A patent/EP1179847A3/de not_active Withdrawn
- 2001-07-04 TW TW090116360A patent/TW508782B/zh not_active IP Right Cessation
- 2001-07-05 JP JP2001205045A patent/JP2002083906A/ja active Pending
- 2001-07-06 KR KR10-2001-0040341A patent/KR100454853B1/ko not_active IP Right Cessation
- 2001-07-09 US US09/901,524 patent/US6605864B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6605864B2 (en) | 2003-08-12 |
| TW508782B (en) | 2002-11-01 |
| KR100454853B1 (ko) | 2004-11-03 |
| EP1179847A3 (de) | 2003-02-12 |
| EP1179847A2 (de) | 2002-02-13 |
| US20020006688A1 (en) | 2002-01-17 |
| KR20020005487A (ko) | 2002-01-17 |
| DE10034018A1 (de) | 2002-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2581017B2 (ja) | 半導体装置及びその製造方法 | |
| JP4412439B2 (ja) | メモリモジュール及びその製造方法 | |
| US5945741A (en) | Semiconductor chip housing having a reinforcing plate | |
| US20090309201A1 (en) | Lead frame, semiconductor device, method for manufacturing lead frame and method for manufacturing semiconductor device | |
| JP2004023101A (ja) | 半導体素子パッケージおよびその製造方法 | |
| KR960019684A (ko) | 리드프레임과 그 제조방법 | |
| JPH11186468A (ja) | 半導体装置 | |
| WO2003085728A1 (en) | Carrier, method of manufacturing a carrier and an electronic device | |
| JP5300470B2 (ja) | 半導体パッケージ及び同パッケージを形成する方法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP2004146808A (ja) | 半導体デバイスを封止する為の方法及びその方法を実現する為の装置 | |
| JP2001044197A (ja) | 半導体装置及びその製造方法 | |
| JP2002083906A (ja) | 集積半導体のための支持マトリックス及びそれを製作する方法 | |
| CN114068474A (zh) | 含与半导体裸片接触焊盘连接的侧壁的半导体器件封装体 | |
| US6572781B2 (en) | Microelectronic packaging methods and components | |
| JP2001168139A (ja) | 半導体装置およびそれを用いた接合構造 | |
| JP2002093955A (ja) | 集積半導体のためのボンド通路を有する支持マトリックス及びそれを製作する方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP2008078646A (ja) | パッケージ用印刷回路基板及びその製造方法 | |
| JP3520976B2 (ja) | 半導体装置の接合構造 | |
| JPH10126056A (ja) | プリント配線基板の製造方法 | |
| JPH0479333A (ja) | 半導体集積回路 | |
| JP2000164934A (ja) | 面実装型ｌｅｄ装置およびその製造方法 | |
| JPH0992675A (ja) | 半導体装置及びその製造方法 | |
| JP5335286B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040324 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040622 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040625 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040909 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041126 |