CN105047635B - 附带散热板的引脚框架及其制造方法、以及半导体装置及其制造方法 - Google Patents

附带散热板的引脚框架及其制造方法、以及半导体装置及其制造方法 Download PDF

Info

Publication number
CN105047635B
CN105047635B CN201510121206.4A CN201510121206A CN105047635B CN 105047635 B CN105047635 B CN 105047635B CN 201510121206 A CN201510121206 A CN 201510121206A CN 105047635 B CN105047635 B CN 105047635B
Authority
CN
China
Prior art keywords
heat sink
hole
nead frame
frame
nead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510121206.4A
Other languages
English (en)
Other versions
CN105047635A (zh
Inventor
黑田知宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN105047635A publication Critical patent/CN105047635A/zh
Application granted granted Critical
Publication of CN105047635B publication Critical patent/CN105047635B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明涉及附带散热板的引脚框架、附带散热板的引脚框架的制造方法、半导体装置以及半导体装置的制造方法，其提供了一种能够容易地制造出与密封树脂之间的粘附力较高且尺寸精度较高的附带散热板的引脚框架的技术。在附带散热板的引脚框架(20)上安装有半导体芯片(50)，所述附带散热板的引脚框架(20)具备散热板(30)和背面侧引脚框架(40)，所述背面侧引脚框架(40)具备表面(41)以及背面(42)，并以背面(42)与散热板(30)接触的方式而被重叠地固定在散热板(30)上。在背面侧引脚框架(40)上，在与散热板(30)重叠的位置处形成有从表面(41)向背面(42)贯穿的贯穿孔(43)，背面(42)上的贯穿孔(43)的开口面积大于表面(41)上的贯穿孔(43)的开口面积。

Description

附带散热板的引脚框架及其制造方法、以及半导体装置及其 制造方法
技术领域
本发明涉及一种附带散热板的引脚框架、附带散热板的引脚框架的制造方法、半导体装置以及半导体装置的制造方法。
背景技术
一直以来，已知一种固定有散热板和引脚框架的附带散热板的引脚框架。此外，已知一种在该附带散热板的引脚框架上安装有半导体芯片的半导体装置。在专利文献1中，公开了这样的附带散热板的引脚框架以及半导体装置。专利文献1中所公开的附带散热板的引脚框架具备散热板和被重叠地固定在散热板上的背面侧引脚框架。在散热板上安装有半导体芯片。在背面侧引脚框架上，形成有贯穿背面侧引脚框架的表背面的孔。附带散热板的引脚框架以及半导体芯片通过密封树脂而被密封。由此形成了半导体芯片被密封了的半导体装置。
在先技术文献
专利文献
专利文献1：日本特开2009-010208号公报
发明内容
发明所要解决的课题
虽然在专利文献1的半导体装置中附带散热板的引脚框架通过密封树脂而被密封，但此时，需要改善附带散热板的引脚框架与密封树脂之间的粘附力。此外，为了提高粘附力而需要提高被形成在引脚框架上的孔的尺寸精度。
因此，本说明书的目的在于，提供一种能够高精度地制造出贯穿孔的技术。
用于解决课题的方法
本发明为一种附带散热板的引脚框架，其用于安装半导体芯片，所述附带散热板的引脚框架由散热板和引脚框架构成，所述引脚框架具备一侧面和与所述一侧面为相反侧的另一侧面，并以所述另一侧面与所述散热板接触的方式而被重叠地固定在所述散热板上，在与所述散热板重叠的位置处形成有从所述一侧面向所述另一侧面贯穿的贯穿孔，所述另一侧面上的所述贯穿孔的开口面积大于所述一侧面上的所述贯穿孔的开口面积。
根据这样的结构，由于将引脚框架与散热板分体形成，因此，能够高精度地制造出与引脚框架的一侧面上的开口面积相比另一侧面上的开口面积较大的圆锥状的贯穿孔。
此外，本发明为一种附带散热板的引脚框架的制造方法，所述附带散热板的引脚框架用于安装半导体芯片，所述方法由贯穿孔形成工序与固定工序构成，所述贯穿孔形成工序为，在引脚框架上形成从其一侧面向与所述一侧面为相反侧的另一侧面贯穿的贯穿孔，并以使所述另一侧面上的所述贯穿孔的开口面积大于所述一侧面上的所述贯穿孔的开口面积的方式而形成所述贯穿孔的工序，所述固定工序为，将形成有所述贯穿孔的所述引脚框架以所述另一侧面与散热板接触的方式而重叠地固定在所述散热板上，并使所述另一侧面上的所述贯穿孔通过所述散热板而被堵塞的工序。
根据这样的结构，由于在对引脚框架与散热板进行固定之前于引脚框架上形成贯穿孔，因此，形成贯穿孔的工序不会变得繁杂，从而能够容易地形成贯穿孔。此外，由于在引脚框架未被固定在散热板上而处于单体的状态时形成贯穿孔，因此，能够以一个工序来直接形成贯穿孔，从而能够提高尺寸精度。因此，能够容易地制造出与密封树脂之间的粘附力较高且尺寸精度较高的附带散热板的引脚框架。
附图说明
图1为实施方式所涉及的半导体装置的剖视图。
图2为实施方式所涉及的附带散热板的引脚框架的剖视图。
图3为背面侧引脚框架的俯视图。
图4为放大表示背面侧引脚框架的一部分的剖视图。
图5为用于对半导体装置的制造方法进行说明的图(1)。
图6为用于对半导体装置的制造方法进行说明的图(2)。
图7为用于对形成贯穿孔的方法进行说明的图。
图8为用于对半导体装置的制造方法进行说明的图(3)。
图9为用于对半导体装置的制造方法进行说明的图(4)。
图10为用于对半导体装置的制造方法进行说明的图(5)。
图11为用于对半导体装置的制造方法进行说明的图(6)。
图12为其他的实施方式所涉及的附带散热板的引脚框架的剖视图。
图13为用于对另一其他的实施方式所涉及的形成贯穿孔的方法进行说明的图。
图14为另一其他的实施方式所涉及的背面侧引脚框架的一部分的俯视图。
图15为另一其他的实施方式所涉及的背面侧引脚框架的一部分的俯视图。
具体实施方式
以下，参照附图，对实施方式进行说明。如图1所示，实施方式所涉及的半导体装置10具备半导体芯片50和安装有半导体芯片50的附带散热板的引脚框架20。此外，半导体装置10具备被固定在半导体芯片50上的表面侧引脚框架80。半导体装置10还具备将半导体芯片50、附带散热板的引脚框架20以及表面侧引脚框架80密封的密封树脂60。
半导体芯片50具备被形成于其表面侧上的表面电极及信号电极、和被形成于背面侧上的背面电极(均省略图示)。作为半导体芯片50可以使用例如IGBT(Insulated GateBipolar Transistor：绝缘栅双极性晶体管)或MOSFET(Metal Oxide SemiconductorField Effect Transistor：金属氧化物半导体场效应晶体管)等。在半导体芯片50为IGBT的情况下，于半导体芯片50的内部形成有沟槽栅、发射区、集电区等(省略图示)。信号电极在相对于半导体芯片50的信号输入输出中被使用。表面侧引脚框架80被固定在半导体芯片50的表面上。附带散热板的引脚框架20被固定在半导体芯片50的背面上。半导体芯片50与表面侧引脚框架80通过接合材料61而被固定。半导体芯片50与附带散热板的引脚框架20通过接合材料61而被固定。
表面侧引脚框架80被形成为具有表面(一侧面的一个示例)及与表面为相反侧的背面(另一侧面的一个示例)的平板状。半导体芯片50经由接合材料61而被固定在表面侧引脚框架80的背面上。作为接合材料61，可以使用软钎料。在表面侧引脚框架80上形成有汇流条87。汇流条87在侧方延伸。汇流条87在对于半导体芯片50的通电中被使用。
如图2所示，附带散热板的引脚框架20具备散热板30和被重叠地固定在散热板30上的背面侧引脚框架40。另外，背面侧引脚框架40相当于权利要求中所记载的引脚框架。散热板30被形成为具有表面31及背面32的板状。背面侧引脚框架40被形成为具有表面41及背面42的板状。散热板30的表面31与背面侧引脚框架40的背面42接触。
散热板30具有导电性及导热性。作为散热板30的材料，例如可以使用铜或铝等金属。如图1所示，在散热板30上安装有半导体芯片50。散热板30能够将半导体芯片50所发出的热量向外部进行散热。此外，能够经由散热板30而使电流流动。半导体芯片50经由接合材料61而被固定在散热板30的表面31上。作为接合材料61，可以使用软钎料。
如图1所示，冷却器71被固定在散热板30的背面32上。冷却器71经由绝缘润滑脂(未图示)而与散热板30的背面32接触。冷却器71在其内部使制冷剂循环，从而能够对所接触的对象物进行冷却。作为冷却器71，可以使用水冷式或者风冷式的公知的结构。能够经由散热板30从而通过冷却器71对半导体芯片50进行冷却。
在散热板30的背面32上形成有凹部33。在散热板30与背面侧引脚框架40上，形成有铆接孔22。在铆接孔22中插入有铆接部件21。在凹部33及铆接孔22内配置有铆接部件21。散热板30与背面侧引脚框架40通过铆接部件21而被加压固定。由此，散热板30与背面侧引脚框架40成为了一体。铆接固定为，通过对铆钉等铆接部件进行加压从而对固定对象进行加压固定的方法。
背面侧引脚框架40具有导电性以及导热性。作为背面侧引脚框架40的材料，例如可以使用铜或铝等金属。如图3所示，在背面侧引脚框架40上形成有多个开口部45。多个(在本实施方式中为两个)开口部45被形成在背面侧引脚框架40的中央部处。多个开口部45被相邻且并排地形成。开口部45贯穿背面侧引脚框架40的表背面。如图2所示，在背面侧引脚框架40与散热板30重叠的位置处，开口部45被形成在背面侧引脚框架40上。开口部45被形成在散热板30的表面31之上。如图1所示，在开口部45之中配置有接合材料61。即，半导体芯片50经由开口部45内的接合材料61而与散热板30连接。
此外，如图3所示，在背面侧引脚框架40上形成有多个贯穿孔43(凹处)。多个贯穿孔43的大小并没有特别地限定。多个贯穿孔43可以大小相同也可以大小不同。在俯视观察时贯穿孔43被形成圆形。多个贯穿孔43被形成在开口部45的周围。多个贯穿孔43被隔开间隔而形成。贯穿孔43贯穿背面侧引脚框架40的表背面。如图2所示，在背面侧引脚框架40与散热板30重叠的位置处，贯穿孔43被形成在背面侧引脚框架40上。贯穿孔43被形成在散热板30的表面31上。如图4所示，贯穿孔43被形成为，开口面积(在本实施方式中为直径)沿着背面侧引脚框架40的厚度方向(z方向)而发生变化。背面侧引脚框架40的表面41上的贯穿孔43的开口面积S1小于背面42上的贯穿孔43的开口面积S2(背面侧引脚框架40的背面42上的贯穿孔43的开口面积S2大于表面41上的贯穿孔43的开口面积S1)。贯穿孔43的开口面积表示在与背面侧引脚框架40的表背面平行的方向上切断贯穿孔43时的截面积。贯穿孔43的内表面被形成为圆锥状。此外，在背面侧引脚框架40上形成有汇流条47。汇流条47在侧方延伸。汇流条47在对于半导体芯片50的通电中被使用。在贯穿孔43中填充有密封树脂60。由于背面侧引脚框架40的表面41侧与背面42侧上的贯穿孔43的开口面积的不同，因此，能够提高背面侧引脚框架40与密封树脂60的粘附力。
此外，在背面侧引脚框架40上施加有底涂处理。底涂处理遍及背面侧引脚框架40的整体而实施。在贯穿孔43的内表面上涂覆有底涂树脂62。底涂树脂62可以提高背面侧引脚框架40与密封树脂60之间的粘附力。
此外，如图1所示，半导体装置10具有信号端子46。信号端子46在左右方向上延伸。信号端子46被用于对半导体芯片50输入输出信号。如图1所示，信号端子46通过接合引线72而与半导体芯片50的信号电极连接。接合引线72的一端被固定在信号端子46上。接合引线72的另一端被固定在半导体芯片50的信号电极上。接合引线72将信号端子46与信号电 极电连接。另外，虽然图1图示了单一的信号端子46，但半导体装置10具有多个信号端子46。
密封树脂60对半导体芯片50、附带散热板的引脚框架20及表面侧引脚框架80进行覆盖。密封树脂60被填充于开口部45或贯穿孔43中。密封树脂60可以使用例如环氧树脂等密封用的公知的树脂。
接下来，对具备上述结构的半导体装置的制造方法进行说明。首先，对半导体装置中所使用的附带散热板的引脚框架的制造方法进行说明。在制造附带散热板的引脚框架的制造工序中，首先，如图5所示，准备板状的金属部件91，并且在该金属部件91上形成多个开口部45(开口部形成工序)。开口部45例如通过使用了未图示的金属模的冲压加工而形成。
接下来，如图6所示，在金属部件91上形成多个贯穿孔43(贯穿孔形成工序)。多个贯穿孔43被形成在开口部45的周围。此外，如图4所示，贯穿孔43被形成为，背面侧引脚框架40的表面41侧上的贯穿孔43的开口面积S1小于背面42侧上的贯穿孔43的开口面积S2(被形成为，背面侧引脚框架40的背面42侧上的贯穿孔43的开口面积S2大于表面41侧上的贯穿孔43的开口面积S1)。另外，贯穿孔43的形成也可以早于开口部45的形成。
虽然形成贯穿孔43的方法并没有特别地限定，但在本实施方式中，如图7所示，使用金属模92来形成贯穿孔43。金属模92具备下模191和上模192。上模192具备向下方突出的多个凸部193。当使用该金属模92而对金属部件91进行冲压加工时，通过凸部193来形成贯穿孔43。
接下来，如图8所示，在金属部件91上形成铆接孔22、信号端子46、以及汇流条47。铆接孔22、信号端子46以及汇流条47例如通过使用了未图示的金属模的冲压加工而形成。由此，形成了背面侧引脚框架40。另外，在该阶段中，背面侧引脚框架40与各信号端子46相连接。
接下来，对所形成的背面侧引脚框架40进行底涂处理(底涂工序)。底涂处理遍及背面侧引脚框架40的整体而实施。如图4所示，通过底涂处理而在背面侧引脚框架40的表面41、背面42、开口部45的内表面、以及贯穿孔43的内表面上涂覆有底涂树脂62。底涂树脂62通过旋涂法而被涂覆。底涂树脂62提高了背面侧引脚框架40与密封树脂60之间的粘附力。
接下来，使背面侧引脚框架40与散热板30重叠，并进行铆接固定(固定工序)。背面侧引脚框架40与散热板30以使开口部45及贯穿孔43位于二者相互重叠的位置处的方式而重叠。由此，如图2所示，形成了附带散热板的引脚框架20。在固定工序中，背面侧引脚框架40的背面42上的贯穿孔43通过散热板30而被堵塞。
接着，如图9所示，在附带散热板的引脚框架20上安装半导体芯片50(安装工序)。半导体芯片50在俯视观察时被配置在背面侧引脚框架40的开口部45之中。此外，半导体芯片50的背面电极经由接合材料61而被固定在散热板30的表面31上。
接下来，如图10所示，将表面侧引脚框架80固定在半导体芯片50上。表面侧引脚框架80经由接合材料61而被固定在半导体芯片50的表面电极上。接下来，如图11所示，将接合引线72固定在半导体芯片50的信号电极以及信号端子46上。
接下来，通过密封树脂60而将半导体芯片50与附带散热板的引脚框架20密封(密封工序)。此时，密封树脂60被填充于贯穿孔43中。由于贯穿孔43的开口面积在背面42侧大于表面41侧，因此，密封树脂60难以从贯穿孔43向表面41侧漏出。此外，通过被形成在背面侧引脚框架46的表面41以及贯穿孔43的内表面上的底涂树脂62，也可以提高密封树脂60的粘附性。因此，在密封工序中所形成的密封树脂60难以从背面侧引脚框架46上剥离。
接下来，通过切断背面侧引脚框架40的一部分，从而使各信号端子46从背面侧引脚框架40上分离。最后，通过将冷却器71固定在散热板30的背面32上从而成为图1所示的结构。通过采用以上的方式从而制造出了半导体装置10。
由上述的说明可知，在具备上述的结构的附带散热板的引脚框架20中，背面侧引脚框架40的背面42侧上的贯穿孔43的开口面积大于表面41侧上的贯穿孔43的开口面积。由此，在附带散热板的引脚框架20通过密封树脂60而被密封，并且密封树脂60被填充于贯穿孔43中时，密封树脂60难以从贯穿孔43漏出。由此，可以提高附带散热板的引脚框架20与密封树脂60的粘附力。因此，能够获得与密封树脂60之间的粘附力较高的附带散热板的引脚框架20以及具备所述附带散热板的引脚框架20的半导体 装置10。此外，在上述的制造方法中，首先在背面侧引脚框架40上形成贯穿孔43，之后，使形成有贯穿孔43的背面侧引脚框架40与散热板30重叠地固定。如此，由于在固定背面侧引脚框架40与散热板30之前于背面侧引脚框架40上形成贯穿孔43，因此，形成贯穿孔43的工序不会变得繁杂，从而能够容易地形成贯穿孔43。另外，由于在背面侧引脚框架40未被固定在散热板30上而处于单体的状态时形成贯穿孔43，因此，能够以一个工序来直接形成贯穿孔43，从而能够提高尺寸精度。因此，能够容易地制造出与密封树脂60之间的粘附力较高且尺寸精度较高的附带散热板的引脚框架20以及具备所述附带散热板的引脚框架20的半导体装置10。此外，在对背面侧引脚框架40实施底涂处理时底涂树脂62变得难以堵塞贯穿孔43。因此，能够防止由底涂树脂62造成的贯穿孔43的堵塞。此外，由于散热板30与背面侧引脚框架40在被固定之前是分体的部件，因此，对其分别实施电镀处理等较为容易。此外，可以仅对需要的部分实施电镀处理，从而能够降低成本。
以上，虽然对一个实施方式进行了说明，但具体的方式并不限定于上述实施方式。另外，在以下的说明中，对于与上述的结构相同的结构标记相同的符号并省略其说明。在其他的实施方式中，如图12所示，也可以在背面侧引脚框架40的背面42上形成凹部44。凹部44被形成在多个贯穿孔43的下方。凹部44与多个贯穿孔43连通。在背面侧引脚框架40与散热板30相互重叠的位置处，凹部44被形成在背面侧引脚框架40上。凹部44面向散热板30的表面31。根据这样的结构，通过使密封树脂60被填充于凹部44中，从而能够进一步提高背面侧引脚框架40与密封树脂60之间的粘附力。
此外，虽然在上述实施方式中，通过使用了金属模92的冲压加工来形成贯穿孔43，但贯穿孔43的形成方法并不限定于该结构。例如，也可以通过对金属部件91进行蚀刻从而形成贯穿孔43。更详细而言，在形成贯穿孔43时，如图13所示，于金属部件91的表面上形成具有开口部94的掩膜93，并通过从金属部件91的表面进行蚀刻从而形成贯穿孔43。掩膜93的开口部94被形成在与贯穿孔43对应的位置处。
此外，虽然在上述实施方式中，贯穿孔43在俯视观察时被形成为圆形，但贯穿孔43的形状并没有特别地限定。在其他的实施方式中，如图14所 示，贯穿孔43也可以在俯视观察时被形成为三角形或四边形等的多边形。此外，贯穿孔43也可以为图15所示的形状。图15所示的贯穿孔43具备中央部141、从中央部141向侧方突出的多个突出部142。中央部141大体上被形成为长方形形状。多个突出部142被隔开间隔而并排地形成。中央部141与突出部142连通。
此外，虽然在上述实施方式中，散热板30与背面侧引脚框架40被铆接固定，但散热板30与背面侧引脚框架40的固定方法并不限定于该结构。例如，散热板30与背面侧引脚框架40也可以通过软钎料、或者焊料等接合材料而被固定。
此外，虽然在上述实施方式中，对背面侧引脚框架40进行底涂处理，但也可以省略底涂处理。此外，在背面侧引脚框架40上进行底涂处理的情况下，也可以采用如下方式，即，通过对于不需要底涂处理的部分形成掩膜从而使该部分不被涂覆底涂树脂62。
此外，虽然在上述实施方式中，背面侧引脚框架40为板状的结构，但并不限定于该结构。背面侧引脚框架40也可以是棒状的结构。在棒状的背面侧引脚框架40上形成有贯穿孔43。棒状的背面侧引脚框架40的下侧面(另一侧面的其他一个示例)上的贯穿孔43的开口面积大于上侧面(一侧面的其他一个示例)上的贯穿孔43的开口面积。
以上，虽然对本发明的具体示例进行了详细说明，但这些仅为例示，并不对专利权利要求书的范围进行限定。在专利权利要求书所记载的技术中，包括对上文所例示的具体示例进行各种的变形、变更的结构。在本说明书或附图中所说明的技术要素为，单独或通过各种的组合的方式来发挥技术上的有用性的要素，其并不限定于申请时权利要求项中所记载的组合。此外，本说明书或附图所例示的技术为可以同时达成多个目的的技术，而达成其中之一的目的本身也具有技术上的有用性。
符号说明
10…半导体装置；
20…附带散热板的引脚框架；
21…铆接部件；
22…铆接孔；
30…散热板；
31…表面；
32…背面；
33…凹部；
40…背面侧引脚框架；
41…表面；
42…背面；
43…贯穿孔；
44…凹部；
45…开口部；
46…信号端子；
47…汇流条；
50…半导体芯片；
60…密封树脂；
61…接合材料；
62…底涂树脂；
71…冷却器；
72…接合引线；
80…表面侧引脚框架；
87…汇流条；
91…金属部件；
92…金属模；
93…掩膜；
94…开口部；
141…中央部；
142…突出部；
191…下模；
192…上模；
193…凸部。

Claims (7)

1.一种附带散热板的引脚框架，其用于安装半导体芯片，
所述附带散热板的引脚框架由散热板和引脚框架构成，
所述引脚框架具备一侧面和与所述一侧面为相反侧的另一侧面，并以所述另一侧面与所述散热板接触的方式而被重叠地固定在所述散热板上，在与所述散热板重叠的位置处形成有从所述一侧面向所述另一侧面贯穿的贯穿孔，所述另一侧面上的所述贯穿孔的开口面积大于所述一侧面上的所述贯穿孔的开口面积，
在所述另一侧面上，于与所述散热板重叠的位置处形成有凹部，
所述贯穿孔在所述凹部的底面上开口。
2.一种半导体装置，具备：
权利要求1所述的附带散热板的引脚框架；
半导体芯片，其被安装于所述附带散热板的引脚框架上；
密封树脂，其将所述半导体芯片及所述引脚框架密封，
所述密封树脂被填充于所述贯穿孔中。
3.如权利要求2所述的半导体装置，其中，
在被形成于所述引脚框架上的所述贯穿孔的内表面上，涂覆有底涂树脂。
4.一种方法，其为制造附带散热板的引脚框架的方法，所述附带散热板的引脚框架用于安装半导体芯片，
所述方法由贯穿孔形成工序与固定工序构成，
所述贯穿孔形成工序为，在引脚框架上形成从其一侧面向与所述一侧面为相反侧的另一侧面贯穿的贯穿孔，并以使所述另一侧面上的所述贯穿孔的开口面积大于所述一侧面上的所述贯穿孔的开口面积的方式而形成所述贯穿孔的工序，
所述固定工序为，将形成有所述贯穿孔的所述引脚框架以所述另一侧面与散热板接触的方式而重叠地固定在所述散热板上，并使所述另一侧面上的所述贯穿孔通过所述散热板而被堵塞的工序，
在所述贯穿孔形成工序中，在所述另一侧面上，于与所述散热板重叠的位置处形成凹部，在所述凹部的底面上形成所述贯穿孔。
5.一种方法，其为制造半导体装置的方法，其中，
具备安装工序，所述安装工序为，在通过权利要求4所述的方法而制造出的所述附带散热板的引脚框架上安装半导体芯片的工序。
6.如权利要求5所述的方法，其中，
还具备密封工序，所述密封工序为，通过密封树脂而将所述半导体芯片及所述引脚框架密封的工序，
在所述密封工序中，所述密封树脂被填充于所述贯穿孔中。
7.如权利要求5或6所述的方法，其中，
在所述固定工序之前还具备底涂工序，所述底涂工序为，在所述贯穿孔的内表面上涂覆底涂树脂的工序。
CN201510121206.4A 2014-03-18 2015-03-18 附带散热板的引脚框架及其制造方法、以及半导体装置及其制造方法 Expired - Fee Related CN105047635B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014054403A JP5910653B2 (ja) 2014-03-18 2014-03-18 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
JP2014-054403 2014-03-18

Publications (2)

Publication Number Publication Date
CN105047635A CN105047635A (zh) 2015-11-11
CN105047635B true CN105047635B (zh) 2018-01-12

Family

ID=54053771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510121206.4A Expired - Fee Related CN105047635B (zh) 2014-03-18 2015-03-18 附带散热板的引脚框架及其制造方法、以及半导体装置及其制造方法

Country Status (4)

Country Link
US (1) US9214418B2 (zh)
JP (1) JP5910653B2 (zh)
CN (1) CN105047635B (zh)
DE (1) DE102015103897B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6565542B2 (ja) * 2015-09-25 2019-08-28 トヨタ自動車株式会社 半導体装置
US10083899B2 (en) 2017-01-23 2018-09-25 Infineon Technologies Ag Semiconductor package with heat slug and rivet free die attach area
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法
CN107180799A (zh) * 2017-04-26 2017-09-19 东莞市柏尔电子科技有限公司 一种大功率三极管的封装基板
JP7298177B2 (ja) * 2019-02-15 2023-06-27 富士電機株式会社 半導体モジュール及び半導体モジュールの製造方法
JP7388912B2 (ja) * 2019-12-23 2023-11-29 ダイヤゼブラ電機株式会社 イグナイタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1836319A (zh) * 2003-06-25 2006-09-20 先进互连技术有限公司 半导体封装中芯片衬垫布线的引线框

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077277A (ja) * 1999-09-03 2001-03-23 Sony Corp 半導体パッケージおよび半導体パッケージ製造方法
JP5096812B2 (ja) * 2007-06-28 2012-12-12 株式会社三井ハイテック 複合リードフレームを用いた半導体装置
JP4450031B2 (ja) 2007-08-22 2010-04-14 株式会社デンソー 半導体部品
JP5286948B2 (ja) * 2008-06-04 2013-09-11 株式会社デンソー 基板および電子装置の製造方法
KR100888236B1 (ko) 2008-11-18 2009-03-12 서울반도체 주식회사 발광 장치
JP2011151102A (ja) * 2010-01-20 2011-08-04 Apic Yamada Corp リードフレーム及びリードフレームの製造方法
US8698291B2 (en) * 2011-12-15 2014-04-15 Freescale Semiconductor, Inc. Packaged leadless semiconductor device
CN103515340B (zh) * 2012-06-29 2016-09-07 三星电机株式会社 电源模块封装和用于制造电源模块封装的方法
JP2014054403A (ja) 2012-09-13 2014-03-27 Panasonic Corp 洗濯機

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1836319A (zh) * 2003-06-25 2006-09-20 先进互连技术有限公司 半导体封装中芯片衬垫布线的引线框

Also Published As

Publication number Publication date
JP2015177149A (ja) 2015-10-05
CN105047635A (zh) 2015-11-11
JP5910653B2 (ja) 2016-04-27
DE102015103897A1 (de) 2015-09-24
DE102015103897B4 (de) 2020-01-09
US9214418B2 (en) 2015-12-15
US20150270204A1 (en) 2015-09-24

Similar Documents

Publication Publication Date Title
CN105047635B (zh) 附带散热板的引脚框架及其制造方法、以及半导体装置及其制造方法
US9391006B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
US10529656B2 (en) Semiconductor device
KR101631232B1 (ko) 클립을 이용한 적층 패키지
CN103608917B (zh) 超薄功率晶体管和具有定制占位面积的同步降压变换器
CN102412211B (zh) 电子器件
CN104821302B (zh) 半导体装置
CN105099252B (zh) 功率半导体装置
JP5649142B2 (ja) 封止型半導体装置及びその製造方法
US9093277B2 (en) Semiconductor device and method of manufacturing the same
JP2017005165A (ja) 半導体装置
US20150221582A1 (en) Connector frame and semiconductor device
US20160093559A1 (en) Semiconductor package with small gate clip and assembly method
CN106663639A (zh) 半导体装置
JP2012182250A (ja) 半導体装置
CN103296019A (zh) 半导体装置以及用于制造半导体装置的方法
EP3703120A1 (en) Method for manufacturing semiconductor device
KR20150097922A (ko) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법
CN106158787B (zh) 封装装置与其制作方法
JP6316221B2 (ja) 半導体装置
JP2017069352A (ja) 半導体装置
CN104882440B (zh) 具有安装到载体的多个芯片的半导体器件
WO2016199306A1 (ja) 端子台付きパワーモジュールおよび端子台付きパワーモジュールの製造方法
US20230163051A1 (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180112

CF01 Termination of patent right due to non-payment of annual fee