FR3119048A1 - Interconnexion avec ame - Google Patents
Interconnexion avec ame Download PDFInfo
- Publication number
- FR3119048A1 FR3119048A1 FR2100562A FR2100562A FR3119048A1 FR 3119048 A1 FR3119048 A1 FR 3119048A1 FR 2100562 A FR2100562 A FR 2100562A FR 2100562 A FR2100562 A FR 2100562A FR 3119048 A1 FR3119048 A1 FR 3119048A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- interconnection element
- interconnection
- face
- conductive coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000012799 electrically-conductive coating Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 9
- 239000007769 metal material Substances 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910001258 titanium gold Inorganic materials 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000012811 non-conductive material Substances 0.000 claims description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 239000000919 ceramic Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000011295 pitch Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012777 electrically insulating material Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000006116 polymerization reaction Methods 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- LVDRREOUMKACNJ-BKMJKUGQSA-N N-[(2R,3S)-2-(4-chlorophenyl)-1-(1,4-dimethyl-2-oxoquinolin-7-yl)-6-oxopiperidin-3-yl]-2-methylpropane-1-sulfonamide Chemical compound CC(C)CS(=O)(=O)N[C@H]1CCC(=O)N([C@@H]1c1ccc(Cl)cc1)c1ccc2c(C)cc(=O)n(C)c2c1 LVDRREOUMKACNJ-BKMJKUGQSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
L’invention concerne un composant formant connexion électrique et mécanique et comportant un substrat (32), muni, sur une de ses faces, d’au moins un élément d’interconnexion (20), s’étendant selon une direction perpendiculaire audit substrat (32), ayant une âme non conductrice (22) et un revêtement électriquement conducteur (24). Figure pour l’abrégé : Figure 3.
Description
DOMAINE TECHNIQUE ET ART ANTERIEUR
L’invention concerne les techniques d’interconnexion par insertion, dont plusieurs réalisations sont déjà connues pour l’assemblage de composants microélectroniques.
Une première technique est illustrée en et est connue du document FR 2 876 244 : selon cette technique, on réalise un assemblage de composants 10, 11 par insertion de pointes conductrices 12 dures dans des protubérances 14 conductrices ductiles formées sur des plots 9. Les pointes sont par exemple obtenues par dépôt métallique, gravure, croissance électrolytique, nano-impression métallique ou croissance de nanotubes alignés à partir de plots 8.
Le document FR2977370 décrit des interconnexions à base de micro-tubes. Une telle première interconnexion est illustrée en et comporte une âme métallique creuse (50 sur la ) et une couche métallique (70) constituée d’un métal inoxydable recouvrant la face interne de l’âme métallique afin la protéger de l’oxydation.
Les inconvénients principaux de ces interconnexions résident dans le nombre d’étapes nécessaires à leur fabrication. De plus, certaines étapes de fabrication ne sont pas « standard ». Par ailleurs, sur certaines coupes observées, les micro-tubes apparaissent dégradés (pliés ou cassés lors de l’étape d’insertion).
Ainsi malgré des avantages certains par rapport à d’autres technologies d’interconnexion, en particulier pour la réalisation d’assemblages hétérogènes, il faut encore trouver de nouvelles structures et de nouveaux procédés de réalisation de micro-tubes.
On cherche notamment de nouvelles structures dont les procédés de réalisation soient plus simples que ceux des structures connues.
L’invention concerne d’abord un composant, comportant un substrat, muni, sur une de ses faces, d’au moins un élément d’interconnexion, s’étendant selon une direction perpendiculaire à ladite face, ayant une âme non conductrice et un revêtement électriquement conducteur.
Un tel composant forme une connexion électrique et mécanique. Il est apte à être connecté électriquement avec un autre composant muni, sur une de ses faces, d’un ou plusieurs plots de connexion, par exemple une ou plusieurs protubérances, de préférence en un matériau ductile, par exemple en aluminium ou en AlCu ou en AlSi .
Dans un composant selon l’invention, au moins un élément d’interconnexion peut avoir une section, dans un plan parallèle à ladite face du substrat, en forme de couronne ou de forme circulaire ou en croix ou bien au moins un élément d’interconnexion peut avoir une section, dans un plan perpendiculaire à ladite face, en forme de pointe.
L’âme non conductrice peut être par exemple en au moins un matériau choisi parmi le SiO2, le Si, le SiN, une céramique (par exemple l’Al2O3ou le carbure de silicium), un verre.
Le revêtement conducteur peut être par exemple en Au, ou en Pt, ou en Al. Un dépôt de Ti, par exemple de faible épaisseur, peut permettre d’ assurer l’adhérence du revêtement conducteur sur l’âme non-conductrice.
Un composant selon l’invention peut comporter une pluralité d’éléments d’interconnexion s’étendant selon une direction, ayant chacun une âme non conductrice et un revêtement électriquement conducteur, lesdits éléments d’interconnexion pouvant être disposés en matrice avec par exemple un pas d’au moins 3 µm ou compris entre 3 µm et 5 µm ou même entre 5µm et 30µm. Des pas plus grands peuvent être utilisés pour d’autres applications. Le diamètre extérieur et/ou la dimension maximale des plots peut être fonction du pas entre les plots ; la dimension et/ou de l’extension maximum (par exemple largeur ou diamètre) du revêtement conducteur autour du plot peut être fonction du pas entre les plots et/ou du diamètre extérieur et/ou de la dimension maximale des plots.
Le revêtement électriquement conducteur de chaque élément d’interconnexion peut être en contact direct avec un plot ou un via conducteur du substrat et/ou un élément de circuit ou un circuit réalisé dans ce substrat.
Ou bien, une couche d’arrêt de gravure, conductrice, peut être réalisée entre chaque élément d’interconnexion et ladite surface du substrat. Dans ce cas une étape additionnelle de gravure de cette couche peut être réalisée afin d’isoler les éléments d’interconnexion les uns des autres.
L’invention concerne également un procédé de réalisation d’un composant, comportant au moins un élément d’interconnexion électrique sur un substrat, ce procédé comportant :
a) - une étape de formation d’une couche isolante sur une face dudit substrat ;
b) - une étape de gravure d’au moins un élément d’interconnexion s’étendant selon une direction perpendiculaire à ladite face du substrat, en un matériau non conducteur ;
c) - une étape de formation d’un revêtement électriquement conducteur dudit élément d’interconnexion.
a) - une étape de formation d’une couche isolante sur une face dudit substrat ;
b) - une étape de gravure d’au moins un élément d’interconnexion s’étendant selon une direction perpendiculaire à ladite face du substrat, en un matériau non conducteur ;
c) - une étape de formation d’un revêtement électriquement conducteur dudit élément d’interconnexion.
Au moins un des éléments d’interconnexion peut avoir une section, dans un plan parallèle à ladite face du substrat, en forme de couronne ou de forme circulaire ou en croix ou bien au moins un élément d’interconnexion ayant une section, dans un plan perpendiculaire à ladite face, en forme de pointe.
Par exemple, au moins un élément d’interconnexion peut être en forme de micro-tube et ayant une section, dans un plan parallèle à ladite face du substrat, en forme de couronne, l’étape b) de gravure et l’étape c) de réalisation d’un revêtement électriquement conducteur laissant subsister un creux à l’intérieur dudit élément.
La couche isolante peut être une couche de masque, l’étape de gravure étant réalisée dans le substrat lui-même.
En variante, une couche de masque peut être formée sur la couche isolante, l’étape de gravure étant réalisée dans cette dernière. Dans ce cas, au moins une couche d’arrêt de gravure peut être réalisée entre au moins chaque élément d’interconnexion et le substrat. Cette couche d’arrêt est normalement continue sur toute la plaque, sous chacun des éléments d’interconnexion et entre les éléments d’interconnexion.
L’invention concerne également un procédé d’assemblage d’un composant muni d’un ou plusieurs plot(s) conducteur(s), de préférence en matériau ductile, et d‘un composant selon l’invention, tel que décrit ci-dessus ou dans la présente demande, ce procédé comportant :
a) - une étape d’alignement des 2 composants, au moins un élément d’interconnexion du composant selon l’invention faisant face à au moins un desdits plots;
b) - une étape de rapprochement des 2 composants, au moins un élément d’interconnexion pénétrant dans au moins un plot ou un desdits plots.
a) - une étape d’alignement des 2 composants, au moins un élément d’interconnexion du composant selon l’invention faisant face à au moins un desdits plots;
b) - une étape de rapprochement des 2 composants, au moins un élément d’interconnexion pénétrant dans au moins un plot ou un desdits plots.
Le composant muni de plot(s) conducteur(s) peut comporter un élément de circuit ou un circuit auquel ce plot(s) conducteur(s) peut être connecté.
Un tel procédé peut comporter en outre, après l’étape b), une étape (également appelée « sous enrobage ») dans laquelle on remplit l’espace vide entre les deux composants assemblés par un matériau, par exemple un polymère.
On peut induire en outre une liaison chimique par réaction entre le matériau métallique du revêtement électriquement conducteur de l’élément d’interconnexion et le matériau desdits plots, afin de renforcer la liaison entre les 2 composants.
C’est notamment le cas si, par exemple, le matériau métallique du revêtement électriquement conducteur est de l’or, lesdits plots étant en In
On peut induire thermiquement ladite liaison chimique par réaction après l’étape b) de rapprochement des 2 composants, par exemple pendant une étape de « sous enrobage » telle que mentionnée ci-dessus, une telle étape pouvant avoir lieu à la température de polymérisation du polymère utilisé.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Un exemple d’un élément d’interconnexion selon un premier mode de réalisation de l’invention est représenté en .
Il comporte un micro-tube 20 s’étendant selon une direction sensiblement perpendiculaire à la surface plane 32a du substrat 32 sur laquelle il repose. Ce tube définit une zone intérieure 26 creuse. Il a, comme illustré en figures 10A-10C, une section dans un plan parallèle à la surface 32a, en forme de couronne. Il comporte une âme (ou « paroi ») 22 en un matériau non conducteur électrique, par exemple en un oxyde tel que SiO2 ou Al2O3, ou en SiN ou en Si, et un revêtement 24 conducteur électrique, par exemple en Au ou Pt ou Al ou TiAu, déposé tant sur la surface intérieure que sur la surface extérieure de la paroi 22 ainsi que sur son sommet 25. Ce revêtement 24 conducteur s’étend également en partie autour du pied du micro-tube et au fond de celui-ci (c’est - à-dire au fond de la zone intérieure 26 creuse). Il peut être en contact avec une couche conductrice 28, elle-même en contact avec un élément électriquement conducteur 30, par exemple un via débouchant (par exemple en W ou en Cu), du substrat 32. Cet élément électriquement conducteur 30 peut être lui-même relié à un circuit 31 réalisé dans le substrat 32.
La représente un seul élément d’interconnexion, mais un tel élément n’est en général pas isolé et une connexion entre 2 substrats comporte une pluralité de tels éléments, comme illustré par exemple en figures 6A et 7A décrites plus loin. C’est le cas également dans l’exemple de procédé de réalisation illustré en figures 4A-4E décrite ci-dessous.
Dans une variante, non représentée, le revêtement 24 conducteur de chaque micro-tube 20a-20d ( ) de connexion est directement en contact avec un élément électriquement conducteur tel que le via 30 ou les via 30a-30d (par exemple en W ou en Cu) du substrat 32
Dans un exemple de procédé de réalisation, le substrat 32 initial comporte ( ) le circuit 31 et des éléments conducteurs, par exemple des vias 30a-30d, chacun de ces éléments conducteurs connectant ce circuit 31 et un plot conducteur 28a-28d formé en surface 32a du substrat.
Cette surface 32a est recouverte d’une couche de matériau isolant électriquement 220 ( ), par exemple en un des matériaux isolants mentionnés ci-dessus. Cette couche 220 est ensuite gravée ( ) sur toute son épaisseur à l’aide d’un masque en résine 222 qui va définir la forme des tubes.
La résine est ensuite éliminée ( ), puis une couche 240 en matériau conducteur électrique est déposée ( ), par exemple en un des matériaux conducteurs déjà mentionnés ci-dessus. Cette couche 240 forme un revêtement uniforme, tant sur les surfaces des micro-tubes que sur la surface libre du substrat 32. Ce revêtement peut être ensuite gravé dans les zones entre les micro-tubes 20a-20d ( ), en fonction des connexions que l’on souhaite réaliser. Ainsi le revêtement conducteur électrique, par exemple en Au ou Pt ou Al ou TiAu, est déposé sur la surface intérieure et sur la surface extérieure de la paroi 22 de chaque micro-tube ainsi que sur son sommet; il s’étend également en partie autour du pied du micro-tube et au fond de celui-ci (c’est - à-dire au fond de la zone intérieure creuse). Il est en contact, par l’intermédiaire de chaque plot conducteur 28a-28d avec un élément conducteur 30a - 30d , par exemple un via débouchant, du substrat 32.
Un composant formant connexion électrique, muni d’une pluralité éléments d’interconnexion 20a-20d est ainsi réalisé.
Contrairement aux éléments d’interconnexion connus, tels que ceux décrits dans l’introduction, l’âme de l’interconnexion selon la présente invention peut donc être réalisée par un enchainement d’étapes de dépôt, puis de lithographie et de gravure.
Les figures 5A-5E décrivent un autre procédé de réalisation d’un composant selon l‘invention.
Le substrat 32 initial comporte, comme dans le cas des figures 4A-4D, un circuit 31 et des éléments conducteurs, par exemple des vias 30a-30d, chacun de ces éléments conducteurs connectant ce circuit 31 et une couche conductrice 280, qui est ici continue et formée sur toute la surface 32a du substrat. Cette couche 280 forme également une couche d’arrêt à la gravure ; elle est par exemple en AlCu, ou TiAlCu, ou Ti/TiN, ou Ti/TiN/Al/Cu (éventuellement recouverte de TiN qui peut être surgravé) ; elle a par exemple une épaisseur d’environ 100 nm.
Les étapes peuvent être ensuite les suivantes : dépôt d’une couche 220 de matériau isolant électriquement sur la surface 23a ( ), par exemple en un des matériaux isolants mentionnés ci-dessus (oxyde tel que SiO2 ou Al2O3, ou SiN ou Si), puis formation d’un masque 222 sur cette couche 220 afin de définir la forme des micro-tubes 20a-20d, lesquels sont ensuite réalisés par gravure de cette dernière sur toute son épaisseur ( ), avec arrêt de la gravure par la couche 280 ( ).
Les interconnexions peuvent être ensuite rendues conductrices ( ) par dépôt d’une couche 240 en matériau conducteur électrique, par exemple en un des matériaux conducteurs déjà mentionnés ci-dessus (par exemple en Au ou Pt ou Al ou TiAu), cette couche 240 formant un revêtement uniforme, tant sur les surfaces des micro-tubes que sur la surface de la couche 280.
Une étape de lithographie puis de gravure de la couche métallique déposée, et également de la couche 280, peut être ensuite réalisée ( ) afin d’isoler les micro-tubes 20a-20d les uns des autres.
Les figures 6A et 6B représentent des photographies MEB de micro-tubes en SiO2, après gravure et dépôt de la couche métallique (mais avant l‘étape de gravure de la couche métallique permettant d’isoler les éléments d’interconnexion les uns des autres).
Un autre exemple concerne la réalisation de micro-tubes avec une âme en silicium. De tels micro-tubes sont représentés en figures 7A-7D.
La est une image MEB d'une matrice de micro-tubes en silicium, avec un pas de 10 μm. Les figures 7B – 7C sont des images de micro-tubes avec différentes dimensions qui sont sensiblement celles des figures 10A-10B (ces dernières ne comportant pas le revêtement métallique).
Les micro-tubes de ces figures 7A - 7D peuvent être réalisés par gravure directe dans un wafer (ou substrat) de silicium.
Une résine est d’abord déposée sur le wafer afin de définir un masque qui va protéger, lors de la gravure, les portions du wafer qui vont définir les parois latérales des micro-tubes. La forme du masque est adaptée à la forme (diamètre extérieur, diamètre intérieur) des micro-tubes que l’on souhaite réaliser.
Une étape de gravure sèche du silicium est ensuite réalisée pour créer les tubes.
La résine est ensuite éliminée, révélant l’âme des micro-tubes, ce qui conduit aux micro-tubes des figures 7A - 7D.
Il peut ensuite être procédé à une série d’étapes de dépôt d’une couche de matériau conducteur, par exemple l’un des matériaux déjà mentionnés ci-dessus, puis par une succession d’étapes de lithographie, de gravure, de stripping (ou procédé ECD, pour « Electro-Chemical Deposition ») afin de rendre ces micro-tubes conducteurs, tout en laissant libre l’intérieur 26 des micro-tubes.
Un ensemble d’éléments d’interconnexion, formant un composant selon l’invention, est ainsi réalisé.
Comme représenté en figures 8A et 8B, les micro-tubes d’un composant selon l’invention peuvent être insérés dans des plots (ou « pads ») 40 d’accueil en un matériau ductile, par exemple de l’aluminium, formés sur un substrat 42 d’un composant, dans lequel un circuit ou des composants 41, par exemple des diodes (pour capture ou pour émission de photons), ont été formés ) .
Cette opération de connexion peut être réalisée à l’aide d’un équipement de « flip chip».
L’assemblage est effectué en deux étapes :
- Un alignement des deux circuits (figure 8A) ;
- Une mise en contact et une hybridation (figure 8B) ; celle-ci est effectuée en appliquant une force perpendiculairement au plan d’assemblage. Selon un exemple, la force appliquée sur la surface du composant revient à appliquer l’équivalent d’une masse de l’ordre de 0,1g à 1g par interconnexion.
- Une mise en contact et une hybridation (figure 8B) ; celle-ci est effectuée en appliquant une force perpendiculairement au plan d’assemblage. Selon un exemple, la force appliquée sur la surface du composant revient à appliquer l’équivalent d’une masse de l’ordre de 0,1g à 1g par interconnexion.
On réalise ainsi une connexion électrique entre les 2 composants.
Ces étapes peuvent être réalisées à température ambiante, ce qui permet d’éviter tout désalignement entre les composants ou circuits 32, 42 lors de l’assemblage, même pour des composants ou circuits de compositions différentes.
Les étapes décrites ci-dessus peuvent être suivies d’une étape dite de » sous-enrobage » (ou « underfill ») au cours de laquelle on remplit l’espace vide entre les deux circuits ou composants assemblés (notamment l’espace entre les interconnexions) par un matériau, par exemple un polymère. Le polymère à l’état liquide s’infiltre dans les porosités par capillarité. Un cycle de polymérisation est ensuite réalisé.
Ces micro-tubes, notamment en SiO2, ne présentent aucune trace de rupture ou de déformation après insertion.
La est une image MEB en coupe de micro-tubes en SiO2, munis d’une couche métallique en Au, insérés dans des plots 40 d'aluminium réalisés sur un substrat 42 en silicium, la donnant des détails d’un tel assemblage.
Les images de ces figures 9A et 9B ont été réalisées sur des plaques sans couche d’arrêt métallique. Le fond de la zone 26 serait plus uniforme s’il y avait cette couche d’arrêt. Par ailleurs, un procédé de gravure en 2 étapes (avec changement de ratio de gaz entre ces 2 étapes) a été mis ici en œuvre, qui explique le profil de gravure non totalement vertical ou qui va en s’évasant vers le bas. Mais il est possible de réaliser des profils plus proches de ce qui est illustré en figures 3, 4A-4E ou 5A-5E.
Les figures 10A – 10C illustrent 3 micro-tubes selon l’invention (sans revêtement métallique), selon des vues planes en coupe parallèlement à la surface 32a du substrat sur lequel chacun d’entre eux est formé. Chacun de ces 3 micro-tubes a un diamètre interne de 3,5 µm, mais un diamètre externe qui varie de 4,1 µm ( ), à 4,7 µm ( ) et à 5,5 µm ( ). Ce type de structure peut être réalisé, conformément à l’invention, en silicium ou en silice.
Les dimensions des micro-tubes peuvent varier en fonction du pas entre 2 tubes voisins, et donc en fonction de la distribution des plots 40 du composant 42 avec lequel on souhaite assembler un composant selon l’invention. Les valeurs de diamètre données ci-dessus pour 3 micro-tubes selon l’invention (figures 10A-10C) correspondent aux dimensions testées pour un pas de 10µm. Pour des pas plus grand (10 µm à 30µm), on peut avoir des diamètres de micro-tube plus importants, tout en limitant, par exemple, l’épaisseur du mur du micro-tube. Inversement, pour des pas plus faibles, les diamètres peuvent être plus faibles que ceux mentionnés ci-dessus.
Selon des exemples de dimensionnement des micro-tubes :
- le diamètre externe De(voir ) d’un micro-tube est par exemple compris entre 2 µm et 10 µm ;
- et/ou le diamètre interne Di(voir ) d’un micro-tube est par exemple compris entre 1 µm et 5 µm ;
- et/ou la paroi de l’âme d’un micro-tube a par exemple une épaisseur ea(voir , épaisseur mesurée dans un plan parallèle à la surface 32a) comprise entre 0.1 µm et 1 µm ;
- et/ou la paroi d’un micro-tube (avec revêtement 24) a par exemple une épaisseur e (voir , épaisseur également mesurée dans un plan parallèle à la surface 32a) comprise entre 0.2 µm et 1,5 µm ou même 2 µm ;
- et/ou un micro-tube a une hauteur H comprise entre 2 µm et 5 µm ;
- et/ou un micro-tube a un rapport d’aspect H/Decompris entre 0,4 et 5 ; selon un exemple, des micro-tube ont été réalisés avec H = 4 µm et De= 7,8 µm, donc un rapport H/De= 0,56 ;
- et/ou De, e, R (largeur ou diamètre du revêtement conducteur, comme illustré en figures 14A et 14B) et P (pas) peuvent être liés, par exemple selon les relations suivantes :
* 2 µm<De <P-2µm ;
* 0,1 µm<e<1µm ;
* De <R<P-2µm.
- le diamètre externe De(voir
- et/ou le diamètre interne Di(voir
- et/ou la paroi de l’âme d’un micro-tube a par exemple une épaisseur ea(voir
- et/ou la paroi d’un micro-tube (avec revêtement 24) a par exemple une épaisseur e (voir
- et/ou un micro-tube a une hauteur H comprise entre 2 µm et 5 µm ;
- et/ou un micro-tube a un rapport d’aspect H/Decompris entre 0,4 et 5 ; selon un exemple, des micro-tube ont été réalisés avec H = 4 µm et De= 7,8 µm, donc un rapport H/De= 0,56 ;
- et/ou De, e, R (largeur ou diamètre du revêtement conducteur, comme illustré en figures 14A et 14B) et P (pas) peuvent être liés, par exemple selon les relations suivantes :
* 2 µm<De <P-2µm ;
* 0,1 µm<e<1µm ;
* De <R<P-2µm.
Dans le cas d’un micro-tube tel que celui de la , avec un profil de gravure qui va en s’évasant vers le bas (voir également en figures 9A et 9B), les diamètres interne et externe sont différents à la base et en haut du micro-tube, le diamètre interne (resp. externe) du micro-tube à la base étant inférieur (resp. supérieur) au diamètre interne (resp. externe) en haut de celui-ci, ces 2 diamètres, de même que les autres paramètres, pouvant être dans les gammes indiquées ci-dessus. Par exemple, dans le cas d’un diamètre externe d’environ 7,8µm en haut du micro-tube et d’environ 8,5µm en bas du micro-tube, on obtient un rapport H/De = 0,47, avec H = 4 µm.Un élément d’interconnexion selon l’invention ayant une forme de micro-tube a été décrit ci-dessus.
Cependant, un élément d’interconnexion selon l’invention peut avoir une autre forme géométrique, par exemple en pointe, en croix, ou en cylindre, tout en s’étendant selon une direction sensiblement perpendiculaire à la surface 32a du substrat 32 sur laquelle il repose.
Des vues, en coupe (selon un plan parallèle au substrat sur lequel chacun d’entre eux est formé) et de côté, sont représentées en figures 11A-11B pour un élément en croix et en figures 12A-12B pour un élément en forme de cylindre ; une vue de côté représente un élément en pointe en . Les matériaux et procédés utilisés pour réaliser ces autres formes peuvent être ceux mentionnés ci-dessus. Pour l’élément en pointe de la , celui-ci peut être obtenu avec les procédés déjà mentionnés, en adaptant les paramètres (voir également, ci-dessus, l’indication déjà donnée d’un procédé en 2 étapes, en lien avec la forme obtenue et illustrée en ). La forme du masque 222 est adaptée en fonction de la forme de l’élément d’interconnexion à réaliser.
Dans chacun de ces cas, l’élément de connexion à insérer dans un élément en un matériau, de préférence ductile, tel que le plot 40, est réalisé en au moins deux parties composées de matériaux différents, une âme (ou noyau ou cœur interne) en matériau isolant électriquement et un revêtement conducteur électrique sur le sommet et sur les parois latérales de cette âme, ainsi que sur une partie de la surface du substrat sur laquelle l’élément de connexion est réalisé. En fonction des dimensions et de la géométrie de l’élément d’interconnexion il est possible d’atteindre un pas, entre 2 éléments d’interconnexion voisins, compris entre au moins 3 µm et 5 μm. Des pas supérieurs à 5 µm, par exemple 10 µm, sont également possibles.
Un élément d’interconnexion selon l’invention permet, par insertion dans un plot d’accueil, de préférence ductile, de réaliser un assemblage mécanique et une connexion électrique. L’âme non conductrice contribue à la rigidité de l’élément, en particulier lors d’une étape d’insertion, tandis que le revêtement conducteur assure le contact électrique.
Selon une variante, on induit en outre une liaison chimique par réaction entre le matériau métallique de l’élément d’interconnexion selon l’invention et le matériau du plot 40. Par exemple, si le matériau métallique de l’élément d’interconnexion est en Au, le matériau du plot 40 peut être en In. La création d’un composé intermétallique à l’interface entre les 2 matériaux permet de créer des liaisons atomiques entre eux. Un tel composé intermétallique 60 est visible en , au sommet de la paroi du micro-tube. La formation de ces liaisons peut être activée thermiquement lors des étapes du procédé qui suivent l’assemblage, par exemple lors du cycle de polymérisation, mentionné ci-dessus, mis en œuvre lors de l’étape dite de « sous enrobage », par exemple à une température supérieure à 90°C. On bénéficie ainsi de l’avantage de l’assemblage par insertion à température ambiante (aucun désalignement lors de l’assemblage même pour des circuits de compositions différentes) et de la tenue mécanique d’une liaison covalente.
L’invention permet par exemple d’assembler un circuit de lecture 32 à un composant 42 qui peut être pixellisé et hétérogène, par exemple de type « display » (ou de type écran de montre ou d’appareil photo ou d’appareil de télévision) ; en variante, le composant 42 peut être un détecteur infrarouge refroidi.
Claims (18)
- Composant formant connexion électrique et mécanique comportant un substrat (32), muni, sur une de ses faces (32a), d’au moins un élément d’interconnexion (20, 20a-d), s’étendant selon une direction perpendiculaire à ladite face (32), ayant une âme non conductrice (22) et un revêtement électriquement conducteur (24).
- Composant selon la revendication 1, au moins un élément d’interconnexion (20) ayant une section, dans un plan parallèle à ladite face du substrat (32), en forme de couronne ou de forme circulaire ou en croix ou bien au moins un élément d’interconnexion ayant une section, dans un plan perpendiculaire à ladite face, en forme de pointe.
- Composant selon la revendication 1 ou 2, l’âme non conductrice de l’élément d’interconnexion étant en au moins un matériau choisi parmi le SiO2, le Si, le SiN, l’Al2O3une céramique, un verre.
- Composant selon l’une des revendications 1 à 3, le revêtement conducteur étant en Au, ou en Pt, ou en Al ou en TiAu.
- Composant selon l’une des revendications 1 à 4, comportant une pluralité d’éléments d’interconnexion (20) s’étendant selon une direction, ayant une âme non conductrice (22) et un revêtement électriquement conducteur (24), lesdits d’éléments d’interconnexion (20) étant disposés en matrice avec un pas d’au moins 3 µm ou compris entre 3 µm et 10 µm ou entre 10 µm et 30 µm ou supérieur à 30 µm.
- Composant selon l’une des revendications 1 à 5, le revêtement électriquement conducteur (24) de chaque élément d’interconnexion (20) étant en contact direct avec un plot ou un via conducteur du substrat (32).
- Composant selon l’une des revendications 1 à 5, une couche d’arrêt de gravure étant réalisée entre chaque élément d’interconnexion (20) et le substrat (32).
- Procédé de réalisation d’un composant, comportant au moins un élément d’interconnexion électrique (20) sur un substrat (32), comportant :
a) - une étape de formation d’une couche isolante sur une face dudit substrat ;
b) - une étape de gravure d’au moins un élément d’interconnexion (20) s’étendant selon une direction perpendiculaire à ladite face du substrat (32), en un matériau non conducteur ;
c) - une étape de formation d’un revêtement électriquement conducteur (24) dudit élément d’interconnexion (20). - Procédé selon la revendication 8, au moins un élément d’interconnexion ayant une section, dans un plan parallèle à ladite face du substrat (32), en forme de couronne ou de forme circulaire ou en croix ou bien au moins un élément d’interconnexion ayant une section, dans un plan perpendiculaire à ladite face, en forme de pointe.
- Procédé selon la revendication 8, au moins un élément d’interconnexion étant en forme de micro-tube et ayant une section, dans un plan parallèle à ladite face du substrat (32), en forme de couronne, l’étape b) de gravure et l’étape c) de réalisation d’un revêtement électriquement conducteur (24) laissant subsister un creux à l’intérieur dudit élément.
- Procédé selon l’une des revendications 8 à 10, la couche isolante formant couche de masque, l’étape de gravure étant réalisée dans le substrat (32).
- Procédé selon l’une des revendications 8 à 10, une couche de masque (222) étant formée sur la couche isolante, l’étape de gravure étant réalisée dans cette dernière.
- Procédé selon la revendication 12, au moins une couche d’arrêt de gravure étant réalisée au moins entre chaque élément d’interconnexion (20) et le substrat (32).
- Procédé d’assemblage d’un composant (42) muni d’au moins un plot (40) conducteur en matériau ductile et d‘un composant selon l’une des revendications 1 à 7, comportant :
a) - une étape d’alignement des 2 composants, au moins un élément d’interconnexion (20) faisant face à au moins un plot (40);
b) - une étape de rapprochement des 2 composants, au moins un élément d’interconnexion (20) pénétrant dans au moins un plot (40). - Procédé selon la revendication 14, comportant en outre, après l’étape b), une étape dans laquelle on remplit l’espace vide entre les deux composants assemblés par un matériau, par exemple un polymère.
- Procédé selon la revendication 14 ou 15, dans lequel on induit en outre une liaison chimique par réaction entre le matériau métallique du revêtement électriquement conducteur (24) de l’élément d’interconnexion et le matériau desdits plots (40).
- Procédé selon la revendication 16, dans lequel matériau métallique du revêtement électriquement conducteur (24) est de l’or, lesdits plots (40) étant en In.
- Procédé selon l’une des revendications 16 ou 17, dans lequel on induit thermiquement ladite liaison chimique par réaction après l’étape b) de rapprochement des 2 composants.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2100562A FR3119048A1 (fr) | 2021-01-21 | 2021-01-21 | Interconnexion avec ame |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR2100562 | 2021-01-21 | ||
| FR2100562A FR3119048A1 (fr) | 2021-01-21 | 2021-01-21 | Interconnexion avec ame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR3119048A1 true FR3119048A1 (fr) | 2022-07-22 |
Family
ID=75746793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR2100562A Withdrawn FR3119048A1 (fr) | 2021-01-21 | 2021-01-21 | Interconnexion avec ame |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR3119048A1 (fr) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4930001A (en) * | 1989-03-23 | 1990-05-29 | Hughes Aircraft Company | Alloy bonded indium bumps and methods of processing same |
| US5393697A (en) * | 1994-05-06 | 1995-02-28 | Industrial Technology Research Institute | Composite bump structure and methods of fabrication |
| US20040197979A1 (en) * | 2003-01-10 | 2004-10-07 | Jeong Se-Young | Reinforced solder bump structure and method for forming a reinforced solder bump |
| US20040203262A1 (en) * | 2003-04-10 | 2004-10-14 | Formfactor, Inc. | Helical microelectronic contact and method for fabricating same |
| US20050184389A1 (en) * | 2004-02-19 | 2005-08-25 | Hui-Chang Chen | Thin film transistor substrate and manufacturing method thereof |
| WO2006004671A2 (fr) * | 2004-06-25 | 2006-01-12 | Tessera, Inc. | Structure presentant des tiges a contacts spheriques |
| FR2876244A1 (fr) | 2004-10-04 | 2006-04-07 | Commissariat Energie Atomique | Composant muni d'un ensemble de micropointes conductrices dures et procede de connexion electrique entre ce composant et un composant muni de protuberances conductrices ductiles |
| US20070148817A1 (en) * | 2000-06-08 | 2007-06-28 | Williams Vernon M | Methods for fabricating reinforced, self-aligning conductive structures for semiconductor device components |
| US20120049350A1 (en) * | 2010-08-31 | 2012-03-01 | Globalfoundries Inc. | Stress Reduction in Chip Packaging by Using a Low-Temperature Chip-Package Connection Regime |
| FR2977370A1 (fr) | 2011-06-30 | 2013-01-04 | Commissariat Energie Atomique | Composant de connexion muni d'inserts creux |
| US20150048504A1 (en) * | 2013-08-19 | 2015-02-19 | Ambit Microsystems (Zhongshan) Ltd. | Package assembly for chip and method of manufacturing same |
| FR3041147A1 (fr) * | 2015-09-14 | 2017-03-17 | 3Dis Tech | Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre |
-
2021
- 2021-01-21 FR FR2100562A patent/FR3119048A1/fr not_active Withdrawn
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4930001A (en) * | 1989-03-23 | 1990-05-29 | Hughes Aircraft Company | Alloy bonded indium bumps and methods of processing same |
| US5393697A (en) * | 1994-05-06 | 1995-02-28 | Industrial Technology Research Institute | Composite bump structure and methods of fabrication |
| US20070148817A1 (en) * | 2000-06-08 | 2007-06-28 | Williams Vernon M | Methods for fabricating reinforced, self-aligning conductive structures for semiconductor device components |
| US20040197979A1 (en) * | 2003-01-10 | 2004-10-07 | Jeong Se-Young | Reinforced solder bump structure and method for forming a reinforced solder bump |
| US20040203262A1 (en) * | 2003-04-10 | 2004-10-14 | Formfactor, Inc. | Helical microelectronic contact and method for fabricating same |
| US20050184389A1 (en) * | 2004-02-19 | 2005-08-25 | Hui-Chang Chen | Thin film transistor substrate and manufacturing method thereof |
| WO2006004671A2 (fr) * | 2004-06-25 | 2006-01-12 | Tessera, Inc. | Structure presentant des tiges a contacts spheriques |
| FR2876244A1 (fr) | 2004-10-04 | 2006-04-07 | Commissariat Energie Atomique | Composant muni d'un ensemble de micropointes conductrices dures et procede de connexion electrique entre ce composant et un composant muni de protuberances conductrices ductiles |
| US20120049350A1 (en) * | 2010-08-31 | 2012-03-01 | Globalfoundries Inc. | Stress Reduction in Chip Packaging by Using a Low-Temperature Chip-Package Connection Regime |
| FR2977370A1 (fr) | 2011-06-30 | 2013-01-04 | Commissariat Energie Atomique | Composant de connexion muni d'inserts creux |
| US20150048504A1 (en) * | 2013-08-19 | 2015-02-19 | Ambit Microsystems (Zhongshan) Ltd. | Package assembly for chip and method of manufacturing same |
| FR3041147A1 (fr) * | 2015-09-14 | 2017-03-17 | 3Dis Tech | Procede d'integration d'au moins une interconnexion 3d pour la fabrication de circuit integre |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2175485B1 (fr) | Connexion par emboitement de deux inserts soudés et sa méthode de fabrication | |
| EP2255383B1 (fr) | Composant de connexion muni d'inserts creux et son procede de realisation | |
| EP1797749B1 (fr) | Composant muni d'un ensemble de micropointes conductrices dures et procede de connexion electrique entre ce composant et un composant muni de protuberances conductrices ductiles | |
| EP2727144B1 (fr) | Procédé d'hybridation d'un composant muni d'inserts creux | |
| EP2192612A2 (fr) | Procédé pour empiler et interconnecter des circuits intégrés | |
| EP0662721B1 (fr) | Détecteur de rayonnement électromagnétique et procédé de fabrication | |
| FR2977383A1 (fr) | Plot de reception d'un fil de cuivre | |
| EP3203511B1 (fr) | Procede de protection contre l'humidite d'un dispositif electronique hybride | |
| EP3115129A1 (fr) | Ensemble comportant un element susceptible de transmettre de la chaleur, un film de polymere bon conducteur thermique et isolant electrique, un joint fritte et un radiateur et procede de fabrication | |
| FR2767223A1 (fr) | Procede d'interconnexion a travers un materiau semi-conducteur, et dispositif obtenu | |
| EP1720198A2 (fr) | Circuit intégré comprenant au moins un condensateur et procédé de formation du condensateur | |
| FR3119048A1 (fr) | Interconnexion avec ame | |
| FR2822338A1 (fr) | Procede pour connecter electriquement des plots de contact d'un composant microelectronique directement a des pistes de circuits imprimes, et plaque a circuits imprimes ainsi constituee | |
| FR2919213A1 (fr) | Procede de soudure de deux elements entre eux au moyen d'un materiau de brasure | |
| EP0793269A1 (fr) | Dispositif semiconducteur incluant une puce munie d'une ouverture de via et soudée sur un support, et procédé de réalisation de ce dispositif | |
| FR3119047A1 (fr) | Structure de micro-insert a armature en silicium | |
| WO2005010926A2 (fr) | Procede de fabrication de film conducteur anisotrope | |
| FR3036226A1 (fr) | Connexion par confinement d'un materiau entre deux elements de contact | |
| FR2844097A1 (fr) | Plaque a faible dilatation, procede de fabrication de celle-ci et dispositif a semi-conducteur utilisant la plaque a faible dilatation | |
| WO2018002368A1 (fr) | Dispositif electronique ayant une banque integree de composants passifs | |
| FR2983845A1 (fr) | Procede de realisation d'une microstructure comportant deux substrats relies mecaniquement | |
| FR2928032A1 (fr) | Composant de connexion muni d'inserts avec cales compensatrices. | |
| EP0443967B1 (fr) | Procédé de lift-off mécanique d'une couche métallique sur un polymère | |
| FR3099848A1 (fr) | Procédé de fabrication de vias traversant un substrat | |
| FR3106695A1 (fr) | Procédé pour l’étanchéité d’un dispositif microélectronique |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLSC | Publication of the preliminary search report |
Effective date: 20220722 |
|
| ST | Notification of lapse |
Effective date: 20220905 |