JPH0443670A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0443670A
JPH0443670A JP14997590A JP14997590A JPH0443670A JP H0443670 A JPH0443670 A JP H0443670A JP 14997590 A JP14997590 A JP 14997590A JP 14997590 A JP14997590 A JP 14997590A JP H0443670 A JPH0443670 A JP H0443670A
Authority
JP
Japan
Prior art keywords
pellet
lead frame
lead
island
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14997590A
Other languages
English (en)
Inventor
Kimihiro Ikebe
池部　公弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP14997590A priority Critical patent/JPH0443670A/ja
Publication of JPH0443670A publication Critical patent/JPH0443670A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、半導体装置に用いられるリードフレームの構
造に関するものである。
（従来の技術） ＩＣ，ＬＳＩなどの半導体装置の組立て技術において、
リードフレームは、重要な部品である。
リードフレームのインナーリードと半導体素子とを電気
的に接続してから、これらを樹脂やセラミツタなどのパ
ッケージで封止するのが半導体装置の製造における一般
的な技術である。とくに、樹脂封止に用いられるリード
フレームには、アイランド部が設けられており半導体素
子は、その上に固定されるようになっている（第４図（
ａ）参照）。
これを用いた半導体装置の製造は、次の通りである。第
４図（ｂ）は、この半導体装置の断面図を示している。
まず１表面が平滑なリードフレームｌＯ中央のアイラン
ド部２に搭載された半導体素子（ペレット）３と、アイ
ランド部２を取り囲むように配置された複数のインナー
リート１とを金やアルミニウムなどの細線からなるボン
ディングワイヤ６で接続する。その後、上型および下型
の合わせ面に形成されたキャビティの中央部にペレット
３が位置するようにリードフレーム１０を上型と下型と
で挟持した状態でキャビティ内に樹脂を圧送して充填す
ることにより、アイランド部２に搭載されたペレット３
．ボンディングワイヤ６およびインナーリード１などが
所定の形状に成形された樹脂７の中に埋設されて封止さ
れるものである。
その後、アウターリードに錫メツキを行い、さらに、カ
ッテングおよびベンディング等の成形をして製品を完成
させる。
なお、図に示すように、ワイヤボンディングを容易に実
行できるように、アイランド部は、周囲のインナーリー
ド部分よりも１段低く形成されている。近年、前記半導
体装置の高密度化、高集積化は益々進み、それにつれて
ペレットの大型化が進行している。ところで、ペレット
のサイズが大きくなるに伴って、アイランド部の大きさ
は、当然大きくしなければならないのに、ＩＣパッケー
ジの基板実装においてはより多くのパッケージを高密度
実装しなければならず、従ってＩＣパッケージの外形寸
法の大型化には限界がある。このためパッケージを大き
くすることなくより大型なペレットに対応しなければな
らない必要に迫られている。現在の技術では、インナー
リードなどのリード部分を短くすることが検討されてい
るが、このようにすると、封止樹脂からリードが抜ける
事故が発生する可能性があり、さらに、これに対する種
々の検討が行われているのが現状である。
（発明が解決しようとする課題） 前述のように、現在の技術は、半導体装置の高集積化に
ともなうペレットの大型化に十分対応できず、パッケー
ジからリード抜けが発生する可能性もあるなど問題が多
い。
本発明は、このような事情によって成されたもので、リ
ード抜けの発生のない信頼性の高いパッケージを有する
半導体装置を提供することを目的としている。
〔発明の構成〕
（課題を解決するための手段） 本発明は、ペレットを載置するアイランド部と、インナ
ーリードと、アウターリードとを備えたリードフレーム
を具備した半導体装置に関するものであり、アイランド
部に切欠き部を形成し、インナーリード先端を切欠き部
内に配置したことを特徴としている。リードフレームが
接着されるペレットの主表面は、たとえば、ポリイミド
樹脂。
シリコーン樹脂のような絶縁薄膜で被覆さオｔており、
短絡のないように処置されている。但し、ボンディング
ワイヤが接続されるペレット上の電極パットは、被覆さ
れないで露出している。また、切欠き部の形状は角形、
半円形、半楕円形など任意の形状を採り得るし、複数の
インナーリードを１つの切欠き部に配置することも可能
であり、さらに、インナーリード先端の形状に応じて替
えることができる。
（作用） インナーリードは、アイランド部の切欠き部に入ってい
るのでその分インナーリートの長さを長くする事ができ
、ペレットの大型化の傾向に対処できる。
（実施例１） 以下、本発明の一実施例を図面を参照して説明する。
第１図は、本発明の実施例１に用いられるリードフレー
ムの平面図、第２図（ａ）〜（ｃｌ）は、リードフレー
ムにペレットを載置し、両者を電気的に接続し、樹脂モ
ールドするまでの工程を示す断面図である。リードフレ
ーム１０は、たとえば、Ｆｅ　−４２Ｎ１合金やＣｕ等
を材料としている。シー１−材やコイル材等を素材とし
てこれを洗浄しレジストを塗布した後に乾燥さゼ、リー
ドフレームパターンの焼きっけを行って現像し、次１こ
エツチングを施してレジス１〜を除去し、切断しオフセ
ラミル検査をしたあと、短冊自動メツキラインでスポノ
］−＾ｕ、Ａｇ。
等のメツキを施してリードフレームを形成する。
この方法を用いないで、打ち抜きプレス加工を用いるこ
ともできる。リーＩへフレームの板厚は１通常０．１５
〜０　、２５１１１１程度である。リー１−フレーム１
０の１単位は、フレームとダムに囲まれており、この中
にアイラン１〜部２とインナーリード１とが配置されて
いる。アイランド部２は、ダイパーを通してフレームに
支持されている。アイランド２のインナーリード１と対
向するに２辺には、インナーリード１の各リードに対応
して切欠き部９を形成する。そして、各切欠き部９には
、各々対応するインナーリード２の先端が入り込んでい
る。この実施例では、角形に切欠きが形成されている（
第１図）。第２図（ａ）は、第１図のＡ−Ａ’断面図で
ある。この図ではインナーリード１とアイランド部２は
同一の平面に形成されている。このリードフレーム１０
に、たとえば、メモリのような半導体ベレット３が接着
される。ペレット３の主表面にはあらかじめ電極パッド
部をのぞいて、たとえば、ポリイミド樹脂のような絶縁
薄膜４が形成さ九ており、この薄膜４とリードフレーム
１０とが絶縁ペースト５（エポキシ樹脂等）によって接
着されている。電極パッド部（図示せず）上には、絶縁
薄膜４は形成されておらず、このパッドは、インナーリ
ード１の先端と切欠き部９に囲まれた部分に置かれるよ
うに、ペレット３をリードフレーム１０に貼り着ける（
第２図（ｂ））。次に、第２図（ｃ）に示すように、た
とえば金細線のようにボンディングワイヤ６をペレット
３上の電極パッドとインナーリード１の先端に接続する
。接続には、たとえば、金線を通したキャピラリを用い
、金線を水素炎等で加熱溶融して固定する。
次に、ペレット３．ボンディングワイヤ６、インナーリ
ード】などをモールド金型の上型および下型（図示せず
）の合わせ面に形成される所定の形状のキャビティに位
置させて、たとえばトランスファ成形法などでキャビテ
ィに樹脂を充填することによって所定の形状に成形され
た樹脂などで構成されるパッケージ７に封止する。樹脂
封止後は、アウターリードに錆止め用に錫メツキ等を施
し、リードフレームの不要部なカットし、アウターリー
ドを基板実装の方法に応じて所望の形状に加工する。
本発明では、このように、アイランド部２の切欠き部９
にまでインナーリードＪの先端が達するように設計され
ているので、ペレット３が大型化しても、パッケージ７
を大きくすることなく、又、インナーリード１を格別短
くすることもないので、リードの抜けを十分防止するこ
とができる。さらに、ペレットとアイランドの接合面積
をできるだけ大きくしてペレットはがれを防止すること
も可能になる。
（実施例２） 第３図は、実施例２における半導体装置の断面図である
。ここでは、第１図（ａ）に示されたリードフレーム１
０を用いる。ペレソトコ３．リードフレーム１０．絶縁
薄膜４およびエポキシ樹脂などの樹脂パッケージ７等は
、前の実施例と同様な構成であるが、実施例２では、ペ
レット３の底部に、たとえば、ポリイミド樹脂やシリコ
ーン樹脂などからなる衛！！緩和用のクツション材８を
形成した事に特徴がある。たとえば、ペレツ１−３１−
の電極パッドとインナーツー１１０間を金線などのボン
ディングワイヤ６で結線する場合に熱圧着法を用いたと
する。この方法は、金属の融点以下の温度で。
双方の金属の洗浄面を加圧接触し、溶融することなく金
属の拡散によって接合させるものである。
ペレッｌ−３やリードフレーム１０を約３００℃に加熱
した後、ベレッ１〜：３の電極パッド（アルミニウム）
およびインナーリー１〜】のＡｕ、Ａｇのメツキ層やＡ
ｕＰｄの厚膜に、キャピラリを用いて、それぞれ金線を
加圧接触させて接合する。その際に、ペレット３は、ペ
レットを載置する基板に直接強く押しっけられるので、
破損し易くなるが、このクツション材８がペレットの破
損を効果的に防ぐことができる。従来は、底部がアイラ
ンド部が接合されており、これがクツション材の役割を
果たしている。
なお、リードフレームのアイランド部にはワイヤボンデ
ィング用のベレット位置決め用の開口部を設けることも
できるが１．ｍ：からペレソｌ〜表面に観察することが
でき、この開口部内の観察結果によってボンディングポ
ジションを決める事ができる。
〔発明の効果〕
以上のように、本発明によれば、パッケージサイズ咎大
きくすることなく、大型ベレットに対応できるパッケー
ジを提供することができる。また、インナーリードは、
パッケージの内部に深く存在しているためリード抜けを
防止することができる。さらに、ペレットはがれを防止
することもできる。
【図面の簡単な説明】
第１図は本発明の実施例１のリードフレームの平面図、
・第２図（ａ）は第１図のリードフレームのＡ−Ａ’断
面図、第２図（ｂ）は（ａ）のリードフレームにペレッ
トを接着した状態を示す断面図、第２図（ｃ）はリード
フレームとペレットとを結線した状態を示す断面図、第
２図（ｄ）は樹脂封止した状態を示す断面図、第３図は
実施例２の半導体装置の断面図、第４図（ａ）は従来の
リードフレームの平面図、第４図（ｂ）は従来の半導体
装置の断面図である。 １・・・インナーリード、 ３・・・ペレット。 ５・・・絶縁ペースト、 ７・・・モールド樹脂、 ９・・・切欠き部、 ２・・・アイランド部、 ４・・・絶縁薄膜、 ６・・・ボンディングワイヤ、 ８・・・クツション材、 １０・・・リードフレーム。

Claims (1)

    【特許請求の範囲】
  1. 　半導体素子を載置するアイランド部と、インナーリー
    ドと、アウターリードとを備えたリードフレームを用い
    た半導体装置において、前記アイランド部に切欠き部を
    形成し、前記インナーリードの先端を前記切欠き部内に
    配置したことを特徴とする半導体装置。
JP14997590A 1990-06-11 1990-06-11 半導体装置 Pending JPH0443670A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14997590A JPH0443670A (ja) 1990-06-11 1990-06-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14997590A JPH0443670A (ja) 1990-06-11 1990-06-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH0443670A true JPH0443670A (ja) 1992-02-13

Family

ID=15486723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14997590A Pending JPH0443670A (ja) 1990-06-11 1990-06-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH0443670A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318727A1 (de) * 1992-06-05 1993-12-09 Mitsubishi Electric Corp Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen
JP2009275371A (ja) * 2008-05-13 2009-11-26 Mitsui Mining & Smelting Co Ltd 自動車用ドア

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318727A1 (de) * 1992-06-05 1993-12-09 Mitsubishi Electric Corp Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen
US5724726A (en) * 1992-06-05 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making leadframe for lead-on-chip (LOC) semiconductor device
DE4318727C2 (de) * 1992-06-05 1998-03-12 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen
JP2009275371A (ja) * 2008-05-13 2009-11-26 Mitsui Mining & Smelting Co Ltd 自動車用ドア

Similar Documents

Publication Publication Date Title
TWI336912B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
JP3420057B2 (ja) 樹脂封止型半導体装置
US8455304B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
CN100541748C (zh) 引线框架、半导体芯片封装、及该封装的制造方法
US20020058359A1 (en) Method of attaching a semiconductor chip to a leadframe with a footprint of about the same size as the chip and packages formed thereby
JP2008160148A (ja) 電子パッケージの形成方法
JP2005531137A (ja) 部分的にパターン形成したリードフレームならびに半導体パッケージングにおけるその製造および使用の方法
JPH0350758A (ja) 樹脂封止型半導体装置
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
WO2010112983A1 (en) Wire-bonded semiconductor package with a coated wire
US6075281A (en) Modified lead finger for wire bonding
US10290593B2 (en) Method of assembling QFP type semiconductor device
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0443670A (ja) 半導体装置
JP2005311099A (ja) 半導体装置及びその製造方法
US9252114B2 (en) Semiconductor device grid array package
JPS6143438A (ja) 半導体装置
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
JP2972679B2 (ja) リードフレーム並びに樹脂封止型半導体装置及びその製造方法
KR100348862B1 (ko) 반도체 패키지 제조방법
JP3915338B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法