JPH0412561A - Ｉｃ用リードフレーム - Google Patents

Ｉｃ用リードフレーム

Info

Publication number
JPH0412561A
JPH0412561A JP2115208A JP11520890A JPH0412561A JP H0412561 A JPH0412561 A JP H0412561A JP 2115208 A JP2115208 A JP 2115208A JP 11520890 A JP11520890 A JP 11520890A JP H0412561 A JPH0412561 A JP H0412561A
Authority
JP
Japan
Prior art keywords
bed
lead frame
leads
retaining
suspension pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2115208A
Other languages
English (en)
Inventor
Satoru Yanagida
悟 柳田
Koji Araki
浩二 荒木
Masashi Otsuka
雅司 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2115208A priority Critical patent/JPH0412561A/ja
Priority to KR1019910006925A priority patent/KR910020875A/ko
Priority to EP19910107128 priority patent/EP0455245A3/en
Publication of JPH0412561A publication Critical patent/JPH0412561A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、特にＭ　ＣＰ　（−ｕｌｔｉ　ｃｈｉｐｐ
ａｃｋａｇｅ）等における封止型のＩＣ用リードフレー
ムに関する。
（従来の技術） Ｍ　ＣＰ　（ｍｕｌｔｉ　ｃｈｉｐ　ｐａｃｋａｇｅ）
は複数の封止前の半導体チップ（ペアチップ）が同一基
板上に搭載され、１パツケージ化されるものである。こ
の場合のＩＣ用リードフレームは複雑化されるのは必須
であり、リードフレームのベッドを支持スるつりピンも
微細化を考慮して１本であることが多い。
第３図は上記のような従来のＩＣ用リードフレームの上
面図である。１１は図示しないペアチップが搭載される
リードフレームのベッド、１２は、このベッド１１を支
持する一本のつりピン、１３はチップとワイヤボンディ
ングされるリードフレームのリードである。
このようなリードフレームにおけるボンディング工程に
おいて、ベッド１１にペアチップがダイボンディングさ
れ、リード１３とワイヤボンディングされる際、治具１
４によって固定される。治具１４は例えばベッド１１及
びその周囲のり一ド１３を露出させ、回りを押さえる枠
形である。この治具１４とリードフレームの下に存在す
るヒータプレート（図示せず）とでリード１３およびつ
りピン１４を挾むように固定する。
しかしながら、上記つりピン１２が一片側一本のみの構
成では、治具１４で押さえてもベッド１１が十分に固定
されない。この結果、ボンディング工程の際、ベッド１
１が揺れ動いてしまい、ボンディング不良を起こす部分
が多く、ボンディング性を非常に悪くしていた。
（発明が解決しようとする課題） このように従来ではリードフレームのベッドを支持する
つりピンが片側−本のみの構成では、ボンディング工程
の際、治具の押さえが不十分になり、ボンディング性が
非常に悪いという欠点がある。
この発明は上記のような事情を考慮してなされたもので
あり、その目的は、ボンディング性を飛躍的に向上させ
るＩＣ用リードフレームを提供することにある。
［発明の構成コ （課題を解決するための手段） この発明のＩＣ用リードフレームは、半導体チップが固
着されるリードフレームのべ・ンドと、前記ベッドの周
囲に配置された複数のリードフレームのリードと、ボン
ディング工程時、前記リードフレームを押さえる治具に
前記リードと共に押さえられるように前記ベッドよりリ
ード間に伸び、かつアウタリードに繋がらないように設
けられたベッド支持用の補助ピンとから構成される。
（作用） この発明ではリードフレームのベッドを支持するつりピ
ン以外にベッド支持用の補助ピンを設ける。これにより
、設計上つりピンが１本しか形成できないＭＣＰ等のボ
ンディング工程において、強度が大きくなり、ベッドが
動かないように十分に固定される。
（実施例） 以下、図面を参照してこの発明を実施例により説明する
。
第１図はこの発明のＩＣ用リードフレームの上面図であ
り、例えば、Ｍ　ＣＰ　（ｍｕｌｔｉ　ｃｈｉｐｐａｃ
ｋａｇｅ）タイプのリードフレームを示す。設計上、複
数のペアチップが同一基板上に搭載される。よって、リ
ードフレームの微細化のため、また、リードフレームの
複雑化をさけるため、リードフレームのベッドを支持す
るつりピンは１本である。
図において、■は図示しないペアチップが搭載されるリ
ードフレームのベッド、２は、このベッドｌを支持する
一本のつりピン、３はチップとワイヤボンディングされ
るリードフレームのリードである。また、４は上記つり
ピン２以外にリードフレームのベッドｌを支持するよう
に、ベッドｌよりリード３間に伸びるように設けられた
ベッド支持用の補助ピンである。
このようなリードフレームにおけるボンディング工程に
おいて、ベッド１にペアチップ（図示せず）がダイボン
ディングされ、リード３とワイヤボンディングされる。
この際、ベッド１及びその周囲のり一ド３を露出させて
その回りを押さえる治具５は、補助ピン４の先端部をも
押さえるようになる。つまり、治具５とリードフレーム
の下に存在するヒータプレート（図示せず）とで挟むよ
うにリード３とつりピン２及び補助ピン４が固定される
ように構成されている。
上記構成によれば、つりピン２が１本しかないベッドで
も、対向するつりピン２がない側にベッド支持用の補助
ピン４を設けるので、ボンディング工程において、強度
が大きくなり、ベッドが動かないように十分に固定され
る。なお、この補助ピン４を設ける際、封止後、アウタ
リードと共にはみ出さないように長さを考慮する必要が
ある。
また、第２図に示す構成では、ベッド１がり一ドｌの１
本と接続され、実質的にはつりピンが２本になる構成の
ものであるが、この図のようにベッドの固定に不足な箇
所になっていれば、やはり第１図と同様にベッド支持用
の補助ピン４を設ければよい。
［発明の効果］ 以上説明したようにこの発明によれば、リ−ドフレーム
のベッドを支持するつりピン以外にベッド支持用の補助
ピンを設けるので、ボンディング工程において強度が大
きくなり、ベッドが動かないように十分に固定される。
これにより、ボンディング性が飛躍的に向上するＩｃ用
リードフレームを提供することができる。
【図面の簡単な説明】
第１図はこの発明のＩＣ用リードフレームの上面図、第
２図はこの発明のＩＣ用リードフレームの上面図、第３
図は従来のＩＣ用リードフレームの上面図である。 ■・・・リードフレームのベッド、　２・・・つりピン
、３・・・リードフレームのリード、　４・・・補助ピ
ン。 出願人代理人　弁理士　鈴江武彦

Claims (1)

  1. 【特許請求の範囲】 　半導体チップが固着されるリードフレームのベッドと
    、 前記ベッドの周囲に配置された複数のリードフレームの
    リードと、 ボンディング工程時、前記リードフレームを押さえる治
    具に前記リードと共に押さえられるように前記ベッドよ
    りリード間に伸び、かつアウタリードに繋がらないよう
    に設けられたベッド支持用の補助ピンと を具備したことを特徴とするＩＣ用リードフレーム。
JP2115208A 1990-05-02 1990-05-02 Ｉｃ用リードフレーム Pending JPH0412561A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2115208A JPH0412561A (ja) 1990-05-02 1990-05-02 Ｉｃ用リードフレーム
KR1019910006925A KR910020875A (ko) 1990-05-02 1991-04-30 Ic용 리드프레임
EP19910107128 EP0455245A3 (en) 1990-05-02 1991-05-02 Ic lead frame appropriate for multi-chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2115208A JPH0412561A (ja) 1990-05-02 1990-05-02 Ｉｃ用リードフレーム

Publications (1)

Publication Number Publication Date
JPH0412561A true JPH0412561A (ja) 1992-01-17

Family

ID=14657040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2115208A Pending JPH0412561A (ja) 1990-05-02 1990-05-02 Ｉｃ用リードフレーム

Country Status (3)

Country Link
EP (1) EP0455245A3 (ja)
JP (1) JPH0412561A (ja)
KR (1) KR910020875A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724726A (en) * 1992-06-05 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making leadframe for lead-on-chip (LOC) semiconductor device
US8337929B2 (en) 2007-11-20 2012-12-25 Kao Corporation Packaged coffee beverage
US8840948B2 (en) 2010-10-05 2014-09-23 Kao Corporation Concentrated coffee composition and method of producing same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7936053B2 (en) * 2005-11-17 2011-05-03 Stats Chippac Ltd. Integrated circuit package system with lead structures including a dummy tie bar
DE102007003182B4 (de) 2007-01-22 2019-11-28 Snaptrack Inc. Elektrisches Bauelement
CN104443840B (zh) * 2014-10-15 2016-11-30 苏州速腾电子科技有限公司 一种芯片储运治具用定位件夹具

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0777252B2 (ja) * 1986-12-11 1995-08-16 三菱電機株式会社 半導体装置用リ−ドフレ−ム
JP2536290B2 (ja) * 1987-01-19 1996-09-18 日本電装株式会社 リ−ドフレ−ム
JPH0754841B2 (ja) * 1987-04-13 1995-06-07 サンケン電気株式会社 絶縁物封止型回路装置
JPS6433955A (en) * 1987-07-30 1989-02-03 Matsushita Electronics Corp Lead frame
JPH01171258A (ja) * 1987-12-25 1989-07-06 Mitsubishi Electric Corp リードフレーム
JP2649251B2 (ja) * 1988-05-12 1997-09-03 イビデン株式会社 電子部品搭載用基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724726A (en) * 1992-06-05 1998-03-10 Mitsubishi Denki Kabushiki Kaisha Method of making leadframe for lead-on-chip (LOC) semiconductor device
US5900582A (en) * 1992-06-05 1999-05-04 Mitsubishi Denki Kabushiki Kaisha Lead frame including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the lead frame
US8337929B2 (en) 2007-11-20 2012-12-25 Kao Corporation Packaged coffee beverage
US8840948B2 (en) 2010-10-05 2014-09-23 Kao Corporation Concentrated coffee composition and method of producing same

Also Published As

Publication number Publication date
KR910020875A (ko) 1991-12-20
EP0455245A2 (en) 1991-11-06
EP0455245A3 (en) 1993-01-07

Similar Documents

Publication Publication Date Title
KR20030017676A (ko) 듀얼 다이 패키지
JPH0412561A (ja) Ｉｃ用リードフレーム
JPH02278740A (ja) 半導体装置のパッケージング方法
KR20010061886A (ko) 적층 칩 패키지
JPH0575016A (ja) 半導体装置
JPH0461152A (ja) 半導体装置
CN209361534U (zh) 气泡传感器封装
JPH02105450A (ja) 半導体装置
JPH03105950A (ja) 半導体集積回路のパッケージ
JP2001110981A (ja) 半導体装置及びその製造方法
JPH03163858A (ja) 樹脂封止型半導体装置
JP3161449B2 (ja) 半導体樹脂封止方法
JPH0366152A (ja) 半導体集積回路モジュール
JPS60113932A (ja) 樹脂封止半導体装置の組立方法
JPH04348538A (ja) ワイヤーボンディング構造
JPS628529A (ja) 半導体装置の製造方法
JPH02271654A (ja) リードフレームおよび半導体集積回路装置
JPH05121478A (ja) ワイヤボンデイング装置のリードフレーム押え治具
TW447057B (en) Multi-chip integrated circuit packaging structure
JPH0475356A (ja) 半導体装置
JPH0467659A (ja) サークアッド・パッケージ型半導体装置の製造方法
JPS62119933A (ja) 集積回路装置
KR20040048741A (ko) 양면 실장 리드 프레임 구조를 갖는 반도체 칩 스케일패키지
JPH02280346A (ja) 半導体素子の製造方法
JPH056951A (ja) 半導体装置及びその製造方法