JPH0575016A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0575016A
JPH0575016A JP3231817A JP23181791A JPH0575016A JP H0575016 A JPH0575016 A JP H0575016A JP 3231817 A JP3231817 A JP 3231817A JP 23181791 A JP23181791 A JP 23181791A JP H0575016 A JPH0575016 A JP H0575016A
Authority
JP
Japan
Prior art keywords
lead frame
chip
semiconductor device
chips
integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3231817A
Other languages
English (en)
Inventor
Tokio Komatsuzaki
時雄 小松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3231817A priority Critical patent/JPH0575016A/ja
Publication of JPH0575016A publication Critical patent/JPH0575016A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】半導体チップを実装する際のボードに対する面
積あたりの集積率を向上させる。 【構成】（１−１）、（１−２）のようにチップをリー
ドフレームにボンディングする際、リードフレームの表
面と裏面の両面にダイボンディングする。 【効果】基板に対する面積あたりの集積度は現状の精密
加工技術のまま約２倍に向上する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置におけるチ
ップの実装方法に関する。
【０００２】
【従来の技術】従来技術におけるチップの実装方法は２
通りあり、１つはリードフレームの片面だけを使用しダ
イボンディングを行う方法（図４）、あと１つはテ ー
プ・オートメイテッド・ボンディングで、チップをじか
に基板に実装する方法が知られていた。
【０００３】
【発明が解決しようとする課題】しかし、従来の実装方
法では前出のいずれの方法を使用しても、基板の面積に
対する集積度はチップ自体の集積度を上げないと向上し
ないという問題点を有していた。そこで、本発明は従来
のこのような問題点を解決するために１枚のリードフレ
ームにチップの背面を合わせるようなかたちで実装を施
し、基板に対する面積あたりの集積度を向上することを
目的とする。
【０００４】
【課題を解決するための手段】半導体装置において、２
つのチップを１つのリードフレームの両面を使用し、リ
ードフレームの表裏に、実装することを特徴とする。
【０００５】
【作用】以上のように実装された半導体装置を使用する
と従来通りの加工を施したチップを使用しても基板の面
積に対する集積度は簡単に２倍に向上する。
【０００６】
【実施例】本発明の半導体装置は、図１、図２で示され
る構造をしている。
【０００７】 （１−１）・・・表面に実装されたチップ （１−２）・・・裏面に実装されたチップ （１−３）・・・ボンディングワイヤー （１−４）・・・ボンディングワイヤー （１−５）・・・リードフレーム （２−１）・・・（１−５）に対応 （２−２）・・・（１−１）に対応 （２−３）・・・（１−４）に対応 （２−４）・・・（１−３）に対応 （３−１）・・・（１−１）に対応 （３−２）・・・（１−３）に対応 （３−３）・・・（１−４）に対応 （３−４）・・・（１−５）に対応 図１は実施例の要部を示す断面図であって（１−１）は
表面にダイボンデ ィングされたチップであり、（１−
２）は裏面にダイボンディングされたチップである。
（１−３）、（１− ４）はそれぞれ表面、裏面のチッ
プ用ボンディングワイヤーであり、（１−５）はリード
フレームである。図２は 実施例の要部を上面からみた
図になっており、（２−１）は（１−５）、（２−２）
は（１−１）、（２−３）は（１−４）、（２−４）は
（１−３）にそれぞれ対応している。図３は本発明の要
部全体を見渡す図であり、（３−１）は（１−１）、
（３−２）は（１−３）、（３−３）は（１−４）、
（３−４）は（１−５）に対応している。
【０００８】この部分を詳しく説明すると、図１に示す
ように１枚のリードフレームの表裏両面にチップを実装
し、各々のチップからリードフレームにワイヤーボンデ
ィングを行う。出来上がった半導体装置は現在流通して
いる半導体装置よりも多少厚みが増すことが考えられる
が、基板に実装を行った際に面積あたりの集積度が２倍
に向上する。
【０００９】
【発明の効果】本発明の半導体装置は、以上説明したよ
うに１枚のリードフレームの両面にチップを実装すると
いう簡単な構造により集積度が容易に向上するという効
果がある。
【図面の簡単な説明】
【図１】本発明の半導体装置の断面図。
【図２】本発明の半導体装置を上方からみた図。
【図３】本発明の半導体装置の要部を拡大した投影図。
【図４】従来例を説明した断面図。
【符号の説明】
（１−１）・・・表面に実装されたチップ （１−２）・・・裏面に実装されたチップ （１−３）・・・ボンディングワイヤー （１−４）・・・ボンディングワイヤー （１−５）・・・リードフレーム （２−１）・・・（１−５）に対応 （２−２）・・・（１−１）に対応 （２−３）・・・（１−４）に対応 （２−４）・・・（１−３）に対応 （３−１）・・・（１−１）に対応 （３−２）・・・（１−３）に対応 （３−３）・・・（１−４）に対応 （３−４）・・・（１−５）に対応
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/50 Ｓ 9272−4Ｍ

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】半導体装置において、２つのチップを１つ
    のリードフレームの両面を使用し、リードフレームの表
    裏に、実装したことを特徴とする半導体装置。
JP3231817A 1991-09-11 1991-09-11 半導体装置 Pending JPH0575016A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3231817A JPH0575016A (ja) 1991-09-11 1991-09-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3231817A JPH0575016A (ja) 1991-09-11 1991-09-11 半導体装置

Publications (1)

Publication Number Publication Date
JPH0575016A true JPH0575016A (ja) 1993-03-26

Family

ID=16929488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3231817A Pending JPH0575016A (ja) 1991-09-11 1991-09-11 半導体装置

Country Status (1)

Country Link
JP (1) JPH0575016A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545922A (en) * 1994-06-28 1996-08-13 Intel Corporation Dual sided integrated circuit chip package with offset wire bonds and support block cavities
JPH1063030A (ja) * 1996-08-22 1998-03-06 Oji Yuka Synthetic Paper Co Ltd 電子写真用印刷紙
US6646047B2 (en) 1996-05-28 2003-11-11 Riken Technos Corporation Thermoplastic elastomeric resin composition and a process for the preparation thereof
US6838312B2 (en) 1999-02-23 2005-01-04 Rohm Co., Ltd. Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips
US7282789B2 (en) * 1998-03-31 2007-10-16 Micron Technology, Inc. Back-to-back semiconductor device assemblies
CN100365814C (zh) * 2004-12-16 2008-01-30 南通富士通微电子股份有限公司 背对背封装集成电路及其生产方法
US7776968B2 (en) 2004-02-20 2010-08-17 Riken Technos Corp. Thermoplastic elastomer composition and thermoplastic resin composition using the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5545922A (en) * 1994-06-28 1996-08-13 Intel Corporation Dual sided integrated circuit chip package with offset wire bonds and support block cavities
EP0774162A4 (en) * 1994-06-28 1997-07-30 Intel Corp MANUFACTURE OF TWO-SIDED WIRE-CONNECTED INTEGRATED CIRCUIT BOXES USING OFFSET-WIRE CONNECTIONS AND CARRIER PLATES WITH CAVES
US6646047B2 (en) 1996-05-28 2003-11-11 Riken Technos Corporation Thermoplastic elastomeric resin composition and a process for the preparation thereof
JPH1063030A (ja) * 1996-08-22 1998-03-06 Oji Yuka Synthetic Paper Co Ltd 電子写真用印刷紙
US7282789B2 (en) * 1998-03-31 2007-10-16 Micron Technology, Inc. Back-to-back semiconductor device assemblies
US6838312B2 (en) 1999-02-23 2005-01-04 Rohm Co., Ltd. Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips
US7776968B2 (en) 2004-02-20 2010-08-17 Riken Technos Corp. Thermoplastic elastomer composition and thermoplastic resin composition using the same
CN100365814C (zh) * 2004-12-16 2008-01-30 南通富士通微电子股份有限公司 背对背封装集成电路及其生产方法

Similar Documents

Publication Publication Date Title
JPH0575016A (ja) 半導体装置
JPH02278740A (ja) 半導体装置のパッケージング方法
JPH0651001Y2 (ja) 光結合素子
JPH02105450A (ja) 半導体装置
JPH03167872A (ja) 半導体装置用リードフレーム
JPH03105950A (ja) 半導体集積回路のパッケージ
JPH04147661A (ja) 半導体集積回路装置のリードフレーム
JP2646988B2 (ja) 樹脂封止型半導体装置
JPH0266965A (ja) 半導体装置の製造方法
JPS6447063A (en) Structure of lead frame
JPS63219133A (ja) 半導体装置
JP3018225B2 (ja) 半導体装置
KR200295664Y1 (ko) 적층형반도체패키지
JPH0574774A (ja) 樹脂封止型半導体装置
JPH0555452A (ja) 半導体集積回路装置
JPS59180450U (ja) 樹脂封止型半導体装置
JPH04348538A (ja) ワイヤーボンディング構造
KR970024120A (ko) 센터 패드들이 와이어 본딩된 반도체 칩 패키지
JPH05121645A (ja) 半導体装置
JPH0254248U (ja)
KR20000059297A (ko) 반도체 칩 패키지
JPH11150134A (ja) 半導体装置
JP2000058738A (ja) リードフレーム及び半導体装置
JPH02105545A (ja) 樹脂封止型半導体装置の製造方法
JPH08125069A (ja) 半導体装置