JPH05121645A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05121645A JPH05121645A JP3279375A JP27937591A JPH05121645A JP H05121645 A JPH05121645 A JP H05121645A JP 3279375 A JP3279375 A JP 3279375A JP 27937591 A JP27937591 A JP 27937591A JP H05121645 A JPH05121645 A JP H05121645A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- island
- semiconductor device
- secured
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】複数個のチップを同一パッケージに組み込む場
合のアイランドサイズ(パッケージサイズ)を小さくす
ること。 【構成】大なる第1のチップ1をアイランド3に固着さ
せ、小なる第2のチップはアイラド3には固着させずに
第1のチップ1の上部に固着させる。
合のアイランドサイズ(パッケージサイズ)を小さくす
ること。 【構成】大なる第1のチップ1をアイランド3に固着さ
せ、小なる第2のチップはアイラド3には固着させずに
第1のチップ1の上部に固着させる。
Description
【0001】
【産業上の利用分野】本発明は半導体装置に係わり、特
に複数チップを同一のパッケージに封止する半導体装置
に関する。
に複数チップを同一のパッケージに封止する半導体装置
に関する。
【0002】
【従来の技術】従来の同一アイランド部に複数の半導体
チップ(以下単にチップと称す)を搭載した半導体装置
は、図2に示すように、第1のチップ1及び第2のチッ
プ2共にリードフレームの1つのアイランド部3に固着
され、第1のチップ1及び第2のチップ2の各々のボン
ディングパッド4,14とリードフレームのステッチ5
とが金線6により結ばれており、又、一部は、第1のチ
ップと第2のチップ2のボンディングパッド4,14ど
うしが金線16により結ばれている。
チップ(以下単にチップと称す)を搭載した半導体装置
は、図2に示すように、第1のチップ1及び第2のチッ
プ2共にリードフレームの1つのアイランド部3に固着
され、第1のチップ1及び第2のチップ2の各々のボン
ディングパッド4,14とリードフレームのステッチ5
とが金線6により結ばれており、又、一部は、第1のチ
ップと第2のチップ2のボンディングパッド4,14ど
うしが金線16により結ばれている。
【0003】
【発明が解決しようとする課題】この従来の複数のチッ
プ搭載の半導体装置では、2つのチップを各々同一アイ
ランドに固着するので、アイランド面積が増大してしま
い、実装基板の小型化に対し不利であるという問題があ
り、又チップ同士のボンディングは対向する辺どうしし
か行なえず各々のチップのパターンレイアウトに対して
制約を与え易いという問題があった。
プ搭載の半導体装置では、2つのチップを各々同一アイ
ランドに固着するので、アイランド面積が増大してしま
い、実装基板の小型化に対し不利であるという問題があ
り、又チップ同士のボンディングは対向する辺どうしし
か行なえず各々のチップのパターンレイアウトに対して
制約を与え易いという問題があった。
【0004】
【課題を解決するための手段】本発明の複数のチップ搭
載の半導体装置では、2つのチップのうち大なるチップ
はアイランドに固着され、小なるチップは大なるチップ
に固着される構成を備えている。
載の半導体装置では、2つのチップのうち大なるチップ
はアイランドに固着され、小なるチップは大なるチップ
に固着される構成を備えている。
【0005】
【実施例】次に本発明について図1を参照して説明す
る。
る。
【0006】第1のチップ1はリードフレームのアイラ
ンド3に固着され、第2のチップ2は第1のチップ1の
上部のボンディングパッド4の内側中央部に固着されて
いる。そして第1のチップ1のボンディングパッド4,
第2のチップ2のボンディングパッド14,リードフレ
ームのステッチ5が所望の組合せに金線6により結ばれ
ている。又、第1および第2のチップ1,2のボンディ
ングパッド4,14どうしも金属細線16で接続されて
いる。
ンド3に固着され、第2のチップ2は第1のチップ1の
上部のボンディングパッド4の内側中央部に固着されて
いる。そして第1のチップ1のボンディングパッド4,
第2のチップ2のボンディングパッド14,リードフレ
ームのステッチ5が所望の組合せに金線6により結ばれ
ている。又、第1および第2のチップ1,2のボンディ
ングパッド4,14どうしも金属細線16で接続されて
いる。
【0007】
【発明の効果】以上説明したように本発明は、複数チッ
プ搭載の半導体装置に於いて、大なるチップのみがアイ
ランド部に固着されるのでアイランドの大きさは少なく
とも大なるチップのみに依存するので従来構造に比し、
アイランド面積を小さくする。つまりは半導体装置自身
の面積を小さくするという効果を有する。又、2つのチ
ップのパターンレイアウトに対する制約を緩和する効果
を有する。半導体装置の面積としては従来の比べ最大で
約25%小さくする事ができる。
プ搭載の半導体装置に於いて、大なるチップのみがアイ
ランド部に固着されるのでアイランドの大きさは少なく
とも大なるチップのみに依存するので従来構造に比し、
アイランド面積を小さくする。つまりは半導体装置自身
の面積を小さくするという効果を有する。又、2つのチ
ップのパターンレイアウトに対する制約を緩和する効果
を有する。半導体装置の面積としては従来の比べ最大で
約25%小さくする事ができる。
【図1】図1は本発明の一実施例の平面図。
【図2】図2は従来の実施例の平面図。
1 第1のチップ 2 第2のチップ 3 アイランド 4,14 ボンディングパッド 5 ステッチ 6,16 金線
Claims (2)
- 【請求項1】 第1の半導体チップと、前記第1の半導
体チップのボンディングパッド内側で形成される長方形
より小なる第2の半導体チップを有する半導体装置に於
いて、前記第1の半導体チップが直接リードフレームの
アイランド部に固着され、前記第2の半導体チップは前
記第1の半導体チップの上方に固着され、前記第1,第
2の半導体チップのボンディングパッドと前記リードフ
レームのステッチ部とが金属細線により接続されている
ことを特徴とする半導体装置。 - 【請求項2】 前記第2の半導体チップの一部のボンデ
ィングパッドは前記第1の半導体チップのボンディング
パッドに金属細線により接続している請求項1に記載の
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3279375A JPH05121645A (ja) | 1991-10-25 | 1991-10-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3279375A JPH05121645A (ja) | 1991-10-25 | 1991-10-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05121645A true JPH05121645A (ja) | 1993-05-18 |
Family
ID=17610272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3279375A Pending JPH05121645A (ja) | 1991-10-25 | 1991-10-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05121645A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016138784A (ja) * | 2015-01-27 | 2016-08-04 | 日本電気株式会社 | 半導体集積回路の寿命予測装置 |
-
1991
- 1991-10-25 JP JP3279375A patent/JPH05121645A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016138784A (ja) * | 2015-01-27 | 2016-08-04 | 日本電気株式会社 | 半導体集積回路の寿命予測装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6130474A (en) | Leads under chip IC package | |
US5894165A (en) | Leads between chips assembly | |
JP4456889B2 (ja) | 積層型半導体パッケージ及びその製造方法 | |
JPH05121645A (ja) | 半導体装置 | |
JPH0783035B2 (ja) | 半導体装置 | |
JPH0575016A (ja) | 半導体装置 | |
JPH05235245A (ja) | 半導体集積回路装置 | |
JPH10200036A (ja) | 集積回路用超ファインピッチリードフレーム | |
JPH0529525A (ja) | 半導体パツケージ | |
JPH0529528A (ja) | 半導体集積回路装置およびそれに用いるリードフレーム | |
JPS60234335A (ja) | 半導体装置 | |
JPH0574844A (ja) | 半導体チツプ | |
JP3745190B2 (ja) | 半導体装置の製造方法 | |
JPH053279A (ja) | 半導体装置 | |
JPH04372161A (ja) | 半導体装置 | |
JPH11150134A (ja) | 半導体装置 | |
JPH08264673A (ja) | 集積回路装置 | |
JPH05226568A (ja) | 半導体装置 | |
JPH04277642A (ja) | ワイヤーボンディング方法 | |
US20020092892A1 (en) | Wire bonding method | |
JP2692904B2 (ja) | ダイオードチップ内蔵型半導体装置とその製造方法 | |
JPH04321266A (ja) | 半導体集積回路装置 | |
JPH0555452A (ja) | 半導体集積回路装置 | |
JPH05183090A (ja) | 樹脂封止型半導体装置 | |
JP2000058738A (ja) | リードフレーム及び半導体装置 |