JPH05121645A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05121645A
JPH05121645A JP3279375A JP27937591A JPH05121645A JP H05121645 A JPH05121645 A JP H05121645A JP 3279375 A JP3279375 A JP 3279375A JP 27937591 A JP27937591 A JP 27937591A JP H05121645 A JPH05121645 A JP H05121645A
Authority
JP
Japan
Prior art keywords
chip
island
semiconductor device
secured
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3279375A
Other languages
English (en)
Inventor
Mikio Takanashi
幹夫 高梨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3279375A priority Critical patent/JPH05121645A/ja
Publication of JPH05121645A publication Critical patent/JPH05121645A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】複数個のチップを同一パッケージに組み込む場
合のアイランドサイズ（パッケージサイズ）を小さくす
ること。 【構成】大なる第１のチップ１をアイランド３に固着さ
せ、小なる第２のチップはアイラド３には固着させずに
第１のチップ１の上部に固着させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係わり、特
に複数チップを同一のパッケージに封止する半導体装置
に関する。
【０００２】
【従来の技術】従来の同一アイランド部に複数の半導体
チップ（以下単にチップと称す）を搭載した半導体装置
は、図２に示すように、第１のチップ１及び第２のチッ
プ２共にリードフレームの１つのアイランド部３に固着
され、第１のチップ１及び第２のチップ２の各々のボン
ディングパッド４，１４とリードフレームのステッチ５
とが金線６により結ばれており、又、一部は、第１のチ
ップと第２のチップ２のボンディングパッド４，１４ど
うしが金線１６により結ばれている。
【０００３】
【発明が解決しようとする課題】この従来の複数のチッ
プ搭載の半導体装置では、２つのチップを各々同一アイ
ランドに固着するので、アイランド面積が増大してしま
い、実装基板の小型化に対し不利であるという問題があ
り、又チップ同士のボンディングは対向する辺どうしし
か行なえず各々のチップのパターンレイアウトに対して
制約を与え易いという問題があった。
【０００４】
【課題を解決するための手段】本発明の複数のチップ搭
載の半導体装置では、２つのチップのうち大なるチップ
はアイランドに固着され、小なるチップは大なるチップ
に固着される構成を備えている。
【０００５】
【実施例】次に本発明について図１を参照して説明す
る。
【０００６】第１のチップ１はリードフレームのアイラ
ンド３に固着され、第２のチップ２は第１のチップ１の
上部のボンディングパッド４の内側中央部に固着されて
いる。そして第１のチップ１のボンディングパッド４，
第２のチップ２のボンディングパッド１４，リードフレ
ームのステッチ５が所望の組合せに金線６により結ばれ
ている。又、第１および第２のチップ１，２のボンディ
ングパッド４，１４どうしも金属細線１６で接続されて
いる。
【０００７】
【発明の効果】以上説明したように本発明は、複数チッ
プ搭載の半導体装置に於いて、大なるチップのみがアイ
ランド部に固着されるのでアイランドの大きさは少なく
とも大なるチップのみに依存するので従来構造に比し、
アイランド面積を小さくする。つまりは半導体装置自身
の面積を小さくするという効果を有する。又、２つのチ
ップのパターンレイアウトに対する制約を緩和する効果
を有する。半導体装置の面積としては従来の比べ最大で
約２５％小さくする事ができる。
【図面の簡単な説明】
【図１】図１は本発明の一実施例の平面図。
【図２】図２は従来の実施例の平面図。
【符号の説明】
１ 第１のチップ ２ 第２のチップ ３ アイランド ４，１４ ボンディングパッド ５ ステッチ ６，１６ 金線

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 第１の半導体チップと、前記第１の半導
    体チップのボンディングパッド内側で形成される長方形
    より小なる第２の半導体チップを有する半導体装置に於
    いて、前記第１の半導体チップが直接リードフレームの
    アイランド部に固着され、前記第２の半導体チップは前
    記第１の半導体チップの上方に固着され、前記第１，第
    ２の半導体チップのボンディングパッドと前記リードフ
    レームのステッチ部とが金属細線により接続されている
    ことを特徴とする半導体装置。
  2. 【請求項２】 前記第２の半導体チップの一部のボンデ
    ィングパッドは前記第１の半導体チップのボンディング
    パッドに金属細線により接続している請求項１に記載の
    半導体装置。
JP3279375A 1991-10-25 1991-10-25 半導体装置 Pending JPH05121645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3279375A JPH05121645A (ja) 1991-10-25 1991-10-25 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3279375A JPH05121645A (ja) 1991-10-25 1991-10-25 半導体装置

Publications (1)

Publication Number Publication Date
JPH05121645A true JPH05121645A (ja) 1993-05-18

Family

ID=17610272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3279375A Pending JPH05121645A (ja) 1991-10-25 1991-10-25 半導体装置

Country Status (1)

Country Link
JP (1) JPH05121645A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016138784A (ja) * 2015-01-27 2016-08-04 日本電気株式会社 半導体集積回路の寿命予測装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016138784A (ja) * 2015-01-27 2016-08-04 日本電気株式会社 半導体集積回路の寿命予測装置

Similar Documents

Publication Publication Date Title
US6130474A (en) Leads under chip IC package
US5894165A (en) Leads between chips assembly
JP4456889B2 (ja) 積層型半導体パッケージ及びその製造方法
JPH05121645A (ja) 半導体装置
JPH0575016A (ja) 半導体装置
JPH05235245A (ja) 半導体集積回路装置
JPH10200036A (ja) 集積回路用超ファインピッチリードフレーム
JPH0529525A (ja) 半導体パツケージ
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPS60234335A (ja) 半導体装置
JPH0574844A (ja) 半導体チツプ
JP3745190B2 (ja) 半導体装置の製造方法
JPH053279A (ja) 半導体装置
JPH04372161A (ja) 半導体装置
JPH11150134A (ja) 半導体装置
JPH08264673A (ja) 集積回路装置
JPH05226568A (ja) 半導体装置
JPH04277642A (ja) ワイヤーボンディング方法
US20020092892A1 (en) Wire bonding method
JP2692904B2 (ja) ダイオードチップ内蔵型半導体装置とその製造方法
JP2504538Y2 (ja) Ｌｅｄアレイ装置
JPH04321266A (ja) 半導体集積回路装置
JPH0555452A (ja) 半導体集積回路装置
JPH05183090A (ja) 樹脂封止型半導体装置
JP2000058738A (ja) リードフレーム及び半導体装置