JPS629723Y2 - - Google Patents

Info

Publication number
JPS629723Y2
JPS629723Y2 JP1981022982U JP2298281U JPS629723Y2 JP S629723 Y2 JPS629723 Y2 JP S629723Y2 JP 1981022982 U JP1981022982 U JP 1981022982U JP 2298281 U JP2298281 U JP 2298281U JP S629723 Y2 JPS629723 Y2 JP S629723Y2
Authority
JP
Japan
Prior art keywords
chip
film carrier
insulating resin
hole
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1981022982U
Other languages
English (en)
Other versions
JPS57135744U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1981022982U priority Critical patent/JPS629723Y2/ja
Publication of JPS57135744U publication Critical patent/JPS57135744U/ja
Application granted granted Critical
Publication of JPS629723Y2 publication Critical patent/JPS629723Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【考案の詳細な説明】 本考案は、IC等のチツプをフイルムキヤリヤ
に取り付けるチツプ実装構造に関する。
一般に、フイルムキヤリヤにチツプより大きい
孔を設けてその孔にインナリードを突設し、IC
等のチツプをギヤングボンデイングして樹脂剤で
被うようにしたチツプ実装構造にあつては、チツ
プをインナリード側から載置してボンデイング
し、樹脂剤を両側から充填して硬化させている。
このような実装構造にするのは、もし、チツプを
フイルムキヤリヤ側から孔に挿入してギヤングボ
ンデイングし、両側から樹脂剤を充填するように
すると、樹脂剤は、フイルムキヤリヤの外方に大
きく盛り上がつて硬化し、却つてチツプ実装後の
フイルムキヤリヤが厚くなるからである。
そこで、従来から、この種の構造として次のも
のが知られている。その1つは、第1図に示すよ
うに、ポリイミドで作られた薄板状のフイルムキ
ヤリヤ1にIC等のチツプ2を取り付けるための
孔3を設け、フイルムキヤリヤ1の片面に銅箔に
よる導電部4を設けてその導電部4の一端をイン
ナリード5として孔3に突設する。インナリード
5には、チツプ2のバンプ2aを導電部4側から
ギヤングボンデイングしてチツプ2を接続固定す
る。そして、チツプ2を被うようにしてフイルム
キヤリヤ1の両面から硬化性の絶縁樹脂6を充填
して封止用の保護層を形成する。
また、他のものは、第2図に示す如く、フイル
ムキヤリヤ8にチツプを取り付けるための孔9を
設け、フイルムキヤリヤ8の片面に銅箔による導
電部10を設けるとともに、その一端をチツプ取
付孔9に突出してインナリード11とする。イン
ナリード11には、IC等のチツプ12をギヤン
グボンデイングして接続固定する。フイルムキヤ
リヤ8の他の面は、薄い金属製の補強板13を固
着する。この補強板13は、孔9より僅かに大き
い貫通孔14で孔9を囲むように設置され、薄板
状のフイルムキヤリヤ8の補強をするとともに、
孔9に充填する絶縁樹脂15の流れ防止の役をす
る。絶縁樹脂15は硬化性のもので、孔9に両面
から充填後、チツプ12のバンプ12aとインナ
リード11を被つた状態で硬化して保護層にな
る。
しかし、上記したような従来のチツプ実装構造
によれば、前者の場合は、絶縁樹脂を充填した際
にチツプ取付孔から絶縁樹脂があふれて流れ出
し、硬化後の保護層の占める面積が大きくなる欠
点がある。また、フイルムキヤリヤと絶縁樹脂だ
けでは耐衝撃性に対する信頼が確保できない欠点
がある。一方、後者の場合は、補強板によつて前
述の欠点は解消されるものの、厚くなる欠点があ
り、電子腕時計等のように薄型化を要求される製
品に対しては適さない。
本考案は、叙上のような事情から従来の欠点を
無くし、しかも、チツプをフイルムキヤリヤ側か
らチツプ取付孔に挿入してギヤングボンデイング
しても、硬化後の樹脂剤が盛り上ることなく全体
的に薄くなるチツプ実装構造を提供する目的にあ
る。その要旨とするところは、フイルムキヤリヤ
に設けるインナリードにチツプをフイルムキヤリ
ヤ側から挿入して接続固定し、ガラス繊維布に硬
化性の絶縁樹脂を含浸させるとともに、そのガラ
ス繊維布上に前記絶縁樹脂の層を設ける樹脂シー
トをフイルムキヤリヤのインナリード側から溶融
固着してチツプを被う保護層を形成することにあ
る。
以下に本考案の実施例を図に基づいてさらに説
明する。第3図において、符号21がフイルムキ
ヤリヤである。このフイルムキヤリヤ21は、第
1図および第2図で示すフイルムキヤリヤ1,8
と同様な構成を有している。すなわち、フイルム
キヤリヤ21は、ポリイミド等の絶縁性材料から
なる可撓性の基板であり、その中間部にチツプ取
付孔22を設けている。フイルムキヤリヤ21の
一方の面は、プリント配線された銅箔による導電
部23を有し、その一端はチツプ取付孔22に突
出してインナリード24を形成する。。チツプ取
付孔22には、IC,LSI等のチツプ25を挿入し
てチツプ25のバンプ25aをインナリード24
に接続固定する。フイルムキヤリヤ21の他方の
面は、補強板26を固着する。この補強板26
は、ステンレス鋼または黄銅の薄い金属板であ
り、、チツプ取付孔22より僅かに大きい孔27
を有してその孔27でチツプ取付孔22を囲むよ
うに設置される。
第4図は、樹脂シート28の断面図である。こ
の樹脂シート28は、チツプ取付孔22より若干
大きい面積を有し、複数のガラス繊維で編んだガ
ラス繊維布29にエポキシ樹脂等の熱硬化性絶縁
樹脂を含浸させ、さらに、ガラス繊維布29上に
前記絶縁樹脂の層30を設けたものである。この
樹脂シート28を、第3図の状態におけるフイル
ムキヤリヤ21のインナリード24側からチツプ
取付孔22に被せるように載置して加熱炉中で溶
融固着する。加熱後の樹脂シート28は、第5図
に示すように、層30の絶縁樹脂がインナリード
24を通り越してチツプ25の側面に回り込んで
硬化し、チツプ25のバンプ25aおよびインナ
リード24を被う保護層が形成される。
従つて、本考案によれば、ガラス繊維布に絶縁
樹脂の層を設けた樹脂シートをフイルムキヤリヤ
のインナリード側から溶融固着するので、チツプ
の保護層はガラス繊維布で塞がれたチツプ取付孔
内に収まり、厚さが一定して薄くなる。また、従
来のように絶縁樹脂をフイルムキヤリヤの両面か
ら充填することなく片側から充填するので、最終
工程での作業上の手間が省かれる。
【図面の簡単な説明】
第1図は従来のチツプ実装構造の断面図、第2
図は第1図のものを改良した従来のチツプ実装構
造の断面図、第3図は本考案の実施例を示すフイ
ルムキヤリヤにチツプを載置した状態の断面図、
第4図は樹脂シートの断面図、第5図はチツプ実
装構造の断面図である。 21……フイルムキヤリヤ、22……チツプ取
付孔、24……インナリード、25……チツプ、
28……樹脂シート、29……ガラス繊維布、3
0……絶縁樹脂の層。

Claims (1)

    【実用新案登録請求の範囲】
  1. フイルムキヤリヤのチツプ取付孔にインナリー
    ドを設けてチツプを前記フイルムキヤリヤ側から
    挿入してボンデイングし、ガラス繊維布に硬化性
    の絶縁樹脂を含浸させるとともに、そのガラス繊
    維布上に前記絶縁樹脂の層を設ける樹脂シートを
    前記フイルムキヤリヤのインナリード側から溶融
    固着して前記絶縁樹脂で前記チツプを被う保護層
    を形成することを特徴とするチツプ実装構造。
JP1981022982U 1981-02-20 1981-02-20 Expired JPS629723Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1981022982U JPS629723Y2 (ja) 1981-02-20 1981-02-20

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1981022982U JPS629723Y2 (ja) 1981-02-20 1981-02-20

Publications (2)

Publication Number Publication Date
JPS57135744U JPS57135744U (ja) 1982-08-24
JPS629723Y2 true JPS629723Y2 (ja) 1987-03-06

Family

ID=29820752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1981022982U Expired JPS629723Y2 (ja) 1981-02-20 1981-02-20

Country Status (1)

Country Link
JP (1) JPS629723Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60106153A (ja) * 1983-11-15 1985-06-11 Toshiba Corp 半導体装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116877A (ja) * 1974-07-31 1976-02-10 Sharp Kk

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5749397Y2 (ja) * 1978-03-24 1982-10-29

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5116877A (ja) * 1974-07-31 1976-02-10 Sharp Kk

Also Published As

Publication number Publication date
JPS57135744U (ja) 1982-08-24

Similar Documents

Publication Publication Date Title
US5811317A (en) Process for reflow bonding a semiconductor die to a substrate and the product produced by the product
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US5805427A (en) Ball grid array electronic package standoff design
US5863815A (en) Method of manufacturing semiconductor device
JP3238004B2 (ja) 半導体装置の製造方法
US20010000915A1 (en) Mechanically-stabilized area-array device package
KR19990067780A (ko) 반도체장치의 어셈블리방법 및 이 방법에 의해 제조된 반도체장치
KR970018451A (ko) 히트 싱크 내장형 반도체 패키지의 제조방법 및 그 구조
US20140022745A1 (en) Component and method for producing a component
KR100367955B1 (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
JPS629723Y2 (ja)
US20090102048A1 (en) Electronic device and manufacturing method thereof
JP4591362B2 (ja) 電子装置の製造方法
JP5556007B2 (ja) 電子装置
JPH0258357A (ja) ピングリッドアレイ型半導体装置
JPS6211005Y2 (ja)
JP3155811B2 (ja) 樹脂封止型半導体装置の製造方法
JPS60180147A (ja) 半導体装置
JPH0442922Y2 (ja)
JPH06334070A (ja) 混成集積回路装置
JP2798861B2 (ja) 混成集積回路装置
JP3421591B2 (ja) 混成集積回路装置の製造方法
JP2833152B2 (ja) 半導体装置
JPH01135050A (ja) 半導体装置
JP3218816B2 (ja) 半導体装置