CN106684053A - 一种晶圆片级芯片规模封装结构及其制备方法 - Google Patents
一种晶圆片级芯片规模封装结构及其制备方法 Download PDFInfo
- Publication number
- CN106684053A CN106684053A CN201710139785.4A CN201710139785A CN106684053A CN 106684053 A CN106684053 A CN 106684053A CN 201710139785 A CN201710139785 A CN 201710139785A CN 106684053 A CN106684053 A CN 106684053A
- Authority
- CN
- China
- Prior art keywords
- layer
- plastic packaging
- chip
- packaging layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 189
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title abstract 5
- 229910052710 silicon Inorganic materials 0.000 title abstract 5
- 239000010703 silicon Substances 0.000 title abstract 5
- 239000004033 plastic Substances 0.000 claims abstract description 169
- 229910000679 solder Inorganic materials 0.000 claims abstract description 104
- 239000010410 layer Substances 0.000 claims description 314
- 238000002347 injection Methods 0.000 claims description 54
- 239000007924 injection Substances 0.000 claims description 54
- 239000000463 material Substances 0.000 claims description 54
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 238000005520 cutting process Methods 0.000 claims description 45
- 238000002360 preparation method Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000003822 epoxy resin Substances 0.000 claims description 10
- 229920000647 polyepoxide Polymers 0.000 claims description 10
- 239000012752 auxiliary agent Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 8
- 229910002027 silica gel Inorganic materials 0.000 claims description 6
- 239000000741 silica gel Substances 0.000 claims description 6
- 238000007711 solidification Methods 0.000 claims description 6
- 230000008023 solidification Effects 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 206010008190 Cerebrovascular accident Diseases 0.000 claims description 4
- 239000004642 Polyimide Substances 0.000 claims description 4
- 208000006011 Stroke Diseases 0.000 claims description 4
- -1 amido amine Chemical class 0.000 claims description 4
- 150000001412 amines Chemical class 0.000 claims description 4
- 150000004982 aromatic amines Chemical class 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 4
- 238000003698 laser cutting Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- 238000007654 immersion Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- 238000012546 transfer Methods 0.000 claims description 2
- 239000003989 dielectric material Substances 0.000 claims 1
- 239000004744 fabric Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 235000012431 wafers Nutrition 0.000 description 56
- 238000005516 engineering process Methods 0.000 description 13
- 230000000694 effects Effects 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 8
- 230000032798 delamination Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003925 fat Substances 0.000 description 1
- 239000008187 granular material Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004615 ingredient Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3135—Double encapsulation or coating and encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明提供一种晶圆片级芯片规模封装结构及其制备方法，其中，封装结构至少包括：芯片；覆盖于所述芯片上表面的重新布线层；形成于所述重新布线层上表面的多个焊料球，且所述焊料球通过所述重新布线层实现与所述芯片的电性连接；包围于所述芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；以及形成于所述重新布线层上表面的围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，从而形成包围所述芯片六个表面的晶圆片级芯片规模封装结构。本发明通过两个塑封层无缝连接形成包围芯片六个表面的封装保护，有效补偿应力造成的封装结构的翘曲变形，能够制备较大尺寸的封装结构，满足大尺寸芯片的封装需求。
Description
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种晶圆片级芯片规模封装结构及其制备方法。
背景技术
晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，简称WLCSP)，即晶圆级芯片封装方式，是一种低成本的批量生产芯片封装技术，不同于传统的芯片封装方式(先切割再封测，而封装后至少增加原芯片20％的体积)，而是在IC电路完成后直接在整片晶圆上进行整体封装和测试，然后才切割成一个个的IC颗粒，可直接进行组装等后道工序生产，因此封装后的体积即等同IC裸芯片的原尺寸，是最小的微型表面贴装器件。WLCSP是一种真正意义上的芯片尺寸封装，是一种以BGA(Ball Grid Array，焊料球阵列)封装技术为基础，经过改进和提高的CSP(Chip Scale Package，芯片级封装)，综合了BGA封装和CSP的技术优势。
目前，在高端智能手机中超过30％的封装采用WLCSP的封装方式，不仅明显地缩小内存模块尺寸，而且符合对机体空间的高密度需求；另一方面在效能的表现上，更提升了数据传输的速度与稳定性。WLCSP不仅是实现高密度、高性能封装和SiP的重要技术，同时也将在器件嵌入PCB技术中起关键作用。尽管引线键合技术非常灵活和成熟，但是WLCSP技术的多层电路、精细线路图形、以及能与引线键合结合的特点，表明它将具有更广泛的应用和新的机遇。
由于WLCSP的一系列优点，WLCSP技术在现代电子装置小型化、低成本需求的推动下，正在蓬勃向前发展。然而，当前的WLCSP技术通常适用于I/O数低的小尺寸芯片，对于大尺寸芯片的晶圆片级芯片规模封装存在着极大的挑战。其中，最关键的挑战就是如何解决封装结构的翘曲变形问题：由于材料具有热胀冷缩特性，在温度作用下会发生体积变化，产生应变；当封装结构的应变受到各组成部分之间热膨胀系数差异的影响不能自由发展时，就会产生应力，从而发生翘曲变形。由于现有的晶圆片级芯片规模封装结构的BGA封装部分较易发生翘曲变形，将严重影响封装结构的可靠性，为了解决翘曲变形问题，普遍的做法是将封装结构的最大尺寸限制为7mm×7mm，从而起到更好的封装保护效果，较好地控制翘起变形，但这样一来就大大限制了晶圆片级芯片规模封装结构的应用。当前，为了提供更好的封装保护，较小翘曲变形，越来越多新的封装结构被提出，以mWLCSP和eWLCSP两种封装结构为例，它们虽然能提供包围芯片五个表面的封装保护，在一定程度上增大封装尺寸，减小翘曲变形，但封装保护能力有限，能够制备的封装结构的尺寸不超过10mm×10mm，无法满足更大尺寸芯片的封装需求。
因此，如何有效控制封装结构的翘曲变形，以制备较大尺寸的晶圆片级芯片规模封装结构，满足大尺寸芯片的封装需求，是亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆片级芯片规模封装结构及其制备方法，用于解决现有技术中由于封装翘曲变形，无法制备较大尺寸的晶圆片级芯片规模封装结构，无法满足大尺寸芯片的封装需求的问题。
为实现上述目的及其他相关目的，本发明提供一种晶圆片级芯片规模封装结构，其中，所述晶圆片级芯片规模封装结构至少包括：
芯片；
覆盖于所述芯片上表面的重新布线层；
形成于所述重新布线层上表面的多个焊料球，且所述焊料球通过所述重新布线层实现与所述芯片的电性连接；
包围于所述芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；以及
形成于所述重新布线层上表面的围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，从而形成包围所述芯片六个表面的晶圆片级芯片规模封装结构。
优选地，所述第一塑封层和所述第二塑封层采用相同或者高相似度的材料。
优选地，所述第一塑封层和所述第二塑封层采用环氧树脂固化材料；或者由主剂和助剂组成的复合固化材料，其中，所述主剂为环氧树脂，所述助剂为聚酰亚胺、硅胶、脂肪胺类、芳胺类及酰胺基胺类中的一种或多种。
优选地，所述第二塑封层适于通过围住所述焊料球形成相应的开孔，所述焊料球的一部分暴露在所述开孔外，另一部分位于所述开孔内，且位于所述开孔周围的部分第二塑封层向上隆起并与所述焊料球紧密贴合。
优选地，位于所述开孔周围的部分第二塑封层向上隆起至所述焊料球的腰部高度，并紧密贴合在所述焊料球的腰部。
优选地，所述重新布线层至少包括：
形成于所述芯片上表面的多个焊盘；
覆盖于所述芯片上表面以及所述焊盘上表面和侧壁的介电层；
形成于所述介电层内的能够与所述焊盘实现电性连接的金属布线层，其中，所述金属布线层为单层金属层或多层金属层；
形成于所述介电层上表面的能够与所述金属布线层实现电性连接的多个下金属化层，最终得到所述重新布线层；
其中，所述焊料球形成于所述下金属化层上，且所述焊料球通过所述下金属化层实现与所述金属布线层的电性连接。
优选地，所述介电层采用低k介电材料。
优选地，所述金属布线层采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
为实现上述目的及其他相关目的，本发明提供一种晶圆片级芯片规模封装结构的制备方法，其中，所述晶圆片级芯片规模封装结构的制备方法至少包括如下步骤：
提供一晶圆片，所述晶圆片至少包括若干个芯片；
于所述晶圆片的上表面形成覆盖所有芯片上表面的重新布线层；
于所述重新布线层的上表面形成由若干个焊料球构成的焊料球阵列，且所述焊料球通过所述重新布线层实现与每个芯片的电性连接；
于所述重新布线层上及相邻两芯片之间形成切割槽；
于所述晶圆片的下表面和所述切割槽内形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；
于所述重新布线层的上表面形成围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接；
于所述切割槽处切割所述第一塑封层和所述第二塑封层，以形成若干个包围所述芯片六个表面的晶圆片级芯片规模封装结构。
优选地，于所述重新布线层上及相邻两芯片之间形成切割槽，具体方法为：
预先设定相邻两芯片之间的纵向区域作为切割区域；
对所述切割区域中的重新布线层进行切割；
根据实际需要的芯片厚度设定切割深度，对所述切割区域中的晶圆片进行相应深度的切割，以形成所述切割槽。
优选地，于所述晶圆片的下表面和所述切割槽内形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层，具体方法为：
于所述重新布线层上形成包裹所述焊料球阵列的保护层；
对所述晶圆片的下表面进行研磨，直至暴露所述切割槽；
提供一具有上模和下模的注塑模具；
将研磨后的晶圆片倒置于所述注塑模具的下模中，且所述保护层与所述注塑模具的下模底部紧密贴合；
向所述注塑模具的下模内注入第一塑封层材料，所述第一塑封层材料填充满所述切割槽并覆盖所述晶圆片的下表面；
于所述第一塑封层材料上形成第一离型层；
将所述注塑模具的上模覆盖在所述注塑模具的下模上形成密闭腔体，且所述注塑模具的上模底部与所述第一离型层紧密贴合；
固化后去除所述注塑模具、所述第一离型层以及所述保护层，形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层。
优选地，于所述重新布线层的上表面形成围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，具体方法为：
提供一具有上模和下模的注塑模具；
将形成所述第一塑封层后的晶圆片置于所述注塑模具的下模中，且所述第一塑封层与所述注塑模具的下模底部紧密贴合；
向所述注塑模具的下模内注入第二塑封层材料，所述第二塑封层材料覆盖所述重新布线层的上表面并围住每个焊料球，且与所述第一塑封层相接触；
于所述第二塑封层材料上形成第二离型层；
将所述注塑模具的上模覆盖在所述注塑模具的下模上形成密闭腔体，且所述注塑模具的上模底部与所述第二离型层紧密贴合；
固化后去除所述注塑模具和所述第二离型层，形成围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接；其中，所述第二塑封层在围住所述焊料球时形成相应的开孔，所述焊料球的一部分暴露在所述开孔外，另一部分位于所述开孔内，且位于所述开孔周围的部分第二塑封层向上隆起并与所述焊料球紧密贴合。
优选地，所述切割采用激光切割工艺，火焰切割工艺或者等离子切割工艺。
优选地，所述第一塑封层和所述第二塑封层的形成采用压缩成型工艺，传递模塑工艺或者浸入式模塑工艺。
如上所述，本发明的晶圆片级芯片规模封装结构及其制备方法，具有以下有益效果：本发明通过两个塑封层无缝连接形成包围芯片六个表面的封装保护，有效补偿应力造成的封装结构的翘曲变形，封装结构的尺寸能够大于10mm×10mm，满足大尺寸芯片的封装需求。另外，本发明中两个塑封层采用相同或高相似度材料进行零界面接触，能够有效减少BGA封装侧的分层风险。另外，本发明中与焊料球贴合处的部分塑封层向上隆起围住焊料球，能够有效固定焊料球，防止应力过大造成焊料球裂缝引起的失效。
附图说明
图1显示为本发明第一实施方式的晶圆片级芯片规模封装结构示意图。
图2显示为本发明第二实施方式的晶圆片级芯片规模封装结构的制备方法的流程示意图。
图3-图10显示为本发明第二实施方式的晶圆片级芯片规模封装结构的制备方法中各步骤所呈现的结构示意图。
元件标号说明
10 晶圆片
100 芯片
101 切割槽
200 重新布线层
201 焊盘
202 介电层
203 金属布线层
204 下金属化层
300 焊料球
400 第一塑封层
500 第二塑封层
600 保护层
701 注塑模具的上模
702 注塑模具的下模
800 第一离型层
900 第二离型层
S1～S7 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1，本发明第一实施方式涉及一种晶圆片级芯片规模封装结构。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施方式的晶圆片级芯片规模封装结构至少包括：
芯片100；
覆盖于芯片100上表面的重新布线层200；
形成于重新布线层200上表面的多个焊料球300，且焊料球300通过重新布线层200实现与芯片100的电性连接；
包围于芯片100下表面和侧壁以及重新布线层200侧壁的第一塑封层400；以及
形成于重新布线层200上表面的围住每个焊料球300的第二塑封层500，且第二塑封层500与第一塑封层400无缝连接，从而形成包围芯片100六个表面的晶圆片级芯片规模封装结构。
需要说明的是，由图1可见，第一塑封层400和第二塑封层500之间的无缝连接，使得芯片100的六个表面均被包围，第一塑封层400和第二塑封层500能够提供全面的封装保护，有效补偿了应力造成的封装结构的翘曲变形，使得封装结构的尺寸能够大于10mm×10mm，满足大尺寸芯片100的封装需求。
在本实施方式中，第一塑封层400和第二塑封层500采用相同或者高相似度的材料，优选第一塑封层400和第二塑封层500采用相同的材料。由于第一塑封层400和第二塑封层500采用相同的材料，它们之间的接触(如图1中的B部分)为零界面接触，能够有效减少BGA封装侧的分层风险。
作为示例，第一塑封层400和第二塑封层500均采用环氧树脂固化材料。
作为另一个示例，第一塑封层400和第二塑封层500均采用由主剂和助剂组成的复合固化材料，其中，主剂为环氧树脂，助剂为聚酰亚胺、硅胶、脂肪胺类、芳胺类及酰胺基胺类中的一种或多种。
在本实施方式中，第二塑封层500适于通过围住焊料球300形成相应的开孔，焊料球300的一部分暴露在开孔外，另一部分位于开孔内，且位于开孔周围的部分第二塑封层500向上隆起并与焊料球300紧密贴合，形成如图1所示的A部分所呈现的结构。由于与焊料球300贴合处的部分第二塑封层500向上隆起围住焊料球300，因此第二塑封层500除了塑封保护作用，还能够有效固定焊料球300，防止应力过大造成焊料球300裂缝引起的失效。作为一个优选的方案，位于开孔周围的部分第二塑封层500向上隆起至焊料球300的腰部高度，并紧密贴合在焊料球300的腰部；由于焊料球300的腰部受力最大，第二塑封层500围住焊料球300的腰部，能够为焊料球300提供更好的支撑力，从而使焊料球300更稳固，防失效效果也更好。
另外，在本实施方式中，重新布线层200至少包括：
形成于芯片100上表面的多个焊盘201；
覆盖于芯片100上表面以及焊盘201上表面和侧壁的介电层202；
形成于介电层202内的能够与焊盘201实现电性连接的金属布线层203，其中，金属布线层203为单层金属层或多层金属层；
形成于介电层202上表面的能够与金属布线层203实现电性连接的多个下金属化层204，最终得到重新布线层200；
其中，焊料球300形成于下金属化层204上，且焊料球300通过下金属化层204实现与金属布线层203的电性连接。
在本实施方式中，介电层202采用低k介电材料。作为示例，介电层202可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料。
在本实施方式中，金属布线层203可以为单层金属层或多层金属层。作为示例，金属布线层203可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，下金属化层(Under Bump Metallization，UBM)204可以是由一层导电层构成，也可以是由多层导电层构成，导电层可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料，并可以采用PVD、CVD、电镀、化学镀层或者其他金属沉积工艺制备。
另外，需要解释的是，虽然图1所示的结构示意图中仅包括一个焊盘201、一个下金属化层204和一个焊料球300，但图1仅为为了具体解释封装结构所绘制的简易示意图，实际上，本实施方式的晶圆片级芯片规模封装结构可以包含多个焊盘201、多个下金属化层204和多个焊料球300，并不以图1所示的结构示意图为限制。
本实施方式的晶圆片级芯片规模封装结构，通过两个塑封层无缝连接形成包围芯片六个表面的封装保护，有效补偿应力造成的封装结构的翘曲变形，封装结构的尺寸能够大于10mm×10mm，满足大尺寸芯片的封装需求。另外，两个塑封层采用相同或高相似度材料进行零界面接触，能够有效减少BGA封装侧的分层风险。另外，与焊料球贴合处的部分塑封层向上隆起围住焊料球，能够有效固定焊料球，防止应力过大造成焊料球裂缝引起的失效。
请参阅图2-图10，本发明的第二实施方式涉及一种晶圆片级芯片规模封装结构的制备方法，用于制备本发明第一实施方式所涉及的晶圆片级芯片规模封装结构。
如图2所示，本实施方式的晶圆片级芯片规模封装结构的制备方法至少包括如下步骤：
步骤S1，提供一晶圆片10，晶圆片10至少包括若干个芯片100。
步骤S2，于晶圆片10的上表面形成覆盖所有芯片100上表面的重新布线层200。
在本实施方式中，步骤S2的具体方法为：
步骤S201，于芯片100上表面形成多个焊盘201。
步骤S202，于芯片100上表面形成覆盖芯片100上表面以及焊盘201上表面和侧壁的介电层202。
步骤S203，于介电层202内形成能够与焊盘201实现电性连接的金属布线层203，其中，金属布线层203为单层金属层或多层金属层。
步骤S204，于介电层202上表面形成能够与金属布线层203实现电性连接的多个下金属化层204，最终得到重新布线层200；其中，焊料球300形成于下金属化层204上，且焊料球300通过下金属化层204实现与金属布线层203的电性连接。
在本实施方式中，介电层202采用低k介电材料。作为示例，介电层202可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料。
在本实施方式中，金属布线层203可以为单层金属层或多层金属层。作为示例，金属布线层203可以采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
步骤S3，于重新布线层200的上表面形成由若干个焊料球300构成的焊料球阵列，如图3所示，且焊料球300通过重新布线层200实现与每个芯片100的电性连接。
步骤S4，于重新布线层200上及相邻两芯片100之间形成切割槽101，如图4。
在本实施方式中，步骤S4的具体方法为：
步骤S401，预先设定相邻两芯片100之间的纵向区域作为切割区域。
步骤S402，对切割区域中的重新布线层200进行切割。
步骤S403，根据实际需要的芯片100厚度设定切割深度，对切割区域中的晶圆片10进行相应深度的切割，以形成如图4所示的切割槽101。
步骤S5，于晶圆片10的下表面和切割槽101内形成包围每个芯片100下表面和侧壁以及重新布线层200侧壁的第一塑封层400，如图5-图7所示。
在本实施方式中，步骤S5的具体方法为：
步骤S501，于重新布线层200上形成包裹焊料球300阵列的保护层600，如图5所示。
步骤S502，对晶圆片10的下表面进行研磨，直至暴露切割槽101，如图6所示。
步骤S503，提供一具有上模701和下模702的注塑模具，该注塑模具的形状和大小与研磨后的晶圆片10相适配。
步骤S504，将研磨后的晶圆片10倒置于注塑模具的下模702中，且保护层600与注塑模具的下模702底部紧密贴合，如图7所示。
步骤S505，向注塑模具的下模702内注入第一塑封层材料，使第一塑封层材料能够填充满切割槽101并覆盖晶圆片10的下表面，如图7所示。
步骤S506，于第一塑封层材料上形成第一离型层800，如图7所示。
步骤S507，将注塑模具的上模701覆盖在注塑模具的下模702上形成密闭腔体，且注塑模具的上模701底部与第一离型层800紧密贴合，如图7所示。注塑模具的上模701和下模702合模后使得位于密闭腔体内第一塑封层400在压力的作用下变得均匀平整。
步骤S508，固化后去除注塑模具、第一离型层800以及保护层600，形成包围每个芯片100下表面和侧壁以及重新布线层200侧壁的第一塑封层400。
作为示例，保护层600可以采用二氧化硅或者PET等材料。
步骤S6，于重新布线层200的上表面形成围住每个焊料球300的第二塑封层500，且第二塑封层500与第一塑封层400无缝连接，如图8-图9所示。
在本实施方式中，步骤S6的具体方法为：
步骤S601，提供一具有上模701和下模702的注塑模具，该注塑模具与步骤S5中所使用的注塑模具可以完全相同，也可以不同。
步骤S602，将形成第一塑封层400后的晶圆片10置于注塑模具的下模702中，且第一塑封层400与注塑模具的下模702底部紧密贴合，如图8所示。
步骤S603，向注塑模具的下模702内注入第二塑封层材料，第二塑封层材料覆盖重新布线层200的上表面并围住每个焊料球300，且与第一塑封层400相接触，如图8所示。
步骤S604，于第二塑封层材料上形成第二离型层900，如图8所示。
步骤S605，将注塑模具的上模701覆盖在注塑模具的下模702上形成密闭腔体，且注塑模具的上模701底部与第二离型层900紧密贴合，如图8所示。注塑模具的上模701和下模702合模后使得位于密闭腔体内第二塑封层500在压力的作用下变得均匀平整。
步骤S606，固化后去除注塑模具和第二离型层900，形成围住每个焊料球300的第二塑封层500，且第二塑封层500与第一塑封层400无缝连接，如图9所示。
其中，第二塑封层500在围住焊料球300时形成相应的开孔，焊料球300的一部分暴露在开孔外，另一部分位于开孔内，且位于开孔周围的部分第二塑封层500向上隆起并与焊料球300紧密贴合，形成如图1所示的A部分所呈现的结构(图9中未示出)。由于与焊料球300贴合处的部分第二塑封层500向上隆起围住焊料球300，因此第二塑封层500除了塑封保护作用，还能够有效固定焊料球300，防止应力过大造成焊料球300裂缝引起的失效。作为一个优选的方案，位于开孔周围的部分第二塑封层500向上隆起至焊料球300的腰部高度，并紧密贴合在焊料球300的腰部；由于焊料球300的腰部受力最大，第二塑封层500围住焊料球300的腰部，能够为焊料球300提供更好的支撑力，从而使焊料球300更稳固，防失效效果也更好。
步骤S7，于切割槽101处切割第一塑封层400和第二塑封层500，以形成若干个包围芯片100六个表面的晶圆片级芯片规模封装结构，如图10所示。
需要说明的是，通过步骤S1-步骤S7得到的每个晶圆片级芯片规模封装结构，第一塑封层400和第二塑封层500之间均为无缝连接，使得芯片100的六个表面均被包围，第一塑封层400和第二塑封层500能够提供全面的封装保护，有效补偿了应力造成的封装结构的翘曲变形，使得封装结构的尺寸能够大于10mm×10mm，满足大尺寸芯片100的封装需求。
在本实施方式中，第一塑封层400和第二塑封层500采用相同或者高相似度的材料，优选第一塑封层400和第二塑封层500采用相同的材料。由于第一塑封层400和第二塑封层500采用相同的材料，它们之间的接触(如图1中的B部分)为零界面接触，能够有效减少BGA封装侧的分层风险。
作为示例，第一塑封层400和第二塑封层500均采用环氧树脂固化材料。
作为另一个示例，第一塑封层400和第二塑封层500均采用由主剂和助剂组成的复合固化材料，其中，主剂为环氧树脂，助剂为聚酰亚胺、硅胶、脂肪胺类、芳胺类及酰胺基胺类中的一种或多种。
由于第一塑封层400和第二塑封层500全部或者主要采用环氧树脂，环氧树脂常温下为液态，在步骤S508和步骤S606中均需要通过加热来固化，以形成第一塑封层400和第二塑封层500。
不难发现，在本实施方式中，第一塑封层400和第二塑封层500的形成采用压缩成型工艺。当然，在其他实施方式中，第一塑封层400和第二塑封层500的形成也可以采用传递模塑工艺或者浸入式模塑工艺等其他注塑工艺。
此外，在本实施方式中，切割采用激光切割工艺，火焰切割工艺或者等离子切割工艺，优选切割采用激光切割工艺。
本实施方式的晶圆片级芯片规模封装结构的制备方法，能够同时制备若干个本发明第一实施方式所涉及的晶圆片级芯片规模封装结构，工艺简单，成本低；且制备得到的每个封装结构均能通过两个塑封层无缝连接为芯片提供六面的封装保护，有效补偿应力造成的封装结构的翘曲变形，封装结构的尺寸能够大于10mm×10mm，满足大尺寸芯片的封装需求。另外，制备得到的每个封装结构的两个塑封层均采用相同或高相似度材料进行零界面接触，能够有效减少BGA封装侧的分层风险。另外，制备得到的每个封装结构与焊料球贴合处的部分塑封层均向上隆起围住焊料球，能够有效固定焊料球，防止应力过大造成焊料球裂缝引起的失效。
上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内；对算法中或者流程中添加无关紧要的修改或者引入无关紧要的设计，但不改变其算法和流程的核心设计都在该专利的保护范围内。
综上所述，本发明的晶圆片级芯片规模封装结构及其制备方法，具有以下有益效果：本发明通过两个塑封层无缝连接形成包围芯片六个表面的封装保护，有效补偿应力造成的封装结构的翘曲变形，封装结构的尺寸能够大于10mm×10mm，满足大尺寸芯片的封装需求。另外，本发明中两个塑封层采用相同或高相似度材料进行零界面接触，能够有效减少BGA封装侧的分层风险。另外，本发明中与焊料球贴合处的部分塑封层向上隆起围住焊料球，能够有效固定焊料球，防止应力过大造成焊料球裂缝引起的失效。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (14)
1.一种晶圆片级芯片规模封装结构，其特征在于，所述晶圆片级芯片规模封装结构至少包括：
芯片；
覆盖于所述芯片上表面的重新布线层；
形成于所述重新布线层上表面的多个焊料球，且所述焊料球通过所述重新布线层实现与所述芯片的电性连接；
包围于所述芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；以及
形成于所述重新布线层上表面的围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，从而形成包围所述芯片六个表面的晶圆片级芯片规模封装结构。
2.根据权利要求1所述的晶圆片级芯片规模封装结构，其特征在于，所述第一塑封层和所述第二塑封层采用相同或者高相似度的材料。
3.根据权利要求2所述的晶圆片级芯片规模封装结构，其特征在于，所述第一塑封层和所述第二塑封层采用环氧树脂固化材料；或者由主剂和助剂组成的复合固化材料，其中，所述主剂为环氧树脂，所述助剂为聚酰亚胺、硅胶、脂肪胺类、芳胺类及酰胺基胺类中的一种或多种。
4.根据权利要求1所述的晶圆片级芯片规模封装结构，其特征在于，所述第二塑封层适于通过围住所述焊料球形成相应的开孔，所述焊料球的一部分暴露在所述开孔外，另一部分位于所述开孔内，且位于所述开孔周围的部分第二塑封层向上隆起并与所述焊料球紧密贴合。
5.根据权利要求4所述的晶圆片级芯片规模封装结构，其特征在于，位于所述开孔周围的部分第二塑封层向上隆起至所述焊料球的腰部高度，并紧密贴合在所述焊料球的腰部。
6.根据权利要求1所述的晶圆片级芯片规模封装结构，其特征在于，所述重新布线层至少包括：
形成于所述芯片上表面的多个焊盘；
覆盖于所述芯片上表面以及所述焊盘上表面和侧壁的介电层；
形成于所述介电层内的能够与所述焊盘实现电性连接的金属布线层，其中，所述金属布线层为单层金属层或多层金属层；
形成于所述介电层上表面的能够与所述金属布线层实现电性连接的多个下金属化层，最终得到所述重新布线层；
其中，所述焊料球形成于所述下金属化层上，且所述焊料球通过所述下金属化层实现与所述金属布线层的电性连接。
7.根据权利要求6所述的晶圆片级芯片规模封装结构，其特征在于，所述介电层采用低k介电材料。
8.根据权利要求6所述的晶圆片级芯片规模封装结构，其特征在于，所述金属布线层采用铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
9.一种晶圆片级芯片规模封装结构的制备方法，其特征在于，所述晶圆片级芯片规模封装结构的制备方法至少包括如下步骤：
提供一晶圆片，所述晶圆片至少包括若干个芯片；
于所述晶圆片的上表面形成覆盖所有芯片上表面的重新布线层；
于所述重新布线层的上表面形成由若干个焊料球构成的焊料球阵列，且所述焊料球通过所述重新布线层实现与每个芯片的电性连接；
于所述重新布线层上及相邻两芯片之间形成切割槽；
于所述晶圆片的下表面和所述切割槽内形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层；
于所述重新布线层的上表面形成围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接；
于所述切割槽处切割所述第一塑封层和所述第二塑封层，以形成若干个包围所述芯片六个表面的晶圆片级芯片规模封装结构。
10.根据权利要求9所述的晶圆片级芯片规模封装结构的制备方法，其特征在于，于所述重新布线层上及相邻两芯片之间形成切割槽，具体方法为：
预先设定相邻两芯片之间的纵向区域作为切割区域；
对所述切割区域中的重新布线层进行切割；
根据实际需要的芯片厚度设定切割深度，对所述切割区域中的晶圆片进行相应深度的切割，以形成所述切割槽。
11.根据权利要求9所述的晶圆片级芯片规模封装结构的制备方法，其特征在于，于所述晶圆片的下表面和所述切割槽内形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层，具体方法为：
于所述重新布线层上形成包裹所述焊料球阵列的保护层；
对所述晶圆片的下表面进行研磨，直至暴露所述切割槽；
提供一具有上模和下模的注塑模具；
将研磨后的晶圆片倒置于所述注塑模具的下模中，且所述保护层与所述注塑模具的下模底部紧密贴合；
向所述注塑模具的下模内注入第一塑封层材料，所述第一塑封层材料填充满所述切割槽并覆盖所述晶圆片的下表面；
于所述第一塑封层材料上形成第一离型层；
将所述注塑模具的上模覆盖在所述注塑模具的下模上形成密闭腔体，且所述注塑模具的上模底部与所述第一离型层紧密贴合；
固化后去除所述注塑模具、所述第一离型层以及所述保护层，形成包围每个芯片下表面和侧壁以及所述重新布线层侧壁的第一塑封层。
12.根据权利要求9所述的晶圆片级芯片规模封装结构的制备方法，其特征在于，于所述重新布线层的上表面形成围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接，具体方法为：
提供一具有上模和下模的注塑模具；
将形成所述第一塑封层后的晶圆片置于所述注塑模具的下模中，且所述第一塑封层与所述注塑模具的下模底部紧密贴合；
向所述注塑模具的下模内注入第二塑封层材料，所述第二塑封层材料覆盖所述重新布线层的上表面并围住每个焊料球，且与所述第一塑封层相接触；
于所述第二塑封层材料上形成第二离型层；
将所述注塑模具的上模覆盖在所述注塑模具的下模上形成密闭腔体，且所述注塑模具的上模底部与所述第二离型层紧密贴合；
固化后去除所述注塑模具和所述第二离型层，形成围住每个焊料球的第二塑封层，且所述第二塑封层与所述第一塑封层无缝连接；其中，所述第二塑封层在围住所述焊料球时形成相应的开孔，所述焊料球的一部分暴露在所述开孔外，另一部分位于所述开孔内，且位于所述开孔周围的部分第二塑封层向上隆起并与所述焊料球紧密贴合。
13.根据权利要求9或10所述的晶圆片级芯片规模封装结构的制备方法，其特征在于，所述切割采用激光切割工艺，火焰切割工艺或者等离子切割工艺。
14.根据权利要求9所述的晶圆片级芯片规模封装结构的制备方法，其特征在于，所述第一塑封层和所述第二塑封层的形成采用压缩成型工艺，传递模塑工艺或者浸入式模塑工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710139785.4A CN106684053A (zh) | 2017-03-10 | 2017-03-10 | 一种晶圆片级芯片规模封装结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710139785.4A CN106684053A (zh) | 2017-03-10 | 2017-03-10 | 一种晶圆片级芯片规模封装结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106684053A true CN106684053A (zh) | 2017-05-17 |
Family
ID=58826007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710139785.4A Pending CN106684053A (zh) | 2017-03-10 | 2017-03-10 | 一种晶圆片级芯片规模封装结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106684053A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195553A (zh) * | 2017-06-01 | 2017-09-22 | 中芯长电半导体（江阴）有限公司 | 一种改善边缘形貌的成型方法 |
| CN107492534A (zh) * | 2017-08-03 | 2017-12-19 | 中南大学 | 细节距单ic芯片封装件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101552248A (zh) * | 2008-03-31 | 2009-10-07 | 卡西欧计算机株式会社 | 半导体装置及其制造方法 |
| US20130181338A1 (en) * | 2012-01-12 | 2013-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on Package Interconnect Structure |
| CN105006458A (zh) * | 2015-07-16 | 2015-10-28 | 北京工业大学 | 一种带包封的芯片封装结构与实现工艺 |
| CN207320094U (zh) * | 2017-03-10 | 2018-05-04 | 中芯长电半导体（江阴）有限公司 | 一种晶圆片级芯片规模封装结构 |
-
2017
- 2017-03-10 CN CN201710139785.4A patent/CN106684053A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101552248A (zh) * | 2008-03-31 | 2009-10-07 | 卡西欧计算机株式会社 | 半导体装置及其制造方法 |
| US20130181338A1 (en) * | 2012-01-12 | 2013-07-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on Package Interconnect Structure |
| CN105006458A (zh) * | 2015-07-16 | 2015-10-28 | 北京工业大学 | 一种带包封的芯片封装结构与实现工艺 |
| CN207320094U (zh) * | 2017-03-10 | 2018-05-04 | 中芯长电半导体（江阴）有限公司 | 一种晶圆片级芯片规模封装结构 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107195553A (zh) * | 2017-06-01 | 2017-09-22 | 中芯长电半导体（江阴）有限公司 | 一种改善边缘形貌的成型方法 |
| CN107195553B (zh) * | 2017-06-01 | 2019-08-13 | 中芯长电半导体（江阴）有限公司 | 一种改善边缘形貌的成型方法 |
| CN107492534A (zh) * | 2017-08-03 | 2017-12-19 | 中南大学 | 细节距单ic芯片封装件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230378153A1 (en) | Package-on-Package Structure Including a Thermal Isolation Material | |
| US11133285B2 (en) | Package-on-package structure having polymer-based material for warpage control | |
| US7057277B2 (en) | Chip package structure | |
| CN108766940B (zh) | 用于3d封装的应力补偿层 | |
| CN107799482A (zh) | 半导体封装结构及制造其之方法 | |
| US7061103B2 (en) | Chip package structure | |
| US9899307B2 (en) | Fan-out chip package with dummy pattern and its fabricating method | |
| US20200227356A1 (en) | Very Thin Embedded Trace Substrate-System in Package (SIP) | |
| CN105118823A (zh) | 一种堆叠型芯片封装结构及封装方法 | |
| US20060261499A1 (en) | Chip package structure | |
| US20040212080A1 (en) | [chip package structure and process for fabricating the same] | |
| KR20080036980A (ko) | 반도체 장치의 제조 방법 | |
| TWI451546B (zh) | 堆疊式封裝結構、其封裝結構及封裝結構之製造方法 | |
| US20050110168A1 (en) | Low coefficient of thermal expansion (CTE) semiconductor packaging materials | |
| CN111952274A (zh) | 电子封装件及其制法 | |
| KR20140108138A (ko) | 패키징된 반도체 디바이스 | |
| CN106684053A (zh) | 一种晶圆片级芯片规模封装结构及其制备方法 | |
| US8906749B2 (en) | Method for fabricating a semiconductor device | |
| CN106684054A (zh) | 一种晶圆片级芯片规模封装结构及其制备方法 | |
| CN207320094U (zh) | 一种晶圆片级芯片规模封装结构 | |
| CN207320093U (zh) | 一种晶圆片级芯片规模封装结构 | |
| CN101976662B (zh) | 一种无基板的输出端扇出型倒装芯片封装结构 | |
| JP2004327554A (ja) | 半導体装置及びその製造方法 | |
| KR20120041020A (ko) | 반도체 패키지 및 그 제조 방법 | |
| TWI382501B (zh) | Semiconductor device manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City) Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd. Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province Applicant before: SJ Semiconductor (Jiangyin) Corp. |
|
| CB02 | Change of applicant information | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20170517 |
|
| RJ01 | Rejection of invention patent application after publication |