CN116525733B - 一种反极性发光二极管外延片、制备方法及led - Google Patents

一种反极性发光二极管外延片、制备方法及led Download PDF

Info

Publication number
CN116525733B
CN116525733B CN202310790283.3A CN202310790283A CN116525733B CN 116525733 B CN116525733 B CN 116525733B CN 202310790283 A CN202310790283 A CN 202310790283A CN 116525733 B CN116525733 B CN 116525733B
Authority
CN
China
Prior art keywords
layer
type
ring
contact ring
epitaxial wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310790283.3A
Other languages
English (en)
Other versions
CN116525733A (zh
Inventor
金钊
曹广亮
焦恩
胡加辉
金从龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202310790283.3A priority Critical patent/CN116525733B/zh
Publication of CN116525733A publication Critical patent/CN116525733A/zh
Application granted granted Critical
Publication of CN116525733B publication Critical patent/CN116525733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种反极性发光二极管外延片、制备方法及LED，外延片包括：Si衬底及依次沉积在所述Si衬底上的第一半导体层、量子阱层、第二半导体层、N型扩展反射层、N型双环欧姆接触层以及N型电极；所述N型扩展反射层包括按M个周期交替排布的(AlxGa1‑x)0.5In0.5P层与(AlyGa1‑y)0.5In0.5P层；所述N型双环欧姆接触层包括第一接触环以及设于所述第一接触环外围的第二接触环，本发明可以有效提升外延片的亮度，并且可以降低电压，提升光效。

Description

一种反极性发光二极管外延片、制备方法及LED
技术领域
本发明属于LED外延片的技术领域，具体地涉及一种反极性发光二极管外延片、制备方法及LED。
背景技术
AlGaInP系的反极性发光二极管外延片可以发射黄绿光到红光波段，广泛应用于背光、信号灯，景观照明等领域。
常规的反极性发光二极管外延片至下而上包括Si衬底，依次包括由金属反射镜/介质膜/ GaP层形成的全方位反射镜ODR、AlInP限制层、MQW有源层、AlInPN型限制层、AlGaInP粗化层组成，AlGaInP粗化层上面设有N型电极与GaAs层形成欧姆接触，在N型电极周围区域使用腐蚀溶液粗化外延片，形成N面在上、P面在下的反极性发光二极管外延片；
常规的反极性发光二极管外延片从MQW有源层发光并从N侧出光，N型电极下方的光线被电极遮挡，绝大部分的光被吸收，尤其在小尺寸(8mil以下)芯片上尤其明显，芯片整体尺寸越来越小，但电极尺寸由于封装焊线需求而无法减的太小，因此随着发光芯片尺寸减小，电极占用面积越来越大，因电极遮光损失的亮度就越多，并且随着芯片尺寸的减小，GaAs层的欧姆接触面积随之减小，会带来电性电压高、电流扩展差的问题。
发明内容
为了解决上述技术问题，本发明提供了一种反极性发光二极管外延片、制备方法及LED，有效反射电极下方的光线，减少光线吸收、增加出光几率，特别对于斜入射至电极下方的光线，极大增加了出光效率，可以有效提升外延片的亮度，并且可以降低电压，提升光效。
第一方面，本发明实施例提供以下技术方案，一种反极性发光二极管外延片，包括Si衬底及依次设于所述Si衬底上的第一半导体层、量子阱层、第二半导体层、N型扩展反射层、N型双环欧姆接触层以及N型电极；
所述N型扩展反射层包括按M个周期交替排布的(AlxGa1-x)0.5In0.5P层与(AlyGa1-y)0.5In0.5P层，其中，x＞y，所述(AlxGa1-x)0.5In0.5P层的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层的Si掺杂浓度，所述(AlxGa1-x)0.5In0.5P层与所述(AlyGa1-y)0.5In0.5P层交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层的Si掺杂浓度；
所述N型双环欧姆接触层包括第一接触环以及设于所述第一接触环外围的第二接触环，所述第一接触环和所述第二接触环的宽度相等，且所述第一接触环与所述第二接触环之间的距离等于所述第一接触环和所述第二接触环的宽度。
相比现有技术，本申请的有益效果为：
首先，本发明中的N型扩展反射层，其包括(AlxGa1-x)0.5In0.5P层与(AlyGa1-y)0.5In0.5P层，(AlxGa1-x)0.5In0.5P层与(AlyGa1-y)0.5In0.5P层组成了DBR结构，且该DBR结构与N型电极的电极金属之间形成复合反射层，通过复合反射层可以有效反射电极下方的光线，减少光线吸收并增加出光几率，特别对于斜入射至电极下方光线，极大增加了出光效率，可以有效提升外延片的亮度，且此DBR结构的材料属性与粗化层一致，不会影响粗化，芯片制作无需额外增加光刻或腐蚀工艺，成本低廉，适合批量生长；
其次，本申请中(AlxGa1-x)0.5In0.5P层的折射率低但Si掺杂浓度高，(AlyGa1-y)0.5In0.5P层的折射率高但Si掺杂浓度低，因此在N型扩展反射层形成了极大的高低掺杂分布，同时(AlxGa1-x)0.5In0.5P层与(AlyGa1-y)0.5In0.5P层交界处的Si掺杂浓度大于(AlxGa1-x)0.5In0.5P层与(AlyGa1-y)0.5In0.5P层的Si掺杂浓度，以此消除(AlxGa1-x)0.5In0.5P层与(AlyGa1-y)0.5In0.5P层之间的势垒影响，同时折射率低的(AlxGa1-x)0.5In0.5P层通过高掺杂可提供更多自由电子，折射率高的(AlyGa1-y)0.5In0.5P层通过低掺杂可获得高迁移率，使得电子在DBR结构中快速扩展，有效提升电流扩展能力，提升电子空穴复合效率和出光效率；
最后，本发明中的N型双环欧姆接触层通过设置第一接触环与第二接触环，大幅度提升了与电极的欧姆接触面积，配合N型扩展反射层，可以有效降低功耗，降低电压，提升光电性能。
较佳的，所述(AlxGa1-x)0.5In0.5P层中x的取值范围为0.7~0.98，所述(AlyGa1-y)0.5In0.5P层中y的取值范围为0.2~0.4。
较佳的，所述 (AlxGa1-x)0.5In0.5P层的Si掺杂浓度范围为4E18atoms/cm3~6E18atoms/cm3，所述(AlyGa1-y)0.5In0.5P层的Si掺杂浓度范围为5E17atoms/cm3~1E18atoms/cm3，所述(AlxGa1-x)0.5In0.5P层与所述(AlyGa1-y)0.5In0.5P层交界处的Si掺杂浓度范围为7E18atoms/cm3~1E19 atoms/cm3。
较佳的，所述(AlxGa1-x)0.5In0.5P层的厚度为dx=1.1*λ/4n1，所述(AlyGa1-y)0.5In0.5P层的厚度为dy=1.1*λ/4n2，其中，n1为所述(AlxGa1-x)0.5In0.5P层的折射率，n2为所述(AlyGa1-y)0.5In0.5P层的折射率，λ为所述量子阱层所发出的入射波长。
较佳的，所述(AlxGa1-x)0.5In0.5P层与所述(AlyGa1-y)0.5In0.5P层交替排布的周期M取值范围为：5≤M≤10。
较佳的，所述第一半导体层包括依次设于所述Si衬底上的金属反射层、介质膜、P型GaP层、P型过渡层、P型限制层、P侧波导层，所述第二半导体层包括依次设于所述量子阱层上的N侧波导层、N型限制层、N型粗化层。
第二方面，本发明实施例还提供以下技术方案，一种反极性发光二极管外延片的制备方法，所述制备方法包括以下步骤：
提供一GaAs衬底，并在所述GaAs衬底上依次沉积GaAs缓冲层与腐蚀截至层；
在所述腐蚀截至层上依次沉积N型双环欧姆接触层、N型扩展反射层；
在所述N型扩展反射层上沉积第二半导体层；
在所述第二半导体层上沉积量子阱层；
在所述量子阱层上沉积第一半导体层；
在所述第一半导体层上键合Si衬底，将外延片翻转并将所述GaAs衬底、所述GaAs缓冲层与所述腐蚀截至层去除；
在所述N型双环欧姆接触层、所述N型扩展反射层上沉积N型电极；
其中，所述N型扩展反射层包括按M个周期交替排布的(AlxGa1-x)0.5In0.5P层与(AlyGa1-y)0.5In0.5P层，其中，x＞y，所述(AlxGa1-x)0.5In0.5P层的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层的Si掺杂浓度，所述(AlxGa1-x)0.5In0.5P层与所述(AlyGa1-y)0.5In0.5P层交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层的Si掺杂浓度；
所述N型双环欧姆接触层包括第一接触环以及设于所述第一接触环外围的第二接触环，所述第一接触环和所述第二接触环的宽度相等，且所述第一接触环与所述第二接触环之间的距离等于所述第一接触环和所述第二接触环的宽度。
较佳的，所述N型扩展反射层与所述N型双环欧姆接触层的生长温度范围均为650℃~680℃。
较佳的，在所述量子阱层上依次沉积P侧波导层、P型限制层、P型过渡层、P型GaP层、介质膜、金属反射层以形成所述第一半导体层，在所述N型扩展反射层上依次沉积N型粗化层、N型限制层、N侧波导层以形成所述第二半导体层。
第三方面，本发明实施例提供以下技术方案，一种LED，包括上述反极性发光二极管外延片。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的反极性发光二极管外延片的结构图；
图2为本发明实施例一提供的N型扩展反射层的结构图；
图3为本发明实施例二提供的反极性发光二极管外延片的制备方法的流程图；
图4为提供的反极性发光二极管外延片经过步骤S05后制备的半成品结构图。
附图标记说明：
以下将结合附图说明对本发明实施例作进一步说明。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明的实施例，而不能理解为对本发明的限制。
在本发明实施例的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明实施例中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明实施例中的具体含义。
实施例一
如图1所示，本发明第一实施例提供了一种反极性发光二极管外延片，包括Si衬底1及依次设于所述Si衬底1上的第一半导体层、量子阱层8、第二半导体层、N型扩展反射层12、N型双环欧姆接触层13以及N型电极14；
如图2所示，所述N型扩展反射层12包括按M个周期交替排布的(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122，其中，x＞y，所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度，所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度；
其中， (AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122组成了DBR结构，且该DBR结构与N型电极14的电极金属之间形成复合反射层，通过复合反射层可以有效反射电极下方的光线，减少光线吸收并增加出光几率，特别对于斜入射至电极下方光线，极大增加了出光效率，可以有效提升外延片的亮度，且此DBR结构的材料属性与粗化层一致，不会影响粗化，芯片制作无需额外增加光刻或腐蚀工艺，成本低廉，适合批量生长，本发明中的DBR结构的入射波长比量子阱层8的发射波值波长要长，使得DBR结构对于斜入射的光具有更好的反射效果；
同时，由于x＞y，使得 (AlxGa1-x)0.5In0.5P层121的折射率低但Si掺杂浓度高，(AlyGa1-y)0.5In0.5P层122的折射率高但Si掺杂浓度低，因此在N型扩展反射层12形成了极大的高低掺杂分布，同时(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度大于(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度，以此消除了(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122之间的势垒影响，同时折射率低的(AlxGa1-x)0.5In0.5P层121通过高掺杂可提供更多自由电子，折射率高的(AlyGa1-y)0.5In0.5P层122通过低掺杂可获得高迁移率，使得电子在DBR结构中快速扩展，有效提升电流扩展能力，提升电子空穴复合效率和出光效率；
所述N型双环欧姆接触层13包括第一接触环131以及设于所述第一接触环131外围的第二接触环132，所述第一接触环131和所述第二接触环132的宽度相等，且所述第一接触环131与所述第二接触环132之间的距离等于所述第一接触环131和所述第二接触环132的宽度；
其中，N型电极14设于N型双环欧姆接触层13与N型扩展反射层12上，本发明中的N型双环欧姆接触层13通过设置第一接触环131与第二接触环132，大幅度提升了与电极的欧姆接触面积，配合N型扩展反射层12，可以有效降低功耗，降低电压，提升光电性能。
值得说明的是，在本实施例中，为了保证所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度，所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度，因此具体的生长过程如下：
在生长(AlxGa1-x)0.5In0.5P层121的结束前10S，将Si2H6流量均匀提升至生长(AlxGa1-x)0.5In0.5P层121所需的Si2H6流量的1.5倍~2倍，生长完(AlxGa1-x)0.5In0.5P层121之后，停止通入III族源，保持Si2H6与PH3通入腔体3s后继续通入III族源生长(AlyGa1-y)0.5In0.5P层122，生长(AlyGa1-y)0.5In0.5P层122的前10S，将Si2H6流量均匀下调至(AlyGa1-y)0.5In0.5P层122所需的Si2H6流量，重复上述若干次上述过程即可得到N型扩展反射层12，并保证所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度且所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度。
在本实施例中，所述(AlxGa1-x)0.5In0.5P层121中x的取值范围为0.7~0.98，所述(AlyGa1-y)0.5In0.5P层122中y的取值范围为0.2~0.4。
在本实施例中，所述 (AlxGa1-x)0.5In0.5P层121的Si掺杂浓度范围为4E18atoms/cm3~6E18atoms/cm3，所述(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度范围为5E17atoms/cm3~1E18atoms/cm3，所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度范围为7E18 atoms/cm3~1E19 atoms/cm3。
在本实施例中，所述(AlxGa1-x)0.5In0.5P层121的厚度为dx=1.1*λ/4n1，所述(AlyGa1-y)0.5In0.5P层122的厚度为dy=1.1*λ/4n2，其中，n1为所述(AlxGa1-x)0.5In0.5P层121的折射率，n2为所述(AlyGa1-y)0.5In0.5P层122的折射率，λ为所述量子阱层8所发出的入射波长；
具体的，所述N型扩展反射层12的整体厚度保持在300nm~500nm。
在本实施例中，所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交替排布的周期M取值范围为：5≤M≤10。
在本实施例中，所述第一半导体层包括依次设于所述Si衬底1上的金属反射层2、介质膜3、P型GaP层4、P型过渡层5、P型限制层6、P侧波导层7，所述第二半导体层包括依次设于所述量子阱层8上的N侧波导层9、N型限制层10、N型粗化层11。
为了方便后续的光电测试以及便于理解，在本申请中引入若干实验组与对照组。
其中，实验组包括实验组一、实验组二、实验组三，对照组则采用现有技术中的反极性发光二极管外延片，其结构与实施一大致相同，但区别如下：对照组中为现有技术中的常规反极性基础结构，即不包括N型双环欧姆接触层13与N型扩展反射层12；
实验组一与实施例一的结构大致相同，但区别如下：实验组一中的反极性发光二极管外延片中包括N型扩展反射层12，但N型扩展反射层12中述(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122不存在高低掺杂差，且x＞y；
实验组二与实施例一的结构大致相同，但区别如下：实验组二中的反极性发光二极管外延片中包括N型扩展反射层12，且所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度，所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度，且x＞y；
实验组三与实施例一的结构大致相同，但区别如下：实验组三中的反极性发光二极管外延片中包括N型双环欧姆接触层13与N型扩展反射层12，且所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度，所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度，且x＞y，且所述N型双环欧姆接触层13包括第一接触环131以及设于所述第一接触环131外围的第二接触环132，所述第一接触环131和所述第二接触环132的宽度相等，且所述第一接触环131与所述第二接触环132之间的距离等于所述第一接触环131和所述第二接触环132的宽度。
将上述若干实验组以及对照组中的反极性发光二极管外延片制备为4.8mil尺寸的芯片，并进行光电测试，测试结果表1所示：
表1
从表1中可以看出，实验组三中所公开的反极性发光二极管外延片，其电压最小，且亮度最大。
值得说明的是，在本发明的另一些实施例中，还提供以下方案，一种LED，包括如实施例一所述的反极性发光二极管外延片。
综上所述，本实施例一的好处在于：首先，(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122组成了DBR结构，且该DBR结构与N型电极14的电极金属之间形成复合反射层，通过复合反射层可以有效反射电极下方的光线，减少光线吸收并增加出光几率，特别对于斜入射至电极下方光线，极大增加了出光效率，可以有效提升外延片的亮度，且此DBR结构的材料属性与粗化层一致，不会影响粗化，芯片制作无需额外增加光刻或腐蚀工艺，成本低廉，适合批量生长，本发明中的DBR结构的入射波长比量子阱层8的发射波值波长要长，使得DBR结构对于斜入射的光具有更好的反射效果；
其次，由于x＞y，使得 (AlxGa1-x)0.5In0.5P层121的折射率低但Si掺杂浓度高，(AlyGa1-y)0.5In0.5P层122的折射率高但Si掺杂浓度低，因此在N型扩展反射层12形成了极大的高低掺杂分布，同时(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度大于(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度，以此消除了(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122之间的势垒影响，同时折射率低的(AlxGa1-x)0.5In0.5P层121通过高掺杂可提供更多自由电子，折射率高的(AlyGa1-y)0.5In0.5P层122通过低掺杂可获得高迁移率，使得电子在DBR结构中快速扩展，有效提升电流扩展能力，提升电子空穴复合效率和出光效率；
最后，本发明中的N型双环欧姆接触层13通过设置第一接触环131与第二接触环132，大幅度提升了与电极的欧姆接触面积，配合N型扩展反射层12，可以有效降低功耗，降低电压，提升光电性能。
实施例二
如图3所示，本发明第二实施例提供了一种反极性发光二极管外延片的制备方法，所述制备方法包括以下步骤：
值得说明的是，在本实施例中，外延生长设备使用的是Aixtron-G4设备，在生长过程中载气全部使用H2，压力保持在50mbar，生长As系材料V/III比保持在40以上，生长P系材料的V/III比保持在90以上。
S01、提供一GaAs衬底15，并在所述GaAs衬底15上依次沉积GaAs缓冲层16与腐蚀截至层17；
具体的，在本实施例中，GaAs衬底15采用15°GaAs衬底，并将GaAs衬底15放入mocvd设备中，抽低压，通H2与AsH3，温度升至750℃-780℃进行烘烤5min-10min，清洁GaAs衬底15表面与腔体；
之后，温度下降至650℃~680℃，生长GaAs缓冲层16，GaAs缓冲层16的厚度为100nm-200nm、Si掺杂量为5E17 atoms/cm3~1E18 atoms/cm3；
而后，温度保持在650℃~680℃，生长腐蚀截至层17，腐蚀截至层17材料为GaInP，厚度为200nm-4000nm。
S02、在所述腐蚀截至层17上依次沉积N型双环欧姆接触层13、N型扩展反射层12；
具体的，温度保持在650℃~680℃生长N型双环欧姆接触层13，N型双环欧姆接触层13材料为GaAs，厚度为40nm-100nm，Si掺杂量在1E18 atoms/cm3~6E18atoms/cm3；
而后，继续生长N型扩展反射层12，N型扩展反射层12厚度为300nm~500nm；
其中，所述N型扩展反射层12包括按M个周期交替排布的(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122，其中，x＞y，所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度，所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层121的Si掺杂浓度；
所述N型双环欧姆接触层13包括第一接触环131以及设于所述第一接触环131外围的第二接触环132，所述第一接触环131和所述第二接触环132的宽度相等，且所述第一接触环131与所述第二接触环132之间的距离等于所述第一接触环131和所述第二接触环132的宽度；
具体的，所述(AlxGa1-x)0.5In0.5P层121中x的取值范围为0.7~0.98，所述(AlyGa1-y)0.5In0.5P层122中y的取值范围为0.2~0.4，所述 (AlxGa1-x)0.5In0.5P层121的Si掺杂浓度范围为4E18atoms/cm3~6E18atoms/cm3，所述(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度范围为5E17atoms/cm3~1E18atoms/cm3，所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度范围为7E18 atoms/cm3~1E19 atoms/cm3，所述(AlxGa1-x)0.5In0.5P层121的厚度为dx=1.1*λ/4n1，所述(AlyGa1-y)0.5In0.5P层122的厚度为dy=1.1*λ/4n2，其中，n1为所述(AlxGa1-x)0.5In0.5P层121的折射率，n2为所述(AlyGa1-y)0.5In0.5P层122的折射率，λ为所述量子阱层8所发出的入射波长，所述N型扩展反射层12的整体厚度保持在300nm~500nm，所述(AlxGa1-x)0.5In0.5P层121与所述(AlyGa1-y)0.5In0.5P层122交替排布的周期M取值范围为：5≤M≤10。
S03、在所述N型扩展反射层12上沉积第二半导体层；
具体的，在所述N型扩展反射层12上依次沉积N型粗化层11、N型限制层10、N侧波导层9以形成所述第二半导体层；
因此，首先需要在N型扩展反射层12上沉积生长N型粗化层11，N型粗化层11的材料为AlGaInP，生长温度为650℃~690℃，生长厚度范围为2500nm~4500nm，Si掺杂浓度范围为5E17atoms/cm3~1.5E18atoms/cm3；
之后，在所述N型粗化层11上沉积N型限制层10，N型限制层10的材料为AlInP，生长温度范围为680℃~730℃，生长厚度范围为100nm~500nm，Si掺杂浓度范围为1E18atoms/cm3~2E18atoms/cm3；
之后，在所述N型限制层10上沉积N侧波导层9，N侧波导层9的材料为(AlzGa1-z)0.5In0.5P，其中，Z的取值范围为0.5~0.9，生长温度范围为660℃~710℃，不掺杂。
S04、在所述第二半导体层上沉积量子阱层8；
具体的，将温度保持在660℃~710℃，生长量子阱层8，阱层材料为GaInP，厚度为40Å~60Å，垒层材料保持与N侧波导层9材料一致，厚度为80Å~150Å，阱层与垒层的沉积周期为10~20个。
S05、在所述量子阱层8上沉积第一半导体层；
如图4所示，其中，在所述量子阱层8上依次沉积P侧波导层7、P型限制层6、P型过渡层5、P型GaP层4、介质膜3、金属反射层2以形成所述第一半导体层；
因此，首先需要在量子阱层8上沉积P侧波导层7，P侧波导层7的材料为(AlzGa1-z)0.5In0.5P，其中，Z的取值范围为0.5~0.9，生长温度范围为660℃~710℃，不掺杂；
之后，在所述P侧波导层7上沉积P型限制层6，P型限制层6的材料为AlInP，生长温度范围为680℃~730℃，生长厚度范围为100nm~500nm，Mg掺杂浓度范围为5E17atoms/cm3~2E18atoms/cm3；
之后，在所述P型限制层6上沉积P型过渡层5，P型过渡层5的材料为Al0.5In0.5P并逐渐向Ga0.75In0.25P渐变，厚度为20nm，生长温度范围为680℃~730℃，Mg掺杂浓度范围为2E18atoms/cm3~5E18atoms/cm3；
之后，在所述P型过渡层5上沉积P型GaP层4，P型GaP层4的材料为GaP，生长速度保持在3Å/s-6Å/s之间，生长温度范围为680℃~730℃，生长厚度范围为100Å~500Å，Mg掺杂浓度范围为1E18atoms/cm3~3E18atoms/cm3；
之后，在所述P型GaP层4上沉积介质膜3，介质膜3的材料为GaP，生长速度逐渐提升至30 Å/s，生长温度范围为770℃~800℃，生长厚度范围为1200nm~1400nm，Mg掺杂浓度范围为1E18atoms/cm3~3E18atoms/cm3；
同时，在介质膜3上制备小孔电极与ODR反射镜，小孔电极材料为AuZn材料，ODR反射镜由GaP、SiO2、Au构成；
之后，在所述介质膜3上沉积金属反射层2，金属反射层2的材料为GaP，生长速度保持在5Å/s-10Å/s之间，生长温度范围为600℃~650℃，生长厚度范围为50nm~100nm，C掺杂浓度大于1E20atoms/cm3。
S06、在所述第一半导体层上键合Si衬底1，将外延片翻转并将所述GaAs衬底15、所述GaAs缓冲层16与所述腐蚀截至层17去除；
具体的，去除之后，对N型粗化层11进行粗化处理，由于N型扩展反射层12较薄，粗化后发光区的N型扩展反射层12会被粗化掉，N型粗化层11的剩余厚度在1500nm-2500nm。
S07、在所述N型双环欧姆接触层13、所述N型扩展反射层12上沉积N型电极14；
在沉积完N型电极14之后，经过研磨、背金、测试、切割之后，便可完成整个外延片的制作过程；
其中，完成以上外延片制作，其中涉及的III族源是TMGa、TMAl、TMIn，V族源是AsH3和PH3，N 型掺杂源为Si2H6，掺杂源为Cp2Mg、CBr4、Si2H6。
综上，首先，(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122组成了DBR结构，且该DBR结构与N型电极14的电极金属之间形成复合反射层，通过复合反射层可以有效反射电极下方的光线，减少光线吸收并增加出光几率，特别对于斜入射至电极下方光线，极大增加了出光效率，可以有效提升外延片的亮度，且此DBR结构的材料属性与粗化层一致，不会影响粗化，芯片制作无需额外增加光刻或腐蚀工艺，成本低廉，适合批量生长，本发明中的DBR结构的入射波长比量子阱层8的发射波值波长要长，使得DBR结构对于斜入射的光具有更好的反射效果；
其次，由于x＞y，使得 (AlxGa1-x)0.5In0.5P层121的折射率低但Si掺杂浓度高，(AlyGa1-y)0.5In0.5P层122的折射率高但Si掺杂浓度低，因此在N型扩展反射层12形成了极大的高低掺杂分布，同时(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122交界处的Si掺杂浓度大于(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122的Si掺杂浓度，以此消除了(AlxGa1-x)0.5In0.5P层121与(AlyGa1-y)0.5In0.5P层122之间的势垒影响，同时折射率低的(AlxGa1-x)0.5In0.5P层121通过高掺杂可提供更多自由电子，折射率高的(AlyGa1-y)0.5In0.5P层122通过低掺杂可获得高迁移率，使得电子在DBR结构中快速扩展，有效提升电流扩展能力，提升电子空穴复合效率和出光效率；
最后，本发明中的N型双环欧姆接触层13通过设置第一接触环131与第二接触环132，大幅度提升了与电极的欧姆接触面积，配合N型扩展反射层12，可以有效降低功耗，降低电压，提升光电性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种反极性发光二极管外延片，其特征在于，包括Si衬底及依次设于所述Si衬底上的第一半导体层、量子阱层、第二半导体层、N型扩展反射层、N型双环欧姆接触层以及N型电极；
所述N型扩展反射层包括按M个周期交替排布的(AlxGa1-x)0.5In0.5P层与(AlyGa1-y)0.5In0.5P层，其中，x＞y，所述(AlxGa1-x)0.5In0.5P层的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层的Si掺杂浓度，所述(AlxGa1-x)0.5In0.5P层与所述(AlyGa1-y)0.5In0.5P层交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层的Si掺杂浓度；
所述N型双环欧姆接触层包括第一接触环以及设于所述第一接触环外围的第二接触环，所述第一接触环和所述第二接触环的宽度相等，且所述第一接触环与所述第二接触环之间的距离等于所述第一接触环和所述第二接触环的宽度。
2.根据权利要求1所述的反极性发光二极管外延片，其特征在于，所述(AlxGa1-x)0.5In0.5P层中x的取值范围为0.7~0.98，所述(AlyGa1-y)0.5In0.5P层中y的取值范围为0.2~0.4。
3. 根据权利要求1所述的反极性发光二极管外延片，其特征在于，所述 (AlxGa1-x)0.5In0.5P层的Si掺杂浓度范围为4E18atoms/cm3~6E18atoms/cm3，所述(AlyGa1-y)0.5In0.5P层的Si掺杂浓度范围为5E17atoms/cm3~1E18atoms/cm3，所述(AlxGa1-x)0.5In0.5P层与所述(AlyGa1-y)0.5In0.5P层交界处的Si掺杂浓度范围为7E18 atoms/cm3~1E19 atoms/cm3。
4.根据权利要求1所述的反极性发光二极管外延片，其特征在于，所述(AlxGa1-x)0.5In0.5P层的厚度为dx=1.1*λ/4n1，所述(AlyGa1-y)0.5In0.5P层的厚度为dy=1.1*λ/4n2，其中，n1为所述(AlxGa1-x)0.5In0.5P层的折射率，n2为所述(AlyGa1-y)0.5In0.5P层的折射率，λ为所述量子阱层所发出的入射波长。
5.根据权利要求1所述的反极性发光二极管外延片，其特征在于，所述(AlxGa1-x)0.5In0.5P层与所述(AlyGa1-y)0.5In0.5P层交替排布的周期M取值范围为：5≤M≤10。
6.根据权利要求1-5任一项所述的反极性发光二极管外延片，其特征在于，所述第一半导体层包括依次设于所述Si衬底上的金属反射层、介质膜、P型GaP层、P型过渡层、P型限制层、P侧波导层，所述第二半导体层包括依次设于所述量子阱层上的N侧波导层、N型限制层、N型粗化层。
7.一种如权利要求1-6任一项所述的反极性发光二极管外延片的制备方法，其特征在于，所述制备方法包括以下步骤：
提供一GaAs衬底，并在所述GaAs衬底上依次沉积GaAs缓冲层与腐蚀截至层；
在所述腐蚀截至层上依次沉积N型双环欧姆接触层、N型扩展反射层；
在所述N型扩展反射层上沉积第二半导体层；
在所述第二半导体层上沉积量子阱层；
在所述量子阱层上沉积第一半导体层；
在所述第一半导体层上键合Si衬底，将外延片翻转并将所述GaAs衬底、所述GaAs缓冲层与所述腐蚀截至层去除；
在所述N型双环欧姆接触层、所述N型扩展反射层上沉积N型电极；
其中，所述N型扩展反射层包括按M个周期交替排布的(AlxGa1-x)0.5In0.5P层与(AlyGa1-y)0.5In0.5P层，其中，x＞y，所述(AlxGa1-x)0.5In0.5P层的Si掺杂浓度大于所述(AlyGa1-y)0.5In0.5P层的Si掺杂浓度，所述(AlxGa1-x)0.5In0.5P层与所述(AlyGa1-y)0.5In0.5P层交界处的Si掺杂浓度大于所述(AlxGa1-x)0.5In0.5P层的Si掺杂浓度；
所述N型双环欧姆接触层包括第一接触环以及设于所述第一接触环外围的第二接触环，所述第一接触环和所述第二接触环的宽度相等，且所述第一接触环与所述第二接触环之间的距离等于所述第一接触环和所述第二接触环的宽度。
8.根据权利要求7所述的反极性发光二极管外延片的制备方法，其特征在于，所述N型扩展反射层与所述N型双环欧姆接触层的生长温度范围均为650℃~680℃。
9.根据权利要求7-8任一项所述的反极性发光二极管外延片的制备方法，其特征在于，在所述量子阱层上依次沉积P侧波导层、P型限制层、P型过渡层、P型GaP层、介质膜、金属反射层以形成所述第一半导体层，在所述N型扩展反射层上依次沉积N型粗化层、N型限制层、N侧波导层以形成所述第二半导体层。
10.一种LED，其特征在于，包括如权利要求1-6任一项所述的反极性发光二极管外延片。
CN202310790283.3A 2023-06-30 2023-06-30 一种反极性发光二极管外延片、制备方法及led Active CN116525733B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310790283.3A CN116525733B (zh) 2023-06-30 2023-06-30 一种反极性发光二极管外延片、制备方法及led

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310790283.3A CN116525733B (zh) 2023-06-30 2023-06-30 一种反极性发光二极管外延片、制备方法及led

Publications (2)

Publication Number Publication Date
CN116525733A CN116525733A (zh) 2023-08-01
CN116525733B true CN116525733B (zh) 2023-08-29

Family

ID=87401532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310790283.3A Active CN116525733B (zh) 2023-06-30 2023-06-30 一种反极性发光二极管外延片、制备方法及led

Country Status (1)

Country Link
CN (1) CN116525733B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158558A (ja) * 2002-11-05 2004-06-03 Shurai Kagi Kofun Yugenkoshi ＡｌＧａＩｎＰ発光ダイオード装置
CN101183702A (zh) * 2006-11-17 2008-05-21 夏普株式会社 半导体发光元件及其制造方法
CN102427105A (zh) * 2011-11-09 2012-04-25 厦门乾照光电股份有限公司 具有调制掺杂分布布拉格反射层的发光二极管
CN102956776A (zh) * 2012-10-26 2013-03-06 江苏威纳德照明科技有限公司 具有界面绒化层的GaAs基发光二极管及其制造方法
CN104300065A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有新型扩展电极结构的发光二极管及其制造方法
CN104319332A (zh) * 2014-10-29 2015-01-28 华灿光电(苏州）有限公司 一种发光二极管及其制造方法
CN105322062A (zh) * 2014-06-28 2016-02-10 山东浪潮华光光电子股份有限公司 一种p面带有DBR反射层的反极性AlGaInP发光二极管结构
CN106684220A (zh) * 2017-02-14 2017-05-17 南昌大学 一种AlGaInP发光二极管薄膜芯片结构及其制备方法
CN107968140A (zh) * 2017-10-25 2018-04-27 华灿光电（浙江）有限公司 一种红黄光发光二极管芯片及其制造方法
CN114784153A (zh) * 2022-04-06 2022-07-22 江西耀驰科技有限公司 一种外延片制备方法、外延片及发光二极管

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158558A (ja) * 2002-11-05 2004-06-03 Shurai Kagi Kofun Yugenkoshi ＡｌＧａＩｎＰ発光ダイオード装置
CN101183702A (zh) * 2006-11-17 2008-05-21 夏普株式会社 半导体发光元件及其制造方法
CN102427105A (zh) * 2011-11-09 2012-04-25 厦门乾照光电股份有限公司 具有调制掺杂分布布拉格反射层的发光二极管
CN102956776A (zh) * 2012-10-26 2013-03-06 江苏威纳德照明科技有限公司 具有界面绒化层的GaAs基发光二极管及其制造方法
CN105322062A (zh) * 2014-06-28 2016-02-10 山东浪潮华光光电子股份有限公司 一种p面带有DBR反射层的反极性AlGaInP发光二极管结构
CN104300065A (zh) * 2014-10-14 2015-01-21 扬州乾照光电有限公司 具有新型扩展电极结构的发光二极管及其制造方法
CN104319332A (zh) * 2014-10-29 2015-01-28 华灿光电(苏州）有限公司 一种发光二极管及其制造方法
CN106684220A (zh) * 2017-02-14 2017-05-17 南昌大学 一种AlGaInP发光二极管薄膜芯片结构及其制备方法
CN107968140A (zh) * 2017-10-25 2018-04-27 华灿光电（浙江）有限公司 一种红黄光发光二极管芯片及其制造方法
CN114784153A (zh) * 2022-04-06 2022-07-22 江西耀驰科技有限公司 一种外延片制备方法、外延片及发光二极管

Also Published As

Publication number Publication date
CN116525733A (zh) 2023-08-01

Similar Documents

Publication Publication Date Title
TWI781317B (zh) 發光二極體、其製作方法及發光裝置
US7968903B2 (en) Light emitting device
US20070029541A1 (en) High efficiency light emitting device
TWI458120B (zh) 發光二極體、發光二極體燈及照明裝置
JP7432024B2 (ja) 赤外線発光ダイオード
JP2001007393A (ja) エピタキシャル層を有するＡｌＧａＩｎＮベースＬＥＤ
JP2011009524A (ja) 発光素子及び発光素子の製造方法
KR20080087135A (ko) 질화물 반도체 발광 소자
US8796711B2 (en) Light-emitting element
JP2007096166A (ja) 半導体発光素子
CN114784153B (zh) 一种外延片制备方法、外延片及发光二极管
CN111819703A (zh) 一种发光元件
US20060220032A1 (en) Semiconductor light emitting device
CN117276427A (zh) 一种反极性发光二极管的制备方法
JP2012129281A (ja) 発光素子
JP2006040998A (ja) 半導体発光素子、半導体発光素子用エピタキシャルウェハ
JP2005005557A (ja) 半導体発光素子の製造方法
TWI437729B (zh) 發光二極體
JP4710764B2 (ja) 半導体発光素子
JP4320654B2 (ja) 半導体発光素子
CN116525733B (zh) 一种反极性发光二极管外延片、制备方法及led
JP2012129298A (ja) 半導体発光素子及びその製造方法
KR20050063493A (ko) 웨이퍼 본딩을 이용한 반도체 발광소자 및 그 제조 방법
JP2011176001A (ja) 発光素子及び発光素子の製造方法
KR20120116257A (ko) 발광 다이오드의 휘도 향상 방법 및 그에 의한 발광 다이오드

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant