JP4509217B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP4509217B2
JP4509217B2 JP2010019899A JP2010019899A JP4509217B2 JP 4509217 B2 JP4509217 B2 JP 4509217B2 JP 2010019899 A JP2010019899 A JP 2010019899A JP 2010019899 A JP2010019899 A JP 2010019899A JP 4509217 B2 JP4509217 B2 JP 4509217B2
Authority
JP
Japan
Prior art keywords
layer
light
semiconductor element
nitride
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010019899A
Other languages
English (en)
Other versions
JP2010098334A (ja
Inventor
雅幸 畑
竜也 國里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2010019899A priority Critical patent/JP4509217B2/ja
Publication of JP2010098334A publication Critical patent/JP2010098334A/ja
Application granted granted Critical
Publication of JP4509217B2 publication Critical patent/JP4509217B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は、発光素子の製造方法に関し、特に、半導体素子層を備えた発光素子の製造方法に関する。
近年、窒化物系半導体を用いた発光ダイオード素子などの発光素子の開発が盛んに行われている。特に、最近では、窒化物系半導体を用いた発光ダイオード素子を照明器具の光源として用いるために、素子の光出力特性の向上および印加電流の大電流化の開発が進められている。このような窒化物系半導体を用いた発光ダイオード素子を形成する際には、GaNからなる基板が高価であるため、GaNからなる基板よりも安価なサファイア基板上に、半導体素子層を成長させている。
また、従来では、半導体素子層を成長させるための成長用基板としてのサファイア基板側から半導体素子層(発光層)で生成された光を出射させる発光ダイオード素子が知られている。また、従来では、上記したサファイア基板側から光を出射させる発光ダイオード素子において、素子の側面を所定の角度傾斜させることによって、光取り出し効率を向上させる技術が知られている(たとえば、特許文献1および2参照)。
上記特許文献1および2には、サファイア基板などの透光性基板上に半導体素子層を成長させた後、光出射面(透光性基板の表面)と、透光性基板および半導体素子層の側面とがなす角度が鋭角になるように形成された発光ダイオード素子が開示されている。上記特許文献1および2では、光が光出射面で全反射したとしても、その全反射した光が光出射面に対して所定の角度傾斜する側面に入射することにより、光出射面に対する光の入射角が臨界角よりも小さくなるように、光の経路を変化させることができる。したがって、光出射面で全反射した光も出射させることができるので、光取り出し効率の向上を図ることが可能となる。
特開平6−244458号公報 特開平10−341035号公報
しかしながら、上記特許文献1および2では、透光性基板側から光を出射させるため、透光性基板と半導体素子層との界面を光が通過することになる。この場合、透光性基板と半導体素子層との間の屈折率差に起因して、透光性基板と半導体素子層との界面で光が反射するという不都合が生じる。これにより、光取り出し効率を向上させるために素子の側面を傾斜させたとしても、光出射面(透光性基板の表面)から出射される光が減少するという不都合がある。その結果、光取り出し効率を向上させるのが困難であるという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、光取り出し効率を向上させることが可能な発光素子の製造方法を提供することである。
上記目的を達成するために、この発明の製造方法による発光素子は、光出射面とは反対側に設置された支持基板と、支持基板に接合され、少なくとも光出射面に対して所定の角度傾斜した側面を有する半導体素子層とを備えている。
この製造方法による発光素子では、上記のように、光出射面とは反対側に支持基板を設置するとともに、その支持基板に半導体素子層を接合することによって、半導体素子層で生成された光を支持基板とは反対側の光出射面から出射させることができるので、半導体素子層で生成された光を半導体素子層のみを通過させて出射させることができる。これにより、従来の半導体素子層を形成するのに用いた成長用基板側から光を出射させる場合のように、成長用基板と半導体素子層との界面で光が反射することがないので、光取り出し効率の低下を抑制することができる。
また、半導体素子層を、光出射面に対して所定の角度傾斜する側面を有するように構成することによって、光が光出射面で全反射したとしても、その全反射した光が光出射面に対して所定の角度傾斜する側面に入射することにより、光出射面に対する光の入射角が臨界角よりも小さくなるように、光の経路を変化させることができる。その結果、光出射面で全反射した光も出射させることができるので、光取り出し効率を向上させることができる。このように、第1の局面では、成長用基板と半導体素子層との界面での反射に起因する光取り出し効率の低下を抑制しながら、半導体素子層の傾斜した側面により光取り出し効率を向上させることができる。
上記製造方法による発光素子において、好ましくは、光出射面と半導体素子層の側面とがなす角度は、鈍角である。このように構成すれば、半導体素子層の支持基板側の表面の面積が光出射面側の表面の面積よりも大きくなるので、半導体素子層で発生した熱を支持基板側に効率的に放熱することができる。また、光出射面と半導体素子層の側面とがなす角度を鈍角にすることによって、支持基板と半導体素子層とのなす角度は鋭角になるので、支持基板と半導体素子層とのなす角度が鈍角である場合に比べて、支持基板と半導体素子層とを半田を介して接合する際に、溶融した半田が半導体素子層の側面に回り込み難くなる。これにより、半導体素子層の側面に半田が回り込むことに起因する短絡不良を抑制することができる。また、半導体素子層に含まれる活性層(発光層)を光出射面よりも支持基板に近い側に配置すれば、光出射面と半導体素子層の側面とがなす角度を鈍角にしたとしても、活性層が小さくなるのを抑制することができる。
上記製造方法による発光素子において、好ましくは、半導体素子層の所定の角度傾斜した側面に沿って延びるように形成された側面反射膜をさらに備える。このように構成すれば、半導体素子層の所定の角度傾斜した側面で光出射面側に反射される光を増大させることができるので、光取り出し効率をより向上させることができる。
上記製造方法による発光素子において、好ましくは、少なくとも支持基板と半導体素子層との間に設けられた反射膜をさらに備える。このように構成すれば、支持基板側に向かって進む光を光出射面側に反射させることができるので、光取り出し効率をより向上させることができる。
上記製造方法による発光素子において、好ましくは、光出射面は、凹凸形状に形成されている。このように構成すれば、光出射面で光が全反射するのを抑制することができるので、光取り出し効率をより向上させることができる。
この発明の発光素子の製造方法は、成長用基板上に、少なくとも光出射面に対して所定の角度傾斜した側面を有する半導体素子層を形成する工程と、光出射面とは反対側に支持基板を設置する工程と、支持基板に、半導体素子層を接合する工程と、成長用基板を除去する工程とを備えている。
の発光素子の製造方法では、上記のように、成長用基板上に、少なくとも光出射面に対して所定の角度傾斜した側面を有する半導体素子層を形成した後、光出射面とは反対側に支持基板を設置するとともに、その支持基板に半導体素子層を接合し、かつ、成長用基板を除去することによって、半導体素子層で生成された光を支持基板とは反対側の光出射面から出射させることができるので、半導体素子層で生成された光を半導体素子層のみを通過させて出射させることができる。これにより、従来の半導体素子層を形成するのに用いた成長用基板側から光を出射させる場合のように、成長用基板と半導体素子層との界面で光が反射することがないので、光取り出し効率の低下を抑制することが可能な発光素子を容易に形成することができる。また、半導体素子層を、光出射面に対して所定の角度傾斜する側面を有するように構成することによって、光が光出射面で全反射したとしても、その全反射した光が光出射面に対して所定の角度傾斜する側面に入射することにより、光出射面に対する光の入射角が臨界角よりも小さくなるように、光の経路を変化させることができる。その結果、光出射面で全反射した光も出射させることができるので、光取り出し効率を向上させることが可能な発光素子を容易に形成することができる。このように、第1の局面では、成長用基板と半導体素子層との界面での反射に起因する光取り出し効率の低下を抑制しながら、半導体素子層の傾斜した側面により光取り出し効率を向上させることが可能な発光素子を容易に形成することができる。
なお、上記製造方法による発光素子において、支持基板は、導電性基板を含んでいてもよい。このように構成すれば、一方および他方の2つの電極を、半導体素子層を挟んで対向するように配置することができる。これにより、半導体素子層の一方側のみに2つの電極を配置する絶縁性基板を用いた発光素子に比べて、発光面積を大きくすることができるので、光取り出し効率をより向上させることができる。
また、上記製造方法による発光素子において、半導体素子層は、窒化物系半導体素子層を含んでいてもよい。このように構成すれば、窒化物系半導体素子層を含む発光素子において、容易に、光取り出し効率を向上させることができる。
以下、本発明の実施形態および参考形態を図面に基づいて説明する。
(第1実施形態)
図1は、本発明の第1実施形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。まず、図1を参照して、第1実施形態による窒化物系半導体発光ダイオード素子の構造について説明する。なお、図1の素子中の矢印は、光の経路を示している。
第1実施形態による窒化物系半導体発光ダイオード素子では、図1に示すように、光出射面11とは反対側に、導電性の支持基板1が設置されている。この導電性の支持基板1は、半導体、金属、導電性樹脂フィルム、または、金属と金属酸化物との複合材料からなる。支持基板1に使用される半導体としては、劈開性を有するSi、SiC、GaAsおよびZnOなどがある。また、支持基板1に使用される金属としては、Al、Fe−NiおよびCu−Wなどがある。また、支持基板1に使用される導電性樹脂フィルムとしては、金属などの導電性微粒子が分散した樹脂フィルムなどがある。また、支持基板1に使用される金属と金属酸化物との複合材料としては、Cu−CuOなどがある。また、支持基板1の上面には、支持基板1側から約200nmの厚みを有するAg層と約5nmの厚みを有するAl層とが順次形成されたp側電極2が、半田(図示せず)により接合されている。このp側電極2は、反射電極として機能する。なお、p側電極2は、本発明の「反射膜」の一例である。
p側電極2上には、約0.3μmの厚みを有するMgがドープされたp型Ga0.95In0.05Nからなるp型コンタクト層3が形成されている。p型コンタクト層3上には、約5nmの厚みを有するMgがドープされたp型Al0.05Ga0.95Nからなるp型クラッド層4が形成されている。p型クラッド層4上には、約5nmの厚みを有するMgがドープされたp型Al0.1Ga0.9Nからなるp型キャップ層5が形成されている。p型キャップ層5上には、単一量子井戸(SQW)構造を有する活性層6が形成されている。この活性層6は、約5nmの厚みを有するアンドープのGa0.8In0.2Nからなる井戸層を含む。活性層6上には、約0.15μmの厚みを有するSiがドープされたn型Al0.1Ga0.9Nからなるn型クラッド層7が形成されている。n型クラッド層7上には、約0.5μmの厚みを有するSiがドープされたn型GaNからなるn型コンタクト層8が形成されている。そして、p型コンタクト層3、p型クラッド層4、p型キャップ層5、活性層6、n型クラッド層7およびn型コンタクト層8によって、窒化物系半導体素子層9が構成されている。なお、窒化物系半導体素子層9は、本発明の「半導体素子層」の一例である。
ここで、第1実施形態では、窒化物系半導体素子層9は、支持基板1側から光出射面11側に向かって先細り形状になるように、約60°傾斜した側面9aを有する。そして、窒化物系半導体素子層9の傾斜した側面9aと光出射面11とがなす角度は、約120°の鈍角になっている。
また、n型コンタクト層8上の所定領域には、n側電極10が形成されている。このn側電極10は、n型コンタクト層8側から順に、オーミック電極、バリア金属およびパッド金属によって構成されている。なお、n側電極10を構成するオーミック電極は、約100nmの厚みを有するAlからなる。また、n側電極10を構成するバリア金属は、約100nmの厚みを有するとともに、オーミック電極とパッド金属との反応を抑制するPtまたはTiからなる。また、n側電極10を構成するパッド金属は、約500nmの厚みを有するとともに、融着し易い金属であるAuまたはAu−Snからなる。このn側電極10は、光出射面11から出射される光が低減するのを抑制するために、n型コンタクト層8上の全面ではなく、n型コンタクト層8上の所定領域に配置されている。
第1実施形態では、上記のように、光出射面11とは反対側に支持基板1を設置するとともに、その支持基板1に窒化物系半導体素子層9を接合することによって、窒化物系半導体素子層9(活性層6)で生成された光を支持基板1とは反対側の光出射面11から出射させることができるので、活性層6で生成された光を半導体素子層9のみを通過させて出射させることができる。これにより、従来の窒化物系半導体素子層9を形成するのに用いた成長用基板側から光を出射させる場合のように、成長用基板と窒化物系半導体素子層9との界面で光が反射することがないので、光取り出し効率の低下を抑制することができる。また、窒化物系半導体素子層9を、支持基板1側から光出射面11側に向かって先細り形状になるように、約60°傾斜した側面9aを有するように構成することによって、光が光出射面11で全反射したとしても、その全反射した光が光出射面11に対して傾斜した側面9aに入射することにより、光出射面11に対する光の入射角が臨界角よりも小さくなるように、光の経路を変化させることができる。その結果、光出射面11で全反射した光も出射させることができるので、光取り出し効率を向上させることができる。このように、第1実施形態では、成長用基板と窒化物系半導体素子層9との界面での反射に起因する光取り出し効率の低下を抑制しながら、窒化物系半導体素子層9の傾斜した側面9aにより光取り出し効率を向上させることができる。
また、第1実施形態では、窒化物系半導体素子層9の傾斜した側面9aと光出射面11とがなす角度を鈍角(約120°)にすることによって、窒化物系半導体素子層9の支持基板1側の表面の面積が光出射面11側の表面の面積よりも大きくなるので、窒化物系半導体素子層9で発生した熱を支持基板1側に効率的に放熱することができる。また、窒化物系半導体素子層9の傾斜した側面9aと光出射面11とがなす角度を鈍角(約120°)にすることによって、支持基板1と窒化物系半導体素子層9とのなす角度は鋭角(約60°)になるので、支持基板1と窒化物系半導体素子層9とのなす角度が鈍角である場合に比べて、支持基板1と窒化物系半導体素子層9とを半田を介して接合する際に、溶融した半田が窒化物系半導体素子層9の側面9aのp型層とn型層とに跨るように回り込み難くなる。これにより、窒化物系半導体素子層9の側面9aに半田が回り込むことに起因する短絡不良を抑制することができる。また、窒化物系半導体素子層9の活性層6よりも上方(光出射面11側)の厚み(約0.65μm)を活性層6よりも下方(支持基板1側)の厚み(約0.31μm)よりも大きくすることによって、活性層6を光出射面11側よりも支持基板1に近い側に配置することができるので、光出射面11と窒化物系半導体素子層9の側面9aとがなす角度を鈍角にしたとしても、活性層6が小さくなるのを抑制することができる。
また、第1実施形態では、支持基板1と窒化物系半導体素子層9との間に、反射電極として機能するp側電極2を設けることによって、支持基板1側に向かって進む光を光出射面11側に反射させることができるので、光取り出し効率をより向上させることができる。
また、第1実施形態では、導電性の支持基板1を用いることによって、p側電極2とn側電極10とを、窒化物系半導体素子層9を挟んで対向するように配置することができる。これにより、窒化物系半導体素子層9の一方側のみに2つの電極を配置する絶縁性基板を用いた窒化物系半導体発光ダイオード素子に比べて、発光面積を大きくすることができるので、光取り出し効率をより向上させることができる。
図2〜図8は、図1に示した第1実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図1〜図8を参照して、第1実施形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図2に示すように、MOCVD(Metal Organic Chemical Vapor Deposition)法を用いて、成長用基板としてのサファイア基板12上に、低温バッファ層13、n型コンタクト層8、n型クラッド層7、活性層6、p型キャップ層5、p型クラッド層4およびp型コンタクト層3を順次成長させる。
具体的には、サファイア基板12を約400℃〜約700℃の成長温度に保持した状態で、NHおよびTMGa(トリメチルガリウム)からなる原料ガスと、SiHからなるドーパントガスとを用いて、サファイア基板12の(0001)面上に、約10nm〜約50nmの厚みを有する非単結晶のアンドープGaNからなる低温バッファ層13を成長させる。この際、NHおよびTMAl(トリメチルアルミニウム)からなる原料ガスを用いることにより、n型AlNからなる低温バッファ層13を成長させてもよいし、NH、TMGaおよびTMAlからなる原料ガスを用いることにより、n型AlGaNからなる低温バッファ層13を成長させてもよい。
次に、サファイア基板12を約1000℃〜約1200℃(たとえば、約1150℃)の単結晶成長温度に保持した状態で、HおよびNからなるキャリアガス(Hの含有率は約50%)と、NHおよびTMGaからなる原料ガスと、SiHからなるドーパントガスとを用いて、低温バッファ層13上に、約0.5μmの厚みを有するSiがドープされた単結晶のn型GaNからなるn型コンタクト層8を約3μm/hの成長速度で成長させる。この後、キャリアガスをHおよびN(Hの含有率は約1%〜約3%)に変えるとともに、原料ガスをNH、TMGaおよびTMAlに変えて、n型コンタクト層8上に、約0.15μmの厚みを有するSiがドープされた単結晶のn型Al0.1Ga0.9Nからなるn型クラッド層7を約3μm/hの成長速度で成長させる。
次に、サファイア基板12を約700℃〜約1000℃の単結晶成長温度に保持した状態で、HおよびNからなるキャリアガス(Hの含有率は約1%〜約5%)と、NH、TMGaおよびTMIn(トリメチルインジウム)からなる原料ガスとを用いて、n型クラッド層7上に、約5nmの厚みを有する単結晶のアンドープのGa0.8In0.2Nからなる井戸層を約0.4nm/sの成長速度で成長させる。これにより、井戸層を含むSQW構造の活性層6を成長させる。続いて、原料ガスをNH、TMGaおよびTMAlに変えるとともに、CPMgからなるドーパントガスを加えて、約5nmの厚みを有するMgがドープされた単結晶のp型Al0.1Ga0.9Nからなるp型キャップ層5を約0.4nm/sの成長速度で成長させる。
次に、サファイア基板12を約1000℃〜約1200℃(たとえば、約1150℃)の単結晶成長温度に保持した状態で、HおよびNからなるキャリアガス(Hの含有率は約1%〜約3%)と、NH、TMGaおよびTMAlからなる原料ガスと、CPMgからなるドーパントガスとを用いて、p型キャップ層5上に、約5nmの厚みを有するMgがドープされた単結晶のp型Al0.05Ga0.95Nからなるp型クラッド層4を約3μm/hの成長速度で成長させる。続いて、サファイア基板12を約700℃〜約1000℃(たとえば、約850℃)の単結晶成長温度に保持した状態で、原料ガスをNH、TMGaおよびTMInに変えるとともに、ドーパントガスを用いないで、p型クラッド層4上に、約0.3μmの厚みを有するアンドープの単結晶のGa0.95In0.05Nからなるコンタクト層(図示せず)を約0.5nm/sの成長速度で成長させる。
次に、サファイア基板12を約400℃〜約900℃(たとえば、約800℃)に保持した状態で、N雰囲気中においてアニールすることによって、上記した窒化物系半導体各層の水素濃度を約5×1018cm−3以下に低下させる。この後、Nからなるキャリアガスと、CPMgからなるドーパントガスとを用いて、コンタクト層中に約1×1018cm−3〜約1×1018cm−3のMgを拡散させることによって、コンタクト層をMgがドープされたp型コンタクト層3にする。このようにして、p型コンタクト層3、p型クラッド層4、p型キャップ層5、活性層6、n型クラッド層7およびn型コンタクト層8によって構成される窒化物系半導体素子層9を形成する。この後、熱処理または電子線処理を行うことにより、p型コンタクト層3、p型クラッド層4およびp型キャップ層5のp型化を行う。
次に、図3に示すように、真空蒸着法などを用いて、p型コンタクト層3上に、Al層とAg層とからなるp側電極2を形成する。この際、約5nmの厚みを有するAl層を島状に形成した後、全面を覆うように、約200nmの厚みを有するAg層を形成する。
次に、図4に示すように、p側電極2に、半導体、金属、導電性樹脂フィルム、または、金属と金属酸化物との複合材料からなる導電性の支持基板1を接合する。この際、Au−SnやPd−Snなどからなる半田を介して、p側電極2に支持基板1を接合してもよいし、Agからなる導電性ペーストを介して、p側電極2に支持基板1を接合してもよい。また、p側電極2に支持基板1を直接貼り合せた後、約400℃〜約1000℃の温度条件下で加圧することによって、p側電極2に支持基板1を接合してもよい。
この後、サファイア基板12に対して研磨やレーザ照射などを行うことによって、サファイア基板12を除去する。この際、ドライエッチング技術やウェットエッチング技術を用いて、サファイア基板12を除去してもよい。そして、CFガスなどによるドライエッチング技術または熱リン酸液などによるウェットエッチング技術を用いて、低温バッファ層13を除去する。これにより、図5に示すように、n型コンタクト層8の表面が露出された状態にする。
次に、図6に示すように、n型コンタクト層8の表面上に、n型コンタクト層8とは反対側に向かって先細り形状となる台形状のAlからなるマスク層14を形成する。具体的には、まず、電子ビーム蒸着法を用いて、n型コンタクト層8の表面上に、約2.5μmの厚みを有するAl層(図示せず)を形成する。この後、フォトリソグラフィ技術およびエッチング技術を用いて、n型コンタクト層8とは反対側に向かって先細り形状となる台形状になるようにAl層を加工することによって、マスク層14を形成する。
次に、図7に示すように、平行平板型ドライエッチング装置を用いて、エッチング深さがp側電極2の表面に達するまで、マスク層14と窒化物系半導体素子層9とを同時にエッチングする。この際、エッチング条件として、放電出力および圧力を、それぞれ、約600Wおよび約6×10Pa〜約1.5kPaに設定するとともに、CFからなるエッチングガスを用いる。上記のようなエッチング条件に設定することによって、マスク層14と窒化物系半導体素子層9とのエッチングレートを実質的に等しくすることができるので、窒化物系半導体素子層9は、マスク層14の形状を反映した形状になる。すなわち、窒化物系半導体素子層9は、支持基板1側からn型コンタクト層8に向かって先細り形状になるとともに、窒化物系半導体素子層9の傾斜した側面9aとn型コンタクト層8の表面とがなす角度が鈍角になる。この後、希塩酸を用いて、マスク層14を除去する。
次に、図8に示すように、真空蒸着法などを用いて、n型コンタクト層8の表面上の所定領域に、n側電極10を形成する。この際、n型コンタクト層8側から順に、オーミック電極、バリア金属およびパッド金属を形成する。なお、n側電極10を構成するオーミック電極は、約100nmの厚みを有するAlからなる。また、n側電極10を構成するバリア金属は、約100nmの厚みを有するPtまたはTiからなる。また、n側電極10を構成するパッド金属は、約500nmの厚みを有するAuまたはAu−Snからなる。
この後、素子分離領域15に沿って、素子分離を行う。この際、ダイシングを用いて素子分離領域15に切込みを入れた後、その切込みに沿って素子を分離してもよい。また、エッチング技術を用いて素子分離領域15に切込みを入れた後、その切込みに沿って素子を分離してもよい。また、ダイシングにより支持基板1の素子分離領域15に切込みを入れるとともに、エッチング技術により窒化物系半導体素子層9の素子分離領域15に切込みを入れた後、ダイシングおよびエッチング技術による切込みに沿って素子を分離してもよい。上記のようなダイシングとエッチング技術とを組み合わせた場合には、窒化物系半導体素子層9に刃物が接触しないので、窒化物系半導体素子層9へのダメージが低減される。このようにして、図1に示した第1実施形態による窒化物系半導体発光ダイオード素子が形成される。
(第2参考形態)
図9は、本発明の第2参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。図9を参照して、この第2参考形態では、上記第1実施形態と異なり、窒化物系半導体素子層の傾斜した側面と光出射面とがなす角度を鋭角にするとともに、窒化物系半導体素子層の傾斜した側面に側面反射膜を設ける場合について説明する。なお、図9の素子中の矢印は、光の経路を示している。
第2参考形態による窒化物系半導体発光ダイオード素子では、図9に示すように、光出射面31とは反対側に設置された導電性の支持基板21に、約2nmの厚みを有するAlからなるn側電極22が形成されている。このn側電極22は、反射電極として機能する。なお、n側電極22は、本発明の「反射膜」の一例である。
n側電極22上には、約0.5μmの厚みを有するSiがドープされたn型GaNからなるn型コンタクト層23が形成されている。n型コンタクト層23上には、約0.1μmの厚みを有するSiがドープされたn型Al0.1Ga0.9Nからなるn型クラッド層24が形成されている。n型クラッド層24上には、多重量子井戸(MQW)構造を有する活性層25が形成されている。この活性層25は、約3nmの厚みを有するアンドープのGa0.95In0.05Nからなる3つの井戸層(図示せず)と約15nmの厚みを有するAl0.05Ga0.95Inからなる2つの障壁層(図示せず)とが交互に積層されたMQW構造を有する。活性層25上には、約5nmの厚みを有するMgがドープされたp型Al0.15Ga0.85Nからなるp型キャップ層26が形成されている。p型キャップ層26上には、約0.1μmの厚みを有するMgがドープされたp型Al0.1Ga0.9Nからなるp型クラッド層27が形成されている。p型クラッド層27上には、約0.05μmの厚みを有するMgがドープされたp型GaNからなるp型コンタクト層28が形成されている。そして、n型コンタクト層23、n型クラッド層24、活性層25、p型キャップ層26、p型クラッド層27およびp型コンタクト層28によって、窒化物系半導体素子層29が構成されている。なお、窒化物系半導体素子層29は、本発明の「半導体素子層」の一例である。
ここで、第2参考形態では、窒化物系半導体素子層29のn型コンタクト層23側の先端部分は、光出射面31側から支持基板21側に向かって先細り形状になるように、約45°傾斜した側面29aを有する。具体的には、n型コンタクト層23の側面およびn型クラッド層24の側面の一部が傾斜している。また、窒化物系半導体素子層29の傾斜した側面29aと光出射面31とがなす角度は、鋭角(約45°)になっている。また、第2参考形態では、n側電極22が、窒化物系半導体素子層29の傾斜した側面29a上に沿って延びるように形成されている。なお、窒化物系半導体素子層29の傾斜した側面29a上に位置するn側電極22は、本発明の「側面反射膜」の一例である。
また、p型コンタクト層28上には、p側電極30が形成されている。このp側電極30は、p型コンタクト層28側から約5nmの厚みを有するNi層と約5nmの厚みを有するAu層とが順次形成された透明電極によって構成されている。
第2参考形態では、上記のように、窒化物系半導体素子層29のn型コンタクト層23側の先端部分を、光出射面31側から支持基板21側に向かって先細り形状になるように、約45°傾斜した側面29aを有するように構成することによって、上記第1実施形態のように、窒化物系半導体素子層9を、支持基板1側から光出射面11側に向かって先細り形状になるように、約60°傾斜した側面9aを有するように構成した場合と同様、光出射面31に対する光の入射角が臨界角よりも小さくなるように、光の経路を変化させることができる。また、第2参考形態では、光出射面31とは反対側に支持基板21を設置することによって、上記第1実施形態と同様、窒化物系半導体素子層29(活性層25)で生成された光を支持基板21とは反対側の光出射面31から出射させることができるので、活性層25で生成された光を半導体素子層29のみを通過させて出射させることができる。その結果、上記第1実施形態と同様、成長用基板と窒化物系半導体素子層29との界面での反射に起因する光取り出し効率の低下を抑制しながら、窒化物系半導体素子層29の傾斜した側面29aにより光取り出し効率を向上させることができる。
また、第2参考形態では、n側電極22を、窒化物系半導体素子層29の傾斜した側面29a上にも形成することによって、窒化物系半導体素子層29の傾斜した側面29aで反射される光を増大させることができるので、光取り出し効率をより向上させることができる。
なお、第2参考形態のその他の効果は、上記第1実施形態と同様である。
図10〜図18は、図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。次に、図9〜図18を参照して、第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図10に示すように、MOCVD法を用いて、成長用基板としての6H−SiC基板32の(0001)面上に、約10nm〜約50nmの厚みを有するAlGaNまたはGaNからなるバッファ層33を成長させる。この後、バッファ層33上に、約0.5μmの厚みを有するアンドープのGaN層34を成長させる。
次に、GaN層34上に、分離層(空隙層)35を形成する。具体的には、真空蒸着法を用いて、GaN層34上に、約10nm〜約200nmの厚みを有するTi層(図示せず)を形成した後、アンモニア雰囲気中で、約150℃の温度条件下で熱処理する。これにより、Ti層が窒化されることにより、網目状の断面を有するTiN層からなる分離層35が形成される。この分離層35は、網目状の断面を有するので、層中に空隙が形成されるとともに、GaN層34の一部が露出される。なお、図10には、分離層35中の空隙を図示している。
次に、MOCVD法を用いて、分離層35上に、約0.5μmの厚みを有するSiがドープされたn型GaNからなるn型コンタクト層23を成長させる。この際、n型コンタクト層23は、GaN層34の露出した表面上に選択的に縦方向に成長した後、徐々に横方向に成長する。このため、n型コンタクト層23に形成される転位が横方向に曲げられるので、縦方向に伝播された転位が形成され難くなる。これにより、GaN層34の転位密度に比べて、n型コンタクト層23の転位密度を大幅に低減することができる。
続いて、n型コンタクト層23上に、約0.1μmの厚みを有するSiがドープされたn型Al0.1Ga0.9Nからなるn型クラッド層24を成長させる。この後、約3nmの厚みを有するアンドープのGa0.95In0.05Nからなる3つの井戸層(図示せず)と約15nmの厚みを有するAl0.05Ga0.95Inからなる2つの障壁層(図示せず)とを交互に成長させる。これにより、3つの井戸層と2つの障壁層とが交互に積層されたMQW構造の活性層25を成長させる。
次に、活性層25上に、約5nmの厚みを有するMgがドープされたp型Al0.15Ga0.85Nからなるp型キャップ層26を成長させる。この後、p型キャップ層26上に、約0.1μmの厚みを有するMgがドープされたp型Al0.1Ga0.9Nからなるp型クラッド層27、および、約0.05μmの厚みを有するMgがドープされたp型GaNからなるp型コンタクト層28を順次成長させる。このようにして、n型コンタクト層23、n型クラッド層24、活性層25、p型キャップ層26、p型クラッド層27およびp型コンタクト層28によって構成される窒化物系半導体素子層29を形成する。この後、熱処理または電子線処理を行うことにより、p型コンタクト層28、p型クラッド層27およびp型キャップ層26のp型化を行う。
次に、図11に示すように、p型コンタクト層28に、In−Snなどの融点の低い金属からなる融着層36を介して、仮基板としてのサファイア基板37を接合する。この後、分離層35よりも上側の窒化物系半導体素子層29と分離層35よりも下側の各層(32〜34)とを分離する。この際、HF液とHNo液との混合液によるウェットエッチング技術を用いて分離層35を除去してもよいし、外部から物理的な力を加えることにより分離層35を除去してもよい。また、分離層35よりも上側の窒化物系半導体素子層29と分離層35よりも下側の各層(32〜34)とを互いに逆方向に引張ることにより分離してもよい。これにより、図12に示すように、n型コンタクト層23の表面が露出された状態にする。
次に、図13に示すように、図6に示した第1実施形態と同様のプロセスを用いて、n型コンタクト層23の表面上に、n型コンタクト層23とは反対側に向かって先細り形状となる台形状のAlからなるマスク層38を形成する。
次に、図14に示すように、図7に示した第1実施形態と同様のプロセスを用いて、エッチング深さがn型クラッド層24の途中に達するまで、マスク層38と窒化物系半導体素子層29とを同時にエッチングする。これにより、窒化物系半導体素子層29のn型コンタクト層23側の先端部分は、マスク層38の形状を反映した形状になる。すなわち、窒化物系半導体素子層29のn型コンタクト層23側の先端部分は、サファイア基板37側からn型コンタクト層23側に向かって先細り形状になるとともに、窒化物系半導体素子層29の傾斜した側面29aとn型コンタクト層23の表面とがなす角度が鋭角になる。この後、希塩酸を用いて、マスク層38を除去する。
次に、図15に示すように、真空蒸着法などを用いて、n型コンタクト層23の表面および窒化物系半導体素子層29の傾斜した側面29aを覆うように、約2nmの厚みを有するAlからなるn側電極22を形成する。
次に、図16に示すように、図4に示した第1実施形態と同様のプロセスを用いて、n側電極22に、導電性の支持基板21を接合する。この後、サファイア基板37を除去した後、融着層36を除去する。これにより、図17に示すように、p型コンタクト層28の表面が露出された状態にする。
次に、図18に示すように、真空蒸着法などを用いて、p型コンタクト層28上に、p側電極30を形成する。この際、p型コンタクト層28側から約5nmの厚みを有するNi層および約5nmの厚みを有するAu層を順次形成する。
この後、図8に示した第1実施形態と同様のプロセスを用いて、素子分離領域39に沿って、素子分離を行う。ここで、素子分離領域39を隔てて隣接する窒化物系半導体素子層29の傾斜した側面29a間には、空間が設けられている。このため、ダイシングを用いて支持基板21に切込みを入れる際に、刃物が窒化物系半導体素子層29に接触するのを抑制することができるので、窒化物系半導体素子層29へのダメージを低減することができる。このようにして、図9に示した第2参考形態による窒化物系半導体発光ダイオード素子が形成される。
(第3参考形態)
図19は、本発明の第3参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。図19を参照して、この第3参考形態では、上記第1および第2参考形態と異なり、窒化物系半導体素子層の傾斜した側面と光出射面とがなす角度を鈍角にするとともに、光出射面を凹凸形状に形成する場合について説明する。なお、図19の素子中の矢印は、光の経路を示している。
第3参考形態による窒化物系半導体発光ダイオード素子では、図19に示すように、光出射面61とは反対側に設置された導電性の支持基板51に、上記第1実施形態のp側電極2と同様の組成および厚みを有するp側電極52が接合されている。なお、p側電極52は、本発明の「反射膜」の一例である。
p側電極52上には、約0.2μmの厚みを有するMgがドープされたp型GaNからなるp型コンタクト層53が形成されている。このp型コンタクト層53は、クラッド層としての機能も有する。p型コンタクト層53上には、約5nmの厚みを有するアンドープのAl0.05Ga0.95Nからなるキャップ層54が形成されている。キャップ層54上には、MQW構造を有する活性層55が形成されている。この活性層55は、約10nmの厚みを有するアンドープのGaNからなる4つの障壁層(図示せず)と約3nmの厚みを有するアンドープのGa0.85In0.15Nからなる3つの井戸層(図示せず)とが交互に積層されたMQW構造を有する。活性層55上には、約0.05μmの厚みを有するGeがドープされたn型Al0.05Ga0.95Nからなるn型クラッド層56が形成されている。n型クラッド層56上には、約0.5μmの厚みを有するGeがドープされたn型GaNからなるn型コンタクト層57が形成されている。n型コンタクト層57上には、約2μmの厚みを有するアンドープのGaNからなる光透過層58が形成されている。この光透過層58は、開口部58aを有する。そして、p型コンタクト層53、キャップ層54、活性層55、n型クラッド層56、n型コンタクト層57および光透過層58によって、窒化物系半導体素子層59が構成されている。なお、窒化物系半導体素子層59は、本発明の「半導体素子層」の一例である。
ここで、第3参考形態では、窒化物系半導体素子層59の光透過層58側の先端部分は、支持基板51側から光出射面61側に向かって先細り形状になるように、約45°傾斜した側面59aを有する。具体的には、光透過層58の側面の一部が約45°で傾斜している。また、窒化物系半導体素子層59の傾斜した側面59aと光出射面61とがなす角度は、鈍角(約135°)になっている。また、第3参考形態では、光出射面61となる光透過層58の表面は、凹凸形状に形成されている。
また、光透過層58の開口部58a内には、n型コンタクト層57の表面に接触するように、上記第1実施形態のn側電極10と同様の組成および厚みを有するn側電極60が形成されている。
第3参考形態では、上記のように、窒化物系半導体素子層59の光透過層58側の先端部分を、支持基板51側から光出射面61側に向かって先細り形状になるように、約45°傾斜した側面59aを有するように構成することによって、上記第1および第2参考形態と同様、光出射面61に対する光の入射角が臨界角よりも小さくなるように、光の経路を変化させることができる。また、第3参考形態では、光出射面61とは反対側に支持基板51を設置することによって、上記第1実施形態および第2参考形態と同様、窒化物系半導体素子層59(活性層55)で生成された光を支持基板51とは反対側の光出射面61から出射させることができるので、活性層55で生成された光を窒化物系半導体素子層59のみを通過させて出射させることができる。その結果、上記第1実施形態および第2参考形態と同様、成長用基板と窒化物系半導体素子層59との界面での反射に起因する光取り出し効率の低下を抑制しながら、窒化物系半導体素子層59の傾斜した側面59aにより光取り出し効率を向上させることができる。
また、第3参考形態では、n型GaNからなるn型コンタクト層57上に、アンドープのGaNからなる光透過層58を形成することによって、光透過層58には不純物をドープすることに起因する不純物準位が形成されないので、光透過層58における不純物準位に起因する光吸収を、n型コンタクト層57およびn型クラッド層56に比べて抑制することができる。したがって、光出射面61(光透過層58の表面)で全反射した光は、n型コンタクト層57およびn型クラッド層56に比べて光吸収が少ない光透過層58を通過することになる。このため、光出射面61で全反射した光が不純物準位に起因する光吸収が生じ易いn型コンタクト層57およびn型クラッド層56のみを通過する場合に比べて、光が吸収される確率を低くすることができる。その結果、光出射面61で全反射した光が吸収されるのを抑制することができるので、光取り出し効率をより向上させることができる。
また、第3参考形態では、光出射面61(光透過層58の表面)を凹凸形状に形成することによって、光出射面61で光が全反射するのを抑制することができるので、光取り出し効率をより向上させることができる。
なお、第3参考形態のその他の効果は、上記第1実施形態と同様である。
図20〜図26は、図19に示した第3参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための平面図および断面図である。次に、図19〜図26を参照して、第3参考形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図20(平面図)および図21(図20の100−100線に沿った断面図)に示すように、プラズマCVD法を用いて、成長用基板としてのSi基板62上の所定領域に、SiNからなるマスク層63を形成する。具体的には、図20に示すように、平面的に見て、各素子の形成領域65を囲む部分63aと、部分63aによって囲まれた格子状の部分63bとを有するように、マスク層63を形成する。なお、各素子の形成領域65は、約500μm角の正方形である。そして、マスク層63の部分63aの幅W1を約1.8μmにするとともに、マスク層63の部分63bの幅W2を約0.6μmにする。また、図21に示すように、マスク層63の部分63aの側面を、所定の角度傾斜させる。そして、マスク層63の部分63aの高さT1を約1.8μmにするとともに、マスク層63の部分63bの高さ(厚み)T2を約0.4μmにする。
次に、図22に示すように、MOCVD法を用いて、SiC基板62上に、マスク層63を覆うように、約10nm〜約50nmの厚みを有するAlNからなるバッファ層64を成長させる。この後、バッファ層64上に、約2μmの厚みを有するアンドープのGaNからなる光透過層58を成長させる。この際、光透過層58は、マスク層63が形成された領域以外の領域に位置するバッファ層64上に選択的に縦方向に成長した後、徐々に横方向に成長することにより表面が平坦となる。このため、光透過層58に形成される転位が横方向に曲げられるので、縦方向に伝播された転位が形成され難くなる。これにより、光透過層58の転位密度を大幅に低減することができる。
続いて、光透過層58上に、約0.5μmの厚みを有するGeがドープされたn型GaNからなるn型コンタクト層57、および、約0.05μmの厚みを有するGeがドープされたn型Al0.05Ga0.95Nからなるn型クラッド層56を順次成長させる。この後、約10nmの厚みを有するアンドープのGaNからなる4つの障壁層(図示せず)と約3nmの厚みを有するアンドープのGa0.85In0.15Nからなる3つの井戸層(図示せず)とを交互に成長させる。これにより、4つの障壁層と3つの井戸層とが交互に積層されたMQW構造の活性層55を成長させる。
次に、活性層55上に、約5nmの厚みを有するアンドープのAl0.05Ga0.95Nからなるキャップ層54、および、約0.2μmの厚みを有するMgがドープされたp型GaNからなるp型コンタクト層53を順次成長させる。このようにして、p型コンタクト層53、キャップ層54、活性層55、n型クラッド層56、n型コンタクト層57および光透過層58によって構成される窒化物系半導体素子層59を形成する。この後、熱処理または電子線処理を行うことにより、p型コンタクト層53のp型化を行う。
次に、図23に示すように、真空蒸着法などを用いて、p型コンタクト層53上に、上記第1実施形態のp側電極2と同様の組成および厚みを有するp側電極52を形成した後、図4に示した第1実施形態と同様のプロセスを用いて、p側電極52に、導電性の支持基板51を接合する。この後、ウェットエッチング技術を用いて、Si基板62を除去する。これにより、図24に示すように、マスク層63およびバッファ層64が露出された状態にする。
さらに、エッチング技術を用いて、マスク層63およびバッファ層64を除去することによって、図25に示すように、光透過層58を露出させる。これにより、光透過層58は、マスク層63の部分63aおよび63b(図20および図21参照)の形状を反映した形状になる。すなわち、窒化物系半導体素子層59の光透過層58側の先端部分は、支持基板51側から光透過層58側に向かって先細り形状になるとともに、窒化物系半導体素子層59の傾斜した側面59aと光透過層58の表面とがなす角度が鈍角になる。また、窒化物系半導体素子層59を構成する光透過層58の表面は、マスク層63の格子状の部分63bの形状を反映した凹凸形状になる。
次に、図26に示すように、エッチング技術を用いて、光透過層58の所定領域に、n型コンタクト層57の表面が露出するように、開口部58aを形成する。この後、真空蒸着法などを用いて、光透過層58の開口部58a内に、n型コンタクト層57の表面に接触するように、上記第1実施形態のn側電極10と同様の組成および厚みを有するn側電極60を形成する。最後に、図8に示した第1実施形態と同様のプロセスを用いて、素子分離領域66に沿って、素子分離を行う。このようにして、図19に示した第3参考形態による窒化物系半導体発光ダイオード素子が形成される。
第3参考形態の製造プロセスでは、上記のように、Si基板62上の所定領域にマスク層63を形成した後、Si基板62上に光透過層58を成長させることによって、光透過層58が横方向成長することにより光透過層58に形成される転位が低減されるので、光透過層58上に成長する活性層55に、転位が伝播するのを低減することができる。これにより、活性層55の転位密度を低減することができるので、活性層55における発光効率を向上させることができるとともに、素子の寿命を向上させることができる。また、光透過層58をアンドープのGaNからなるように構成することによって、Siなどの不純物がドープされた光透過層を成長させる場合に比べて、横方向成長を促進することができる。これにより、小さい厚みで光透過層58の表面を平坦化することができる。
(第4参考形態)
図27は、本発明の第4参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。図27を参照して、この第4参考形態では、上記第1実施形態、第2、第3参考形態と異なり、窒化物系半導体素子層の傾斜した側面と光出射面とがなす角度を鋭角にするとともに、窒化物系半導体素子層の傾斜した側面に側面反射膜を設け、かつ、光出射面を凹凸形状に形成する場合について説明する。なお、図27の素子中の矢印は、光の経路を示している。
第4参考形態による窒化物系半導体発光ダイオード素子では、図27に示すように、光出射面83とは反対側に設置された導電性の支持基板71に、上記第1実施形態のp側電極2と同様の組成および厚みを有するp側電極72が接合されている。このp側電極72は、約200nmの深さおよび約300nmの直径を有する凹部が、約600nmの格子間隔で三角格子状に形成された凹凸形状の表面を有する。なお、p側電極72は、本発明の「反射膜」の一例である。
p側電極72上には、p側電極72の表面の凹部を埋め込むように、SiOからなる絶縁膜73が形成されている。また、p側電極72上には、約0.05μmの厚みを有するMgがドープされたp型Ga0.95In0.05Nからなるp型コンタクト層74が形成されている。p型コンタクト層74上には、約0.1μmの厚みを有するMgがドープされたp型GaNからなるp型クラッド層75が形成されている。p型クラッド層75上には、約5nmの厚みを有するMgがドープされたAl0.05Ga0.95Nからなるp型キャップ層76が形成されている。p型キャップ層76上には、MQW構造を有する活性層77が形成されている。この活性層77は、約2.5nmの厚みを有するアンドープのGa0.75In0.25Nからなる4つの井戸層(図示せず)と約15nmの厚みを有するアンドープのGaNからなる3つの障壁層(図示せず)とが交互に積層された構造を有する。活性層77上には、約0.5μmの厚みを有するSiがドープされたn型GaNからなるn型コンタクト層78が形成されている。このn型コンタクト層78は、クラッド層としての機能も有する。n型コンタクト層78上には、約300nmの厚みを有するアンドープのGaNからなる光透過層79が形成されている。この光透過層79は、開口部79aを有する。そして、p型コンタクト層74、p型クラッド層75、p型キャップ層76、活性層77、n型コンタクト層78および光透過層79によって、窒化物系半導体素子層80が構成されている。なお、窒化物系半導体素子層80は、本発明の「半導体素子層」の一例である。
ここで、第4参考形態では、窒化物系半導体素子層80は、光出射面83側から支持基板71側に向かって先細り形状になるように、約70°傾斜した側面80aを有する。そして、窒化物系半導体素子層80の傾斜した側面80aと光出射面83とがなす角度は、鋭角(約70°)になっている。また、第4参考形態では、絶縁膜73が、窒化物系半導体素子層80の傾斜した側面80a上に沿って延びるように形成されている。そして、p側電極72が、窒化物系半導体素子層80の傾斜した側面80a上に位置する絶縁膜73を覆うように形成されている。なお、窒化物系半導体素子層80の傾斜した側面80a上に位置するp側電極72は、本発明の「側面反射膜」の一例である。また、第4参考形態では、窒化物系半導体素子層80を構成する光透過層79上に、約50nmの直径を有するとともに、粒径精度が約5%以下である単分散のSiO微粒子が単層配列されたSiO膜81が形成されている。このSiO膜81は、光透過層79の開口部79aと連続する開口部81aを有する。ここで、SiO膜81の表面が光出射面83となるため、光出射面83は、約50nmの直径を有するSiO微粒子に対応した凹凸形状になっている。
また、光透過層79の開口部79aおよびSiO膜81の開口部81a内には、上記第1実施形態のn側電極10と同様の組成および厚みを有するn側電極82が形成されている。
第4参考形態では、上記のように、窒化物系半導体素子層80を、光出射面83側から支持基板71側に向かって先細り形状になるように、約70°傾斜した側面80aを有するように構成することによって、上記第1実施形態、第2、第3参考形態と同様、光出射面83に対する光の入射角が臨界角よりも小さくなるように、光の経路を変化させることができる。また、第4参考形態では、光出射面83とは反対側に支持基板71を設置することによって、上記第1実施形態、第2、第3参考形態と同様、窒化物系半導体素子層80(活性層77)で生成された光を支持基板71とは反対側の光出射面83から出射させることができるので、活性層77で生成された光を半導体素子層80のみを通過させて出射させることができる。その結果、上記第1実施形態、第2、第3参考形態と同様、成長用基板と窒化物系半導体素子層80との界面での反射に起因する光取り出し効率の低下を抑制しながら、窒化物系半導体素子層80の傾斜した側面80aにより光取り出し効率を向上させることができる。
また、第4参考形態では、p側電極72を、窒化物系半導体素子層80の傾斜した側面80aに沿って延びるように形成することによって、上記第2参考形態と同様、窒化物系半導体素子層80の傾斜した側面80aで反射される光を増大させることができるので、光取り出し効率をより向上させることができる。なお、窒化物系半導体素子層80の傾斜した側面80aとp側電極72との間には、絶縁膜73が形成されているので、窒化物系半導体層80の側面80aに沿ってp側電極72を設けたとしても、窒化物系半導体素子層80とp側電極72とが接触するのを防止することができる。
また、第4参考形態では、n型GaNからなるn型コンタクト層78上に、アンドープのGaNからなる光透過層79を形成することによって、上記第3参考形態と同様、光透過層79における不純物準位に起因する光吸収を、n型コンタクト層78に比べて抑制することができるので、光出射面83で全反射した光が吸収される確率を低くすることができる。その結果、上記第3参考形態と同様、光取り出し効率をより向上させることができる。
また、第4参考形態では、光透過層79上に、単分散のSiO微粒子が単層配列されたSiO膜81を形成することによって、光出射面83(光透過層79とSiO膜81との界面、および、SiO膜81の表面)における光のフレネル反射を低減することができる。具体的には、光透過層79とSiO膜81との界面において、光透過層79側からSiO膜81側にいくにしたがって、光透過層79の割合が徐々に小さくなるとともに、SiO膜81の割合が徐々に大きくなるので、光透過層79の屈折率からSiO膜81の屈折率に徐々に変化させることができる。同様に、SiO膜81の表面と空気層との界面において、SiO膜81側から空気層側にいくにしたがって、SiO膜81の割合が徐々に小さくなるとともに、空気層の割合が徐々に大きくなるので、SiO膜81の屈折率から空気層の屈折率に徐々に変化させることができる。このように、光透過層79とSiO膜81との界面、および、SiO膜81の表面と空気層との界面において、屈折率を徐々に変化させることができるので、光のフレネル反射を低減することができる。
また、第4参考形態では、支持基板71とp型コンタクト層74との間に位置するp側電極72の表面を凹凸形状にすることによって、p型コンタクト層74とp側電極72との界面に入射した光は、p側電極72の表面の凹凸形状により回折される。これにより、光出射面83に対する光の入射角が臨界角よりも小さくなるように、光の経路を変化させることができるので、光取り出し効率をより向上させることができる。
なお、第4参考形態のその他の効果は、上記第1実施形態と同様である。
図28〜図37は、図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための平面図および断面図である。次に、図27〜図37を参照して、第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスについて説明する。
まず、図28(平面図)および図29(図28の200−200線に沿った断面図)に示すように、CVD法を用いて、成長用基板としてのGaN基板84の(0001)面上に、SiO膜81を形成する。具体的には、約50nmの直径を有するとともに、粒径精度が約5%以下である単分散のSiO微粒子が三角格子状に単層配列するように、SiO膜81を形成する。
次に、図30に示すように、MOCVD法を用いて、SiO膜81が形成されたGaN基板84上に、約300nmの厚みを有するアンドープのGaNからなる光透過層79を成長させる。この際、光透過層79は、SiO膜81のSiO微粒子間の隙間に位置するGaN基板84上に縦方向に選択的に成長した後、SiO膜81を覆うように横方向に成長することにより表面が平坦となる。このため、光透過層79に形成される転位が横方向に曲げられるので、縦方向に伝播された転位が形成され難くなる。これにより、比較的転位密度が低いGaN基板84に比べて、光透過層79の転位密度をより低減することができる。
続いて、光透過層79上に、約0.5μmの厚みを有するSiがドープされたn型GaNからなるn型コンタクト層78を成長させる。この後、約2.5nmの厚みを有するアンドープのGa0.75In0.25Nからなる4つの井戸層(図示せず)と約15nmの厚みを有するアンドープのGaNからなる3つの障壁層(図示せず)とを交互に成長させる。これにより、4つの井戸層と3つの障壁層とが交互に積層されたMQW構造の活性層77を成長させる。
次に、活性層77上に、約5nmの厚みを有するMgがドープされたAl0.05Ga0.95Nからなるp型キャップ層76を成長させる。この後、p型キャップ層76上に、約0.1μmの厚みを有するMgがドープされたp型GaNからなるp型クラッド層75、および、約0.05μmの厚みを有するMgがドープされたp型Ga0.95In0.05Nからなるp型コンタクト層74を順次成長させる。このようにして、p型コンタクト層74、p型クラッド層75、p型キャップ層76、活性層77、n型コンタクト層78および光透過層79によって構成される窒化物系半導体素子層80を形成する。この後、熱処理または電子線処理を行うことにより、p型コンタクト層74、p型クラッド層75およびp型キャップ層76のp型化を行う。
次に、図31に示すように、図6に示した第1実施形態と同様のプロセスを用いて、p型コンタクト層74の表面上に、p型コンタクト層74とは反対側に向かって先細り形状となる台形状のAlからなるマスク層85を形成する。
次に、図32に示すように、図7に示した第1実施形態と同様のプロセスを用いて、エッチング深さがGaN基板84の表面に達するまで、マスク層85と窒化物系半導体素子層80およびSiO膜81とを同時にエッチングする。これにより、窒化物系半導体素子層80は、マスク層85の形状を反映した形状になる。すなわち、窒化物系半導体素子層80は、GaN基板84側からp型コンタクト層74側に向かって先細り形状になるとともに、窒化物系半導体素子層80の側面80aとp型コンタクト層74の表面とがなす角度が鈍角(約110°)になる。この後、希塩酸を用いて、マスク層85を除去する。
次に、図33に示すように、窒化物系半導体素子層80の全面を覆うように、プラズマCVD法などにより、たとえば約200nmの厚みを有するSiO膜(図示せず)を形成した後、p型コンタクト層74上に位置するSiO膜に微細加工を施す。具体的には、フォトリソグラフィ技術およびエッチング技術を用いて、p型コンタクト層74上に位置するSiO膜の所定領域を除去し、約300nmの直径を有する円形のSiO膜を約600nmの格子間隔で三角格子状に形成する。これにより、p型コンタクト層74上の所定領域が露出するように、SiOからなる絶縁膜73を形成する。
次に、図34に示すように、真空蒸着法などを用いて、絶縁膜73上に、p型コンタクト層74の表面に接触するように、上記第1実施形態のp側電極2と同様の組成および厚みを有するp側電極72を形成する。これにより、p側電極72のp型コンタクト層74上に位置する領域は、凹凸形状になる。
次に、図35に示すように、図4に示した第1実施形態と同様のプロセスを用いて、p側電極72に、導電性の支持基板71を接合する。この後、外部から物理的な力を加えることにより、GaN基板84を除去する。これにより、図36に示すように、SiO膜81が露出された状態にする。
次に、図37に示すように、エッチング技術を用いて、SiO膜81および光透過層79の所定領域に、それぞれ、n型コンタクト層78の表面が露出するように、開口部81aおよび79aを形成する。この際、SiO微粒子はエッチングし易いので、容易に、SiO膜81に開口部81aを形成することができる。この後、真空蒸着法などを用いて、SiO膜81の開口部81aおよび光透過層79の開口部79a内に、n型コンタクト層78の表面に接触するように、上記第1実施形態のn側電極10と同様の組成および厚みを有するn側電極82を形成する。
この後、図8に示した第1実施形態と同様のプロセスを用いて、素子分離領域86に沿って、素子分離を行う。ここで、素子分離領域86を隔てて隣接する窒化物系半導体素子層80の傾斜した側面80a間には、空間が設けられている。このため、上記第2参考形態と同様、ダイシングを用いて支持基板71に切込みを入れる際に、刃物が窒化物系半導体素子層80に接触するのを抑制することができるので、窒化物系半導体素子層80へのダメージを低減することができる。このようにして、図27に示した第4参考形態による窒化物系半導体発光ダイオード素子が形成される。
第4参考形態の製造プロセスでは、上記のように、SiO膜81が形成されたGaN基板84上に、光透過層79を成長させることによって、μmオーダの幅を有する通常の選択成長マスクを用いる場合に比べて、SiO膜81のSiO微粒子の直径が約50nmと小さいので、横方向に成長を始めた光透過層79を構成するGaN層が、成長初期の段階で隣接するGaN層と一体となる。これにより、より小さい厚みで光透過層79の表面を平坦化することができる。その結果、光透過層79の厚みが大きくなることに起因して、GaN基板84の反りやクラックの発生を抑制することができる。また、光透過層79をアンドープのGaNからなるように構成することによって、上記第3参考形態と同様、横方向成長を促進することができるので、これによっても、より小さい厚みで光透過層79の表面を平坦化することができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1実施形態、第2、第3、第4参考形態では、GaN、AlGaNおよびInGaNなどからなる層を含む窒化物系半導体素子層を用いたが、本発明はこれに限らず、GaN、AlGaNおよびInGaNからなる層以外の窒化物系半導体層を含んでいてもよい。GaN、AlGaNおよびInGaN以外の窒化物系半導体としては、たとえば、AlN(窒化アルミニウム)、InN(窒化インジウム)、BN(窒化ホウ素)およびTiN(窒化タリウム)などのIII−V族窒化物半導体や、III−V族窒化物半導体の混晶などが考えられる。また、上記したIII−V族窒化物半導体やその混晶に、As、PおよびSbの少なくとも1つの元素を含む混晶なども考えられる。また、ZnOなどの酸化物系半導体からなる層を含む半導体素子層にも適用可能である。また、半導体の結晶構造としては、ウルツ鉱型構造であってもよいし、閃亜鉛鉱型構造であってもよい。
また、上記第1実施形態、第2、第3、第4参考形態では、窒化物系半導体各層の表面が(0001)面になるように積層したが、本発明はこれに限らず、窒化物系半導体各層の表面が他の方向になるように積層してもよい。たとえば、窒化物系半導体各層の表面が(1−100)面や(11−20)面などの(H、K、−H−K、0)面になるように積層してもよい。
また、上記第1実施形態、第2、第3、第4参考形態では、MOCVD法を用いて、窒化物系半導体各層を結晶成長させたが、本発明はこれに限らず、HVPE(Halide Vapor Phase Epitaxy)法やガスソースMBE(Molecular Beam Epitaxy)法などを用いて、窒化物系半導体各層を結晶成長させてもよい。
また、上記第1実施形態、第2、第3、第4参考形態では、成長用基板として、サファイア基板、SiC基板、Si基板またはGaN基板を用いたが、本発明はこれに限らず、GaAs基板、MgO基板、ZnO基板およびスピネル基板などを成長用基板として用いてもよい。
また、上記第1実施形態および第3、第4参考形態では、Ag層とAl層とからなるp側電極を用いたが、本発明はこれに限らず、発光波長に応じて、p側電極における光吸収が少なくなるように、p側電極を構成する金属層の厚みや材料を変更してもよい。また、p側電極は、窒化物系半導体素子層の全面に形成してもよいし、一部のみに形成してもよい。窒化物系半導体素子層の一部のみにp側電極を形成する場合は、p側電極が形成される領域以外の領域に光を反射させる層を形成するのが好ましい。また、導電性基板との接合力を強くするために、p側電極と導電性基板との間にパッド電極を形成するのが好ましい。また、導電性基板との接合に半田を用いる場合は、p側電極の保護膜としてPtやPdなどからなるバリアメタルを形成するのが好ましい。
また、上記第1実施形態および第3、第4参考形態では、Alからなるオーミック電極、PtまたはTiからなるバリア金属、および、AuまたはAu−Snからなるパッド金属からなる光を透過させることができないn側電極を用いたが、本発明はこれに限らず、光を透過させることができる透明材料などからなるn側電極を用いてもよい。この場合、金線を接続するために、n側電極上の一部にパッド電極を形成するのが好ましい。
また、上記第4参考形態では、SiO微粒子からなるSiO膜を用いたが、本発明はこれに限らず、発光波長に応じて、光吸収が少なくなるような材料を用いればよい。また、屈折率を徐々に変化させることができるので、窒化物系半導体との間の屈折率差が大きくてもよい。たとえば、Al微粒子やSiN微粒子からなる膜を用いてもよい。さらに、結晶成長中に反応および融解しない材料であればよい。たとえば、W、TaおよびMoなどの高融点金属の微粒子やTiO微粒子からなる膜を用いてもよい。
また、上記第2および第4参考形態では、反射膜として機能するn側電極22およびp側電極72を、支持基板と半導体素子層との接合界面のみならず、半導体素子層の傾斜した側面上にも延びるように形成したが、本発明はこれに限らず、反射膜として機能するn側電極およびp側電極を支持基板と半導体素子層との接合界面のみに形成するとともに、そのn側電極およびp側電極とは別個に、半導体素子層の傾斜した側面上に側面反射膜を形成するようにしてもよい。
本発明の第1実施形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。 図1に示した第1実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図1に示した第1実施形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第2実施形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。 図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図9に示した第2参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第3参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。 図19に示した第3参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための平面図である。 図20の100−100線に沿った断面図である。 図19に示した第3参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図19に示した第3参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図19に示した第3参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図19に示した第3参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図19に示した第3参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 本発明の第4参考形態による窒化物系半導体発光ダイオード素子の構造を示した断面図である。 図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための平面図である。 図28の200−200線に沿った断面図である。 図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。 図27に示した第4参考形態による窒化物系半導体発光ダイオード素子の製造プロセスを説明するための断面図である。
1、21、51、71 支持基板(導電性基板)
2、52 p側電極(反射膜)
9、29、59、80 窒化物系半導体素子層(半導体素子層)
9a、29a、59a、80a 側面
11、31、61、83 光出射面
12 サファイア基板(成長用基板)
22 n側電極(反射膜、側面反射膜)
32 6H−SiC基板(成長用基板)
62 Si基板(成長用基板)
72 p側電極(反射膜、側面反射膜)
84 GaN基板(成長用基板)

Claims (5)

  1. 活性層を有する半導体素子層と、
    前記活性層より生成された光を出射する光出射面とは反対側に設置された支持基板と、
    前記半導体素子層の前記活性層よりも前記光出射面側の厚みが、前記活性層よりも前記支持基板側の厚みよりも大きい、発光素子の製造方法であって、
    成長用基板上に、活性層を有する半導体素子層を形成する工程と、
    前記半導体素子層の前記成長用基板とは反対側の面に反射膜を形成する工程と、
    前記半導体素子層に、前記反射膜を介して支持基板を接合する工程と、
    前記成長用基板を除去することにより、前記半導体素子層の前記成長用基板側の面を露出させて光出射面を形成する工程とを備え、
    前記成長用基板を除去することにより光出射面を形成する工程の後に、
    前記支持基板側から前記光出射面側に向かって先細り形状になるように前記光出射面に対して傾斜した側面を有するように、前記半導体素子層を加工する工程を備える、発光素子の製造方法。
  2. 前記半導体素子層を加工する工程の後に、前記反射膜及び前記支持基板を切断することにより、素子分離を行う工程を備える、請求項1に記載の発光素子の製造方法。
  3. 前記支持基板側から前記光出射面側に向かって先細り形状になるように前記光出射面に対して傾斜した側面を有するように、前記半導体素子層を加工する工程は、前記半導体素子層上に前記半導体素子層とは反対側に向かって先細り形状となる台形状のマスク層を形成する工程を備える、請求項1または2に記載の発光素子の製造方法。
  4. 前記光出射面の表面に凹凸形状を形成する工程をさらに備える、請求項1〜3のいずれか1項に記載の発光素子の製造方法。
  5. 前記半導体素子層に、前記反射膜を介して支持基板を接合する工程は、前記反射膜を半田または導電性ペーストを介して前記支持基板に接合することによって行う、請求項1〜4のいずれか1項に記載の発光素子の製造方法。
JP2010019899A 2010-02-01 2010-02-01 発光素子の製造方法 Expired - Lifetime JP4509217B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010019899A JP4509217B2 (ja) 2010-02-01 2010-02-01 発光素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010019899A JP4509217B2 (ja) 2010-02-01 2010-02-01 発光素子の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004065489A Division JP4868709B2 (ja) 2004-03-09 2004-03-09 発光素子

Publications (2)

Publication Number Publication Date
JP2010098334A JP2010098334A (ja) 2010-04-30
JP4509217B2 true JP4509217B2 (ja) 2010-07-21

Family

ID=42259747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010019899A Expired - Lifetime JP4509217B2 (ja) 2010-02-01 2010-02-01 発光素子の製造方法

Country Status (1)

Country Link
JP (1) JP4509217B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329204B2 (en) 2018-12-24 2022-05-10 Samsung Electronics Co., Ltd. Micro light emitting diode and manufacturing method of micro light emitting diode

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5077224B2 (ja) * 2008-12-26 2012-11-21 豊田合成株式会社 Iii族窒化物半導体発光素子、およびその製造方法
CN106252482B (zh) 2011-05-25 2019-08-23 欧司朗光电半导体有限公司 光电子半导体芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532298A (ja) * 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体素子
JP2003347589A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Ledチップ
JP2005079595A (ja) * 2003-08-28 2005-03-24 Lumileds Lighting Us Llc 共振空洞発光デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003532298A (ja) * 2000-04-26 2003-10-28 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 発光半導体素子
JP2003347589A (ja) * 2002-05-28 2003-12-05 Matsushita Electric Works Ltd Ledチップ
JP2005079595A (ja) * 2003-08-28 2005-03-24 Lumileds Lighting Us Llc 共振空洞発光デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11329204B2 (en) 2018-12-24 2022-05-10 Samsung Electronics Co., Ltd. Micro light emitting diode and manufacturing method of micro light emitting diode

Also Published As

Publication number Publication date
JP2010098334A (ja) 2010-04-30

Similar Documents

Publication Publication Date Title
JP4868709B2 (ja) 発光素子
JP4368225B2 (ja) 窒化物系半導体発光素子の製造方法
US7518204B2 (en) Semiconductor device
JP4130163B2 (ja) 半導体発光素子
JP5024247B2 (ja) 発光素子
JP5304662B2 (ja) 発光素子
US9166110B2 (en) Light-emitting diode and method of manufacturing the same
US20100078659A1 (en) Light-emitting element
JP2008288248A (ja) 半導体発光素子
JP2010114337A (ja) 発光素子
JP2009206265A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2010263251A5 (ja)
JP2010263251A (ja) 発光素子およびその製造方法
US7884381B2 (en) Light emitting device and method for fabricating the same including a back surface electrode with an Au alloy
JP2007220709A (ja) 発光ダイオード
JP2011129764A (ja) フリップチップ型発光ダイオード及びその製造方法
KR20130031211A (ko) 발광 다이오드 및 그의 제조 방법
JP5350070B2 (ja) 発光素子
JP5245529B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2011114123A (ja) 光半導体装置
JP4509217B2 (ja) 発光素子の製造方法
JP5298927B2 (ja) 発光素子
JP2014042062A (ja) 発光素子
JP2009060142A (ja) 窒化物系半導体発光素子
JP2010062355A (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100304

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20100304

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100427

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4509217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250