JP2011114123A - 光半導体装置 - Google Patents

光半導体装置 Download PDF

Info

Publication number
JP2011114123A
JP2011114123A JP2009268527A JP2009268527A JP2011114123A JP 2011114123 A JP2011114123 A JP 2011114123A JP 2009268527 A JP2009268527 A JP 2009268527A JP 2009268527 A JP2009268527 A JP 2009268527A JP 2011114123 A JP2011114123 A JP 2011114123A
Authority
JP
Japan
Prior art keywords
layer
type gan
semiconductor layer
convex
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009268527A
Other languages
English (en)
Other versions
JP5496623B2 (ja
Inventor
Masahiko Mogi
正彦 茂木
Yusuke Yokobayashi
裕介 横林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2009268527A priority Critical patent/JP5496623B2/ja
Priority to US12/953,932 priority patent/US8288788B2/en
Publication of JP2011114123A publication Critical patent/JP2011114123A/ja
Application granted granted Critical
Publication of JP5496623B2 publication Critical patent/JP5496623B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

【課題】半導体層の光取出し面の反対側の境界面に台形凸部半導体層を設けた光半導体装置においては、台形凸部半導体層の不純物濃度が均一であったので、電流は台形凸部半導体層の台形の根本に集中し、活性層の狭い領域でしか発光しなかった。
【解決手段】ｎ型GaN層２、活性層３、ｐ型GaN層４上に酸化シリコン層５及び台形凸部ｐ型GaN層６’を設け、酸化シリコン層５及び台形凸部ｐ型GaN層６’上に透明電極層７及び反射電極層８を設ける。台形凸部ｐ型GaN層６’における不純物濃度もしくはキャリア密度は台形の底部から先端部へ向かって段階的もしくは連続的に増大している。この結果、電流は台形凸部ｐ型GaN層６’の台形の側面、先端部からも活性層３へ注入され、活性層３の広い領域で発光する。
【選択図】 図１

Description

本発明は発光ダイオード（LED）等の光半導体装置、特に、III族窒化物（GaN）の光半導体装置に関する。
GaNの光半導体装置において、半導体層の活性層から光取出し面へ放射される光が臨界角より小さい入射角を有する臨界角内光であれば、フレネル反射成分を除いて光取出し面から取り出される。しかし、活性層から光取出し面へ放射される光が臨界角より大きい入射角を有する臨界角外光であれば、光取出し面及び反対の境界面の間で多重反射を繰返して横方向つまり半導体層内部を伝播し続けて最終的には半導体層に吸収されて半導体層より取り出すことができない。この結果、光取出し効率が低下する。
上述の光取出し効率を上げるために、半導体層の光取出し面の反対側の境界面に台形凸部を設け、台形凸部の斜面において臨界角外光の反射角度を変化させて臨界角外光を臨界角内光に変換させることにより光取出し面より取り出される光の割合を高める（参照：特許文献１、２）。尚、特許文献１はフリップチップ型光半導体装置に関し、特許文献２はフェイスアップ型光半導体装置に関するが、台形凸部を形成する点で共通である。
他方、光取出し効率を上げるために、半導体層の光取出し面の反対側の境界面には、酸化シリコン層、透明電極層及び反射金属層が設けられている（参照：特許文献３）。この場合、酸化シリコン層及び透明電極層は主に臨界角外光を半導体層へ全反射するように作用し、反射金属層は酸化シリコン層及び透明電極層を透過した臨界角内光を半導体層へ反射させて戻すように作用する。尚、透明電極層は半導体層特に活性層へ電流を注入する役目も有する。
図１２は半導体層の光取出し面の反射側の境界面に台形凸部を設けると共に酸化シリコン層、透明電極層及び反射金属層を設けた比較例としてのフリップチップ型光半導体装置を示す断面図である。
図１２においては、サファイア基板１上にｎ型GaN層２、活性層３及びｐ型GaN層４の各半導体層を形成する。また、ｐ型GaN層４上に臨界角外光を全反射するための酸化シリコン層５を形成し、酸化シリコン層５が形成されていない部分に台形凸部ｐ型GaN層６を形成する。台形凸部ｐ型GaN層６の斜面は臨界角外光の反射角度を変化させて臨界角外光を臨界角内光に変換する。さらに、酸化シリコン層５及び透明電極層７を透過した光を反射するための反射金属層（ｐ側電極層）８を形成する。さらにまた、ｎ型GaN層２の露出部にｎ側電極層９を形成する。透明電極層７、反射電極層８及びｎ側電極層９は半導体層特に活性層３に電流を注入する作用も果たす。
特開２００６−３３２３８３号公報 特開２００７−０９５７４４号公報 特開２００８−９８３３８号公報
しかしながら、図１２に示す比較例においては、その拡大図を図１３に示すように、以下の課題がある。
光半導体装置を発光させるためには、反射電極層８（ｐ側電極層）つまり透明電極層７とｎ側電極層９との間に電圧を印加して活性層３に電流を注入する。この場合、台形凸部ｐ型GaN層６のｐ型不純物は均一にドーピングされている。従って、台形凸部ｐ型GaN層６のキャリア密度も均一であるので、電流は、抵抗が最小となるように、図１３の（Ａ）の矢印に示すごとく、最短距離を通過する。この結果、電流は台形凸部ｐ型GaN層６の根本付近に集中する。この場合、ｐ型GaN層４は高抵抗かつ薄いので、電流はｐ型GaN層４の横方向にはほとんど広がらず、活性層３の一部しか通過しない。この結果、図１３の（Ａ）の点線円で示すごとく、台形凸部ｐ型GaN層６の根本直上の活性層３の限られた発光領域（横方向の距離を拡散距離L1とする）でしか再結合つまり発光しない。このような電流集中及び活性層３の小さな拡散距離L1の発光領域での発光は光出力の低下を招くだけでなく、駆動電圧の上昇、電流集中部での半導体層（２、３、４）の破壊による信頼性の低下を招くという課題がある。
尚、図１３の（Ｂ）に示すように、拡散距離L1はｐ型GaN層４の高さ（厚さ）gのみに依存し、台形凸部ｐ型GaN層６の高さ（厚さ）hに関係ない。つまり、
L1 ∝ g
である。
また、電流集中を緩和しかつ活性層３の拡散距離L1すなわち実質的な発生領域を拡大させるために、台形凸部ｐ型GaN層６の形成後に酸化シリコン層５を除去して透明電極層７とｐ型GaN層４との接触面積を大きくすることも考えられる。しかし、この場合、酸化シリコン層５の除去工程が必要となる。しかも酸化シリコン層５は光半導体装置に用いられる材料より小さい屈折率を有し、臨界角内光を吸収せずに効率的に反射することから全反射ミラーとして残す方が好ましい。
上述の課題を解決するために、本発明に係る光半導体装置は、第１の導電型の第１の半導体層と、第１の半導体層上に設けられた活性層と、活性層上に設けられた第２の導電型の第２の半導体層と、第２の半導体層の一部に設けられた絶縁層と、第２の半導体層の他部に設けられた第２の導電型の凸部半導体層と、絶縁層及び凸部半導体層上に設けられた電極層とを具備し、凸部半導体層の先端部の第２の導電型不純物濃度つまりキャリア密度が凸部半導体層の底部の第２の導電型不純物濃度つまりキャリア密度より大きくしたものである。これにより、接触抵抗が低下して電流が凸部半導体層の側面及び先端部からも活性層へ注入される。
本発明によれば、電流が凸部半導体層の側面及び先端部からも活性層へ注入されるので、活性層の広い領域で発光し、この結果、光出力を向上でき、また、駆動電圧を低下でき、さらに、半導体層の破壊による信頼性の低下を防止できる。
本発明に係る光半導体装置の第１の実施の形態を示す断面図である。 図１の光半導体装置の一部拡大断面図である。 図１の光半導体装置の製造方法を説明するための断面図である。 図１の光半導体装置の製造方法を説明するための断面図である。 図１の光半導体装置の製造方法を説明するための断面図である。 図３の（Ｃ）の台形凸部ｐ型GaN層の例を示す断面図である。 図１の酸化シリコン層及び台形凸部ｐ型GaN層の上面図である。 図７の六角形凹部の面積S1を示す図である。 図７の台形凸部ｐ型GaN層の側面の面積S2を示す図である。 図１の光半導体装置の変更例を示す断面図である。 本発明に係る光半導体装置の第２の実施の形態を示す断面図である。 比較例としての光半導体装置を示す断面図である。 図１２の光半導体装置の課題を説明する一部拡大断面図である。
図１は本発明に係る光半導体装置の第１の実施の形態を示す断面図である。図１においては、図１２のキャリア密度が均一の台形凸部ｐ型GaN層６の代りに台形凸部ｐ型GaN層６’を設けてある。台形凸部ｐ型GaN層６’においては、台形の先端部でのｐ型不純物濃度が台形の底部でのｐ型不純物濃度より大きくなっている。つまり、ｐ型不純物濃度は台形の底部から台形の先端部に向かって段階的もしくは連続的に増大しているので、キャリア密度も台形の底部から台形の先端部に向かって段階的もしくは連続的に増大している。
図１の光半導体装置を発光させるために、反射電極層８（ｐ側電極層）つまり透明電極層７とｎ側電極層９との間に電圧を印加して活性層３に電流を注入する。この場合、台形凸部ｐ型GaN層６’のキャリア密度は台形の底部から台形の先端部へ向かって増大している。従って、電流は、抵抗が最小となるように、図２の（Ａ）の矢印に示すごとく、台形の先端部からも注入される。この結果、電流は台形凸部ｐ型GaN層６’の底部全体に広がり、図２の（Ａ）の点線円で示すごとく、台形凸部ｐ型GaN層６’の根本直上及び台形の底部上の活性層３の広い領域（横方向の距離を拡散距離L2とする）で再結合つまり発光する。このような大きい拡散距離L2の発光領域での発光は光出力を上昇させ、駆動電圧を低下させ、半導体層（２、３、４）の破壊を防止して信頼性を向上させることができる。
尚、図２の（Ｂ）に示すように、台形凸部ｐ型GaN層６’の台形の先端部の１点からの断面方向の拡散距離L2’はｐ型GaN層４の高さ（厚さ）gと共に台形凸部ｐ型GaN層６’の高さ（厚さ）hに依存する。つまり、
L2’ ∝ g + h
である。たとえば、g=0.1μm、h=1.2μmとすれば、
L2’/L1 = (g + h)/g
= (0.1+1.2)/0.1
= 13
となり、比較例の場合の１３倍となる。さらに、実際の電流注入は台形凸部ｐ型GaN層６’の表面全部もしくは先端部周辺の領域から行われるために、比較例に対する発光領域増加率L2/L1はさらに大きくなると期待できる。この結果、光出力が増大する。尚、台形凸部ｐ型GaN層６’は台形に限定されず、三角形凸部ｐ型GaN層であってもよい。
次に、図１の光半導体装置の製造方法を図３〜図５を参照して説明する。
始めに、図３の（Ａ）を参照すると、Ｃ面サファイア成長基板１上にｎ型GaN層２、発光層としての活性層３及びｐ型GaN層４を有機金属化学気相成長（MOCVD）法により順次エピタキシャル成長させる。
具体的には、AlxInyGazN（0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1）が成長可能なＣ面サファイア成長基板１をMOCVD装置に投入し、水素雰囲気中で約1000℃、約10分間の加熱によりサーマルクリーニングを行う。次いで、トリメチルガリウム（TMG）：10.4μmol/min、NH3：3.3LM（標準状態のリットル/分）を約500℃、約3分間供給して低温GaNバッファ層を成長させる。次いで、約1000℃まで昇温して約30秒間保持して低温GaNバッファ層を結晶化させ、その温度で、TMG：45μmol/min、NH3：4.4LMを20分間供給して厚さ約1μmの下地GaN層（図示せず）を形成する。引き続き、その温度1000℃で、TMG：45μmol/min、NH3：4.4LM、SiH4：2.7×10-9μmol/minを約120分間供給して厚さ約7μmのｎ型GaN層２を成長させる。
次いで、活性層３としてInGaN/GaNよりなる多重量子井戸（MQW）構造を採用する。すなわち、TMG：3.6μmol/min、トリメチルインジウム（TMI）：10μmol/min、 NH3：4.4LMを約700℃で約33秒間供給して厚さ約2.2nmのInGaN井戸層を成長させ、引き続き、同一温度で、TMG：3.6μmol/min、NH3：4.4LMを約320秒間供給して厚さ約15nmのGaN障壁層を成長させ、これを5周期分繰返す。尚、活性層３は単一量子井戸（SQW）構造でも、単層でもよい。
次いで、温度を約870℃まで低下させ、TMG：8.1μmol/min、トリメチルアルミニウム（TMA）：7.5μmol/min、NH3：4.4LM、ビスシクロペンタジニエルマグネシウム（CP2Mg）：2.9×10-7μmol/minを約5分間供給して厚さ約40nmのｐ型AlGaNクラッド層（図示せず）を成長させる。引き続き、その温度で、TMG：18μmol/min、NH3：4.4LM、CP2Mg：2.9×10-7μmol/minを約7分間供給して厚さ約0.15μmのｐ型GaN層４を成長させる。
次に、図３の（Ｂ）を参照すると、酸化シリコン層を全面に形成し、フォトリソグラフィ／エッチング法によりパターニングして酸化シリコン層５を形成する。
具体的に、図３の（Ａ）に示すウエハをMOCVD装置から熱CVD装置に移し、基板温度400℃、シランガス、酸素ガス、窒素ガスを導入して酸化シリコン層を全面に形成する。尚、熱CVD法の代りに電子ビーム（EB）蒸着法でもよい。
次いで、ウエハを熱CVD装置から取出し、フォトリソグラフィ／エッチング法により酸化シリコン層をパターニングする。つまり、フォトレジスト層を塗布し、露光現像し、フッ酸でウェットエッチングして酸化シリコン層５を形成する。この場合、酸化シリコン層５は円形をなし、たとえば直径d=3μmかつ間隔i=2μmの最密充填配列つまり三角格子配列をなしている。
次に、図３の（Ｃ）を参照すると、ｐ型GaN層４の酸化シリコン層５が形成されていない部分に厚さ約1.2μmの台形凸部ｐ型GaN層６’を形成する。
具体的には、図３の（Ｂ）に示すウエハを再びMOCVD装置に投入し、ｐ型GaN層４の生成条件と同一条件、つまり、約870℃、TMG：18μmol/min、NH3：4.4LM、CP2Mg：2.9×10-7μmol/minを供給して厚さ約0.96μmのｐ型GaN下層６１を成長させる。このｐ型GaN下層６１のキャリア密度は約5.0×1017/cm3である。次いで、CP2Mgの供給量のみを5.0×10-7μmol/minとして厚さ約0.24μmのｐ型GaN上層６２を成長させる。このｐ型GaN上層６２のキャリア密度は約2.0×1018/cm3である。このように、ｐ型不純物Mgのドープ量を２段階に切替えることにより２層構造を形成する。すなわち、図６の（Ａ）に示すように、台形凸部ｐ型GaN層６’はキャリア密度約5.0×1017/cm3のｐ型GaN下層６１及びキャリア密度約2.0×1018/cm3のｐ型GaN上層６２よりなり、キャリア密度は４倍程度以上異なる２層構造となる。尚、ｐ型GaN上層６２の厚さを厚くすれば、ｐ型GaN上層６２の側面からの電流注入も増大するが、ドープ量が比較的多いとｐ型GaN上層６２の結晶性が悪化し易く、また、ドーパント（Mg）による光吸収も多いため、ｐ型GaN上層６２の厚みは台形凸部ｐ型GaN層６’の厚みの50%以内に設定するのが好ましい。
図６の（Ａ）においては、台形凸部ｐ型GaN層６’のキャリア密度を段階的にたとえば２段階に変化させているが、図６の（Ｂ）に示すごとく、連続的に変化させてもよい。すなわち、MOCVD装置において、上述のｐ型GaN層４の生成条件でｐ型GaNを成長開始し、CP2Mgの供給量のみを2.9×10-7μmol/minから5.0×10-7μmol/minへ連続的に変化させてｐ型不純物Mgのドープ量を変化させた厚さ約1.2μmのｐ型GaNを形成する。この結果、図６の（Ｂ）に示すように、キャリア密度は、台形の底部ではｐ型GaN層４のキャリア密度（5.0×1017/cm3）と同一であり、台形の先端部では図６の（Ａ）のキャリア密度（2.0×1018/cm3）と同一であり、この間のキャリア密度は連続的に変化する。これにより、台形の側面からの電流注入がさらに増大し、光出力の増大が期待される。
次に、図４の（Ａ）を参照すると、フォトリソグラフィ／エッチング法によりｎ型GaN層２の一部を露出させる。
具体的には、ｎ型GaN層２の露出させる領域以外の領域にフォトレジスト層９を形成する。次いで、フォトレジスト層９をマスクとして酸化シリコン層５をフッ酸により除去する。次いで、反応性イオンエッチング（RIE）装置に投入して台形凸部ｐ型GaN層６’、ｐ型GaN層４、活性層３、及びｎ型GaN層２の一部を除去する。そしてフォトレジスト層９を除去する。
次に、図４の（Ｂ）を参照すると、ｎ型GaN層２の露出部分にフォトリソグラフィ法によりフォトレジスト層１０を形成し、次いで、透明電極層７及び反射電極層８を全面に形成する。
具体的には、ｎ型GaN層２の露出領域のみにフォトレジスト層１０を形成した後、厚さ約110nmのインジウム錫酸化物（ITO）よりなる透明電極層７を形成する。この場合、透明電極層７の屈折率は半導体層（２、３、４）の屈折率より小さい。この結果、光の全反射を利用できる。また、透明電極層７の厚さを光学波長の整数倍とすることにより光の反射率を向上できる。透明電極層７の材料としては、ITO以外に、ZnO、SnOでもよく、また、ITO、ZnO、SnOの混合物、固溶体でもよい。成膜方法としては、EB蒸着法、スパッタ法、アーク放電式イオンプレーティング法があるが、膜質、ウエハへのダメージから、成膜時に、ウエハをプラズマに直接曝すことがないアーク放電式イオンプレーティング法が好ましい。
次いで、EB蒸着法等により、厚さ約10ÅのTi、厚さ約3000ÅのAl、厚さ約1000ÅのTi、厚さ約1000ÅのPt及び厚さ約1μmのAuを順次成膜して反射電極層８を形成する。反射電極層８は、ｐ型GaN層４と酸化シリコン層５との界面、酸化シリコン層５と透明電極層７との間の界面、台形凸部ｐ型GaN層６’と透明電極層７との界面で全反射せず透明電極層７を透過した光を半導体層（２、３、４）の方向へ反射する作用をする。反射電極層８の材料としては、発光波長たとえば約450nmに対して高い反射率を有するものであればよく、上述の材料以外に、Ag、Pt、Rh、Al、Ir等及びこれらの組合せでもよく、また、厚さは光を透過させない程度たとえば100nm以上である。また、透明電極層７と反射電極層８との密着性の向上のために、厚さ数ÅのTiもしくはNi層を設けてもよい。
次に、図４の（Ｃ）を参照すると、リフトオフ法により、つまり、フォトレジスト層１０を除去することにより、反射電極層８及び透明電極層７をパターニングする。
次に、図５の（Ａ）を参照すると、フォトリソグラフィ法によりｎ側電極層９を形成しない領域にフォトレジスト層１１を形成する。
次に、図５の（Ｂ）を参照すると、ｎ側電極層９を全面に形成する。
具体的には、EB蒸着法等により、厚さ約10ÅのTi、厚さ約3000ÅのAl、厚さ約1000ÅのTi、厚さ約1000ÅのPt及び厚さ約1μmのAuを順次成膜してｎ側電極層９を形成する。
次いで、リフトオフ法により、つまり、フォトレジスト層１１を除去することにより、ｎ側電極層９をパターニングして図１に示す光半導体装置を得る。
最後に、図示しないが、ウエハ上の各光半導体装置（チップ）をダイシング、スクライブ／ブレイキング、レーザ等で分離する。その後、反射電極層８、ｎ側電極層９が形成された側を、はんだ、共晶はんだ、導電性ペースト等を介してプリント基板、サブマウント上に実装する。
次に、台形凸部ｐ型GaN層６’の幾何学的形状について説明する。ここで、半導体層（２、３、４）のAlxInyGazNの結晶構造が六方晶であるので、台形凸部ｐ型GaN層６’の側面と半導体層（２、３、４）の表面との角は約60°である。
図７は図１の酸化シリコン層５及び台形凸部ｐ型GaN層６’の上面図を示す。図７に示すように、台形凸部ｐ型GaN層６’の六角形凹部に円形の酸化シリコン層５が配置されている。台形凸部ｐ型GaN層６’の六角形凹部つまり酸化シリコン層５は最密充填配列つまり三角格子配列で配列されている。図７における陰影部分は台形凸部ｐ型GaN層６’と透明電極層７との接触面積を表わし、図２の（Ａ）の矢印で示す電流を半導体層（２、３、４、６’）に供給する領域となる。ここで、台形凸部ｐ型GaN層６’は独立せずに連結されているので、透明電極層７及び反射電極層８と十分に接触されていなかったとしても他の領域から図２の（Ａ）の矢印に示す電流を半導体層（２、３、４）に供給できる。しかも、フリップチップ実装もし易い。
酸化シリコン層５が存在する分、透明電極層７と半導体層（２、３、４、６’）との接触面積（図７の陰影部分）が減少して接触抵抗が減少して光半導体装置の順方向電圧の上昇の原因となる。そこで、台形凸部ｐ型GaN層６’の高さhを調整することにより台形凸部ｐ型GaN層６’の側面の面積を増大せしめる。
図７の六角形凹部の面積S1を図８を参照して演算する。尚、面積S1は酸化シリコン層５かつ台形凸部ｐ型GaN層６’が存在しない場合の六角形接触面積である。この場合、
S1 = (3/2) √3 (a + 2h/3)2
= (1/2) √3 (d + 2h/√3)2 （１）
但し、aは六角形凹部の一辺の長さ、
dは酸化シリコン層５の直径、
hは台形凸部ｐ型GaN層６’の高さ、
である。
図７の台形凸部ｐ型GaN層６’の側面の面積S2を図９を参照して説明する。この場合、
S2 = 4h・√3 (a + h/3)
= 4h (d + h/√3) （２）
となる。
すなわち、本発明においては、台形凸部ｐ型GaN層６’が存在しない場合の六角形接触面積S1に対して台形凸部ｐ型GaN層６’が存在したための台形凸部ｐ型GaN層６’の６つの側面の面積S2が大きくなるように設定することにより透明電極層７と半導体層との接触面積を確保する。つまり、
S2 ≧ S1
従って、
h ≧ (3a/2)(√2-1)
あるいは
h ≧ (√3d/2)(√2-1) （３）
他方、台形凸部ｐ型GaN層６’の高さhは、隣の六角形凹部に接触するまでしか大きくできず、この限界は図７に示す円形の酸化シリコン層５間つまり六角形凹部間の距離iにより決定される。この結果、（３）式は、
(3a/2)(√2-1) ≦ h ≦ 2i/√3)
あるいは
(√3d/2)(√2-1) ≦ h ≦ 2i/√3) （４）
となり、従って、
0.62a ≦ h ≦ 1.15i
あるいは
0.36d ≦ h ≦ 1.15i （５）
となる。
上述のごとく、六角形凹部の底面と側面とのなす角60°はエピタキシャル成長される半導体層つまりAlxInyGazNの結晶構造に依存する。また、酸化シリコン層５の円形形状を多角形状に代えても、六角形凹部の形状はほとんど変化しない。従って、図８の形状から、
a = d/√3
とすることができ、（５）の２つの式は１つ
0.36d ≦ h ≦ 1.15i （６）
とすることができる。
酸化シリコン層５の直径dを小さくすればする程、台形凸部ｐ型GaN層６’の凹凸構造を密に配列できるが、直径dを1μmより小さくすると、フォトリソグラフィ法からウエハ面内で不均一となり、歩留りの低下を招く。他方、酸化シリコン層５の直径dを大きくすれば、（６）式から台形凸部ｐ型GaN層６’の高さhを大きくする必要があると共に、光を反射させる作用をする台形凸部ｐ型GaN層６’の先端部の平坦部の面積が小さくなる。これらを考慮すると、1.0μm≦d≦4.0μm、1.5μm≦i≦3.0μmが好ましい。従って、本発明者らはd=3μm、i=2μmを選択し、（６）式から
0.93μm ≦ h ≦ 2.3μm （７）
であるので、h=1.2μmを選択した結果、駆動電流20mAの条件の基で、台形凸部ｐ型GaN層６’が存在しない平坦の透明電極層、反射電極層の光半導体装置に比較して光出力が約14％（=8.03mW/7.00mW）向上した。また、順方向電圧はどちらも約4.0Vで差がなかった。
図１０は図１の光半導体装置の変更例を示す断面図である。図１０においては、図１のｐ型GaN層４と酸化シリコン層５、台形凸部ｐ型GaN層６’との間にトンネル層１２を挿入してある。
トンネル層１２は絶縁性もしくはｎ型GaNであって、厚さ10〜50Åと薄く、トンネル効果を発揮する。これにより、台形凸部ｐ型GaN層６’から電流は拡がって図２の拡散距離L2を増大せしめる。この結果、さらに均一な発光分布が得られる。
図１１は本発明に係る光半導体装置の第２の実施の形態を示す断面図である。図１１においては、上下電極型（縦型）光半導体装置を図示してある。すなわち、図１のサファイア成長基板１は除去され、導電性の支持体２１が接着層２２を介して反射電極層８に接着されている。また、ｎ側電極層２３はｎ型GaN層２上に形成されている。
図１の光半導体装置と同様に、図１１の光半導体装置を発光させるために、支持体２１を介して透明電極層７とｎ側電極層２３との間に電圧を印加して活性層３に電流を注入する。この場合、台形凸部ｐ型GaN層６’のキャリア密度は台形の底部から台形の先端部へ向かって増大している。従って、電流は、抵抗が最小となるように、台形の先端部からも注入される。この結果、電流は台形凸部ｐ型GaN層６’の底部全体に広がる。この場合、ｐ型GaN層４は高抵抗かつ薄いので、電流はｐ型GaN層４の横方向にはほとんど広がらないが、台形凸部ｐ型GaN層６’の根本直上及び台形の底部上の活性層３の広い領域で再結合つまり発光する。このような大きい発光領域での発光は光出力を上昇させ、駆動電圧を低下させ、半導体層（２、３、４）の破壊を防止して信頼性を向上させることができる。
図１１の光半導体装置の製造方法を簡単に説明する。
図３の（Ａ）から図４の（Ｂ）と同様にして、Ｃ面サファイア成長基板１上に、ｎ型GaN層２、活性層３、ｐ型GaN層４、酸化シリコン層５、台形凸部ｐ型GaN層６’、透明電極層７及び反射電極層８を形成する。但し、フォトレジスト層９、１０は形成しない。
次いで、不純物が添加されたシリコンもしくはゲルマニウム、銅あるいは銅合金よりなる導電性の支持体２１を準備し、ウエハの反射電極層８及び／または支持体２１に接着層をEB蒸着法等により形成する。
次いで、ウエハ及び支持体２１を熱圧着してその間にAuSn共晶よりなる接着層２２が形成される。
次いで、レーザリフトオフ法によりサファイア成長基板１を除去する。すなわち、サファイア成長基板１の方からレーザ照射してサファイア成長基板１とｎ型GaN層２との界面に存在するGaNをGa金属と窒素ガスに分解させることによりサファイア成長基板１を除去する。
次いで、レーザリフトオフ法により露出したｎ型GaN層２上にEB蒸着法等により、厚さ約10ÅのTi、厚さ約3000ÅのAl、厚さ約1000ÅのTi、厚さ約1000ÅのPt及び厚さ約1μmのAuを順次成膜してｎ側電極層２３を形成する。
次いで、フォトリソグラフィ／エッチング法により、ｎ側電極層２３をパターニングして図１１に示す光半導体装置を得る。
最後に、図示しないが、ウエハ上の各光半導体装置（チップ）をダイシング、スクライブ／ブレイキング、レーザ等で分離する。その後、支持体２１が形成された側を、はんだ、共晶はんだ、導電性ペースト等を介してプリント基板、サブマウント上に実装する。
尚、上述の実施の形態では、台形凸部ｐ型GaN層６’の代りに、三角形凸部ｐ型GaN層としてもよい。
１：サファイア成長基板
２：ｎ型GaN層
３：活性層
４：ｐ型GaN層
５：酸化シリコン層
６，６’：台形凸部ｐ型GaN層
７：透明電極層
８：反射電極層
９、１０、１１：フォトレジスト層
１２：トンネル層
２１：支持体
２２：接着層
２３：ｎ側電極層

Claims (11)

  1. 第１の導電型の第１の半導体層と、
    該第１の半導体層上に設けられた活性層と、
    該活性層上に設けられた第２の導電型の第２の半導体層と、
    該第２の半導体層の一部に設けられた絶縁層と、
    前記第２の半導体層の他部に設けられた前記第２の導電型の凸部半導体層と、
    前記絶縁層及び前記凸部半導体層上に設けられた電極層と
    を具備し、
    前記凸部半導体層の先端部の前記第２の導電型のキャリア密度が前記凸部半導体層の底部の前記第２の導電型のキャリア密度より大きい光半導体装置。
  2. 前記凸部半導体層の先端部のキャリア密度が前記凸部半導体層の底部のキャリア密度の約４倍以上である請求項１に記載の光半導体装置。
  3. 前記第２の導電型のキャリア密度が前記凸部半導体層の底部から前記凸部半導体層の先端部に向かって段階的に増大した請求項１に記載の光半導体装置。
  4. 前記第２の導電型のキャリア密度が前記凸部半導体層の底部から前記凸部半導体層の先端部に向かって連続的に増大した請求項１に記載の光半導体装置。
  5. 前記凸部半導体層が台形形状断面を有する請求項１に記載の光半導体装置。
  6. 前記凸部半導体層が三角形状断面を有する請求項１に記載の光半導体装置。
  7. 前記第１の半導体層、前記活性層、前記第２の半導体層及び前記凸部半導体層がAlxInyGazN（0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1）で表わされるIII族窒化物よりなる請求項１に記載の光半導体装置。
  8. 前記絶縁層の屈折率が前記第１の半導体層、前記活性層、前記第２の半導体層の屈折率より小さい請求項１に記載の光半導体装置。
  9. 前記絶縁層が円形状もしくは多角形状をなしており、
    前記凸部半導体層が前記絶縁層を囲んでいる請求項１に記載の光半導体装置。
  10. 前記絶縁層が三角格子状に配列されている請求項１に記載の光半導体装置。
  11. 前記凸部半導体層の厚さhが、
    0.36d ≦ h ≦ 1.15i
    但し、dは前記絶縁層の直径もしくは対角線の長さであって、1.0μm≦d≦4.0μm、
    iは前記絶縁層間距離であって、1.5μm≦i≦3.0μm、
    である請求項１０に記載の光半導体装置。
JP2009268527A 2009-11-26 2009-11-26 光半導体装置 Expired - Fee Related JP5496623B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009268527A JP5496623B2 (ja) 2009-11-26 2009-11-26 光半導体装置
US12/953,932 US8288788B2 (en) 2009-11-26 2010-11-24 Optical semiconductor device having uneven semiconductor layer with non-uniform carrier density

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009268527A JP5496623B2 (ja) 2009-11-26 2009-11-26 光半導体装置

Publications (2)

Publication Number Publication Date
JP2011114123A true JP2011114123A (ja) 2011-06-09
JP5496623B2 JP5496623B2 (ja) 2014-05-21

Family

ID=44061441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009268527A Expired - Fee Related JP5496623B2 (ja) 2009-11-26 2009-11-26 光半導体装置

Country Status (2)

Country Link
US (1) US8288788B2 (ja)
JP (1) JP5496623B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030634A (ja) * 2011-07-28 2013-02-07 Showa Denko Kk 半導体発光素子
KR20130026926A (ko) * 2011-09-06 2013-03-14 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2013197340A (ja) * 2012-03-21 2013-09-30 Stanley Electric Co Ltd 半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタ
JP2015501526A (ja) * 2011-09-30 2015-01-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049894A (ko) * 2011-11-07 2013-05-15 삼성전자주식회사 반도체 발광소자 및 그 제조방법
US9419194B2 (en) * 2013-08-13 2016-08-16 Palo Alto Research Center Incorporated Transparent electron blocking hole transporting layer
JP2015072751A (ja) * 2013-10-01 2015-04-16 株式会社ジャパンディスプレイ 有機ｅｌ表示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897471A (ja) * 1994-09-20 1996-04-12 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH10215034A (ja) * 1997-01-30 1998-08-11 Toshiba Corp 化合物半導体素子及びその製造方法
JP2006191071A (ja) * 2004-12-28 2006-07-20 Samsung Electro Mech Co Ltd 半導体発光素子及びその製造方法
JP2006332383A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2007035846A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007095744A (ja) * 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007227938A (ja) * 2006-02-24 2007-09-06 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6807213B1 (en) * 1999-02-23 2004-10-19 Mitsubishi Chemical Corporation Semiconductor optical device apparatus
JP2008098336A (ja) 2006-10-11 2008-04-24 Stanley Electric Co Ltd 半導体発光素子およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897471A (ja) * 1994-09-20 1996-04-12 Toyoda Gosei Co Ltd ３族窒化物半導体発光素子
JPH10215034A (ja) * 1997-01-30 1998-08-11 Toshiba Corp 化合物半導体素子及びその製造方法
JP2006191071A (ja) * 2004-12-28 2006-07-20 Samsung Electro Mech Co Ltd 半導体発光素子及びその製造方法
JP2006332383A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Works Ltd 半導体発光素子およびその製造方法
JP2007035846A (ja) * 2005-07-26 2007-02-08 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007095744A (ja) * 2005-09-27 2007-04-12 Matsushita Electric Works Ltd 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法
JP2007227938A (ja) * 2006-02-24 2007-09-06 Samsung Electro Mech Co Ltd 窒化物系半導体発光素子及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013030634A (ja) * 2011-07-28 2013-02-07 Showa Denko Kk 半導体発光素子
KR20130026926A (ko) * 2011-09-06 2013-03-14 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101871503B1 (ko) * 2011-09-06 2018-06-27 엘지이노텍 주식회사 발광 소자 및 그 제조방법
JP2015501526A (ja) * 2011-09-30 2015-01-15 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップの製造方法およびオプトエレクトロニクス半導体チップ
US9343615B2 (en) 2011-09-30 2016-05-17 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US9647174B2 (en) 2011-09-30 2017-05-09 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip
JP2013197340A (ja) * 2012-03-21 2013-09-30 Stanley Electric Co Ltd 半導体発光素子ウェハの製造方法、半導体発光素子ウェハ、及びサセプタ

Also Published As

Publication number Publication date
US8288788B2 (en) 2012-10-16
US20110121312A1 (en) 2011-05-26
JP5496623B2 (ja) 2014-05-21

Similar Documents

Publication Publication Date Title
JP5082278B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
KR101062544B1 (ko) ＧａＮ계 반도체 발광 소자의 제조 방법 및 램프
JP4868709B2 (ja) 発光素子
US7968903B2 (en) Light emitting device
TWI568018B (zh) 氮化物半導體發光二極體
JP5496623B2 (ja) 光半導体装置
JP2012114184A (ja) 発光ダイオード
US20110244610A1 (en) Method for producing group iii nitride semiconductor light-emitting device
JP2007214276A (ja) 発光素子
JPWO2009118979A1 (ja) 窒化物半導体発光装置
KR20080087135A (ko) 질화물 반도체 발광 소자
JP2008047871A (ja) 半導体発光ダイオード
US20070202621A1 (en) Method of manufacturing nitride semiconductor light emitting device
JP2012243815A (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
US8211726B2 (en) Method of manufacturing nitride semiconductor light emitting device
JP2009218495A (ja) 半導体発光素子および半導体発光装置
JP2005268581A (ja) 窒化ガリウム系化合物半導体発光素子
JP2007324581A (ja) 集積型半導体発光装置およびその製造方法
JP5245529B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
US20050079642A1 (en) Manufacturing method of nitride semiconductor device
JP2010263251A (ja) 発光素子およびその製造方法
JP2010263251A5 (ja)
CN105679904B (zh) 光泵浦发光器件及单片集成光泵浦发光器件的制备方法
JP5165668B2 (ja) 半導体発光素子及びその製造方法
JP5350070B2 (ja) 発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140305

R150 Certificate of patent or registration of utility model

Ref document number: 5496623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees