CN109564957B - 器件和用于制造器件的方法 - Google Patents

器件和用于制造器件的方法 Download PDF

Info

Publication number
CN109564957B
CN109564957B CN201780049337.3A CN201780049337A CN109564957B CN 109564957 B CN109564957 B CN 109564957B CN 201780049337 A CN201780049337 A CN 201780049337A CN 109564957 B CN109564957 B CN 109564957B
Authority
CN
China
Prior art keywords
layer
carrier
semiconductor
component
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780049337.3A
Other languages
English (en)
Other versions
CN109564957A (zh
Inventor
伊莎贝尔·奥托
科比尼安·佩尔茨尔迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN109564957A publication Critical patent/CN109564957A/zh
Application granted granted Critical
Publication of CN109564957B publication Critical patent/CN109564957B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • H01L33/647Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提出一种具有载体(1)和设置在载体上的具有光学有源层(23)的半导体本体(2)的器件(100),其中载体具有金属的载体层(3),所述载体层连贯地构成并且机械地稳定所述器件。此外,载体具有镜层(5),所述镜层设置在半导体本体和载体层之间。载体还具有均衡层(4),所述均衡层直接邻接于载体层并且设计用于补偿器件的内部的机械应力。此外,提出一种方法,所述方法适合于制造多个这种器件。

Description

器件和用于制造器件的方法
技术领域
提出一种器件,尤其具有减小的结构高度的光电子半导体芯片。此外,提出一种用于制造多个器件的方法。
背景技术
在具有模制体作为载体的器件中,通常将灌封料施加到器件的背面上,其中背面的接触部首先被覆盖并且通过模制体的背部磨削才再次开放。此外,器件的背面上的可焊接的接触部位能够仅通过附加的工艺的来限定。而在不具有模制体的器件中,其中所述器件的载体尤其金属地构成,在制造所述器件时由于内部的(热)机械应力通常出现所不期望的变形。这种所不期望的变形会导致:半导体晶片卷起,由此使得半导体晶片的可加工性变差并且整体上降低了产量。
发明内容
一个目的是,提出一种具有小的结构高度并且同时具有高的机械稳定性的器件。另一目的在于,提出一种简化的并且有效的用于制造多个器件的方法。
在器件的至少一个实施方式中,该器件具有载体和设置在载体上的半导体本体。半导体本体具有背离载体设置的半导体层、朝向载体的另一半导体层和设置在其间的光学有源层。在器件运行时,光学有源层尤其设计用于,发射大致在紫外光谱范围、可见光谱范围或者在红外光谱范围中的电磁辐射。替选地,也可行的是,光学有源层设计用于,吸收电磁辐射并且将其转换为电信号。载体具有金属的载体层,所述载体层连贯地构成并且机械地稳定所述器件。特别地,载体层形成载体的主要组成部分,所述主要组成部分机械地承载器件。载体层具有均衡层,所述均衡层优选直接邻接于载体层并且设计用于补偿载体层的或器件的内部的机械应力。
优选地,均衡层和载体层关于其材料选择和/或层厚度和/或设计方案构成为,使得所述均衡层和载体层具有相反的应力,以至于载体或者尤其器件总的来说是基本上无应力的。半导体本体直接地或者除了接触面之外直接地设置在载体上。器件优选没有另一载体衬底,所述另一载体衬底设置在半导体本体和具有金属的载体层的载体之间或者设置在半导体本体的背离载体的一侧上或者设置在载体的背离半导体本体的一侧上。具有金属的载体层的载体优选是器件的唯一载体。这种器件能够具有尤其小的结构高度并且尽管如此仍具有尤其高的机械稳定性。在用于制造多个这种器件的方法中,均衡层能够防止,使得形成所述器件的半导体晶片不会卷起,因为均衡层和载体层尽可能构成为,使得它们具有相反的应力,以至于半导体晶片总的来说基本上无应力地构成并且没有机械弯曲。
根据器件的至少一个实施方式,载体具有镜层,所述镜层设置在半导体本体和载体层之间。镜层在此能够直接邻接于载体层或者邻接于均衡层。在此,镜层能够能导电地构成并且与载体层或者与均衡层导电连接。替选地,可行的是,镜层与载体层和均衡层电绝缘。镜层例如与半导体本体的朝向载体的半导体层电连接并且能够用作为用于该半导体层的电流扩展层。替选地,可行的是,镜层例如在一个通孔或者多个通孔上延伸,所述通孔延伸穿过有源层,半导体本体的背离载体的半导体层与所述有源层导电地连接。
根据器件的至少一个实施方式,均衡层在侧面与金属的载体层齐平或者基本上在侧面与金属的载体层齐平。“基本上在侧面齐平”表示:均衡层和金属的载体层在制造公差的范围中在侧面彼此齐平,或者由于接下来例如通过刻蚀或通过再加工的制造过程这两个层中的一个层相对于另一个层至少局部地在侧面缩进。也可行的是,均衡层和载体层在俯视图中基本上,即在制造公差的范围中是全等的。
根据器件的至少一个实施方式,均衡层构成为平坦的层。特别地,均衡层具有基本上,即在制造公差的范围中,沿着横向方向恒定的层厚度。载体层优选构成为,使得该载体层具有沿着横向方向基本上恒定的层厚度。在制造公差的范围中。载体层和/或均衡层能够分别具有恒定的层厚度,即使当这些层例如在其边缘处具有斜面时也如此。载体层和/或均衡层能够没有局部的竖直的隆起部和/或没有竖直的分支部。
一般将横向方向理解为如下方向,所述方向沿着,尤其平行于器件的或半导体本体的主延伸面伸展。而将竖直方向理解为如下方向,所述方向横向于,尤其垂直于器件的或半导体本体的主延伸面取向。竖直方向例如是半导体本体的生长方向。竖直方向和横向方向尤其彼此垂直。
根据器件的至少一个实施方式,金属的载体层构成为在机械方面自承的层。载体层由此能够构成为独立的层,所述独立的层即使在没有其它层的机械辅助的情况下也是相对于其固有重量机械稳定的。器件在这种情况下能够仅由或者主要由载体层机械地承载。可行的是,均衡层构成为机械方面自承的层。除了均衡层和/或金属的载体层之外,器件或者载体尤其没有其它载体层。例如,器件除了均衡层和载体层之外没有其它单个的机械方面稳定的层,所述层具有大于10μm、20μm、50μm或者大于80μm的层厚度。
根据器件的至少一个实施方式,载体层具有如下竖直的层厚度,所述层厚度在1μm和80μm之间,例如在5μm和80μm之间,尤其在10μm和60μm之间,或者在10μm和30μm之间,其中包括边界值。均衡层能够具有如下竖直的层厚度,所述层厚度在200nm和30μm之间,例如在1μm和30μm之间,例如在1μm和20μm之间,或者在3μm和10μm之间,其中包括边界值。优选地,器件具有如下竖直的总高度,所述总高度在9μm和100μm之间,在30μm和100μm之间,例如在9μm和50μm或者30μm之间,其中包括边界值。载体层在此能够具有如下竖直高度,所述竖直高度为器件的总高度的至少50%,例如至少60%或者至少70%。特别地,载体的或器件的体积和/或质量的至少60%、70%、80%或者至少90%能够分摊到载体层上或者分摊到载体层和均衡层上。
根据器件的至少一个实施方式,载体层在俯视图中例如除了穿过载体层的可能的开口以外完全地覆盖半导体本体。均衡层也能够类似于载体层在俯视图中例如除了穿过均衡层的可能的开口以外完全地覆盖半导体本体。
根据器件的至少一个实施方式,金属的载体层具有Ni、Cu、W、Au、Al、Pt和Ti或者其它金属中的至少一种材料。载体层具有金属或者由金属或金属合金构成。
根据器件的至少一个实施方式,均衡层具有TiW、Ti、TiN、SiN、Si、Pt、TiWN、WN、Ni和氧化硅或者类似材料的至少一种材料。优选地,均衡层具有如下材料,所述材料能够借助于溅射或者通过覆层法,例如通过化学气相沉积(英语是Chemical Vapour Deposition,CVD)沉积到另一层上。尤其优选地,载体具有由镍构成的载体层和由TiW或者TiWN或者TiN构成的均衡层。
根据器件的至少一个实施方式,载体没有由塑料、硅树脂、环氧树脂、陶瓷或者半导体材料构成的成型体,例如没有模制体。特别地,器件没有由灌封料构成的载体。可以将载体的成型体理解为载体的如下组成部分,所述组成部分不同于载体层和均衡层并且其主要贡献是提高载体的或器件的机械稳定性。
根据器件的至少一个实施方式,器件构成为光电子半导体芯片。器件的载体用作为芯片载体。特别地,半导体芯片具有如下载体作为唯一的载体,所述载体具有金属的载体层。
根据器件的至少一个实施方式,金属的载体层与半导体本体导电地连接。金属的载体层例如与反射辐射的层,例如与镜层导电地连接,所述镜层尤其设置在半导体本体和金属的载体层之间并且与半导体本体电接触。替选地,可行的是,金属的载体层与镜层电绝缘。在这种情况下,金属的载体层能够经由通孔与半导体本体电连接,所述通孔沿着竖直方向延伸穿过镜层并且与该镜层电绝缘。
根据器件的至少一个实施方式,该实施方式具有接触结构,所述接触结构设计用于与半导体本体的半导体层电接触。接触结构能够至少部分地集成在载体中并且部分地集成在半导体本体中。在半导体本体中,接触结构能够具有第一通孔,所述第一通孔穿过第一导电类型的半导体层和有源层延伸至另一第二导电类型的另一半导体层。金属的载体层能够与接触结构的第一通孔电接触或者与其电绝缘。接触结构能够具有第二通孔,所述第二通孔延伸穿过载体层。第二通孔能够通过绝缘结构与金属的载体层电绝缘。
第一和/或第二通孔能够分别一件式地构成。载体层和/或均衡层能够连贯地并且一件式地构成。一般将一件式构成的结构理解为如下结构,所述结构连贯且连续地构成。一件式构成的结构尤其没有内部的连接层或者没有内部的连接面并且能够贯穿地由同一材料形成。一件式构成的结构例如能够在唯一的方法步骤中或者在等效的方法步骤中制造。
根据器件的至少一个实施方式,该器件具有构成为辐射透射面的正面和背离正面的背面。器件的背面能够通过载体的背离半导体本体的表面形成。优选地,器件仅可经由背面从外部电接触。器件例如在其背面上具有第一连接部位和第二连接部位,经由所述连接部位,器件能够与外部的电压源连接。器件由此能够仅经由背面,即经由载体从外部电接触并且例如设计为可表面安装的器件。
在用于制造多个器件的至少一个方法中,在衬底上,尤其在生长衬底上提供具有半导体本体复合结构的半导体晶片。共同的稳定层在半导体本体复合结构上构成。共同的稳定层能够金属地构成并且尤其用于机械地稳定半导体晶片,例如在将衬底从半导体晶片移除之后。确定半导体晶片的机械应力。这能够在将共同的稳定层施加到半导体本体复合结构上之后确定。替选地,也可行的是,在稳定层的和半导体本体复合结构的材料和/或层厚度已知的情况下事先理论上进行机械应力的确定。
在另一方法步骤中,共同的补偿层在半导体本体复合结构上构成为,使得共同的补偿层和共同的稳定层直接彼此邻接。共同的补偿层尤其设计用于补偿半导体晶片的内部的机械应力。优选地,补偿层和稳定层例如关于其材料选择、层厚度或者设计方案彼此匹配,使得它们具有相反的内部的机械应力。
在衬底从半导体晶片脱离之后,将半导体晶片被分割为多个器件,使得器件分别具有由半导体本体复合结构构成的半导体本体和载体。载体在此尤其具有由共同的稳定层构成的金属的载体层和由共同的补偿层构成的均衡层。均衡层在此例如直接邻接于载体层并且设计用于补偿器件的内部的机械应力。在侧面均衡层和金属的载体层例如能够直接在分割之后彼此齐平或者基本上彼此齐平。可行的是,穿过共同的稳定层和/或共同的补偿层分割半导体晶片。在这种情况下,金属的载体层和/或均衡层具有侧面的分割痕迹,例如在器件的侧沿处的分割痕迹。
根据所述方法的至少一个实施方式,共同的稳定层连贯地构成。优选地,稳定层具有足够高的竖直的层厚度,例如在5μm和50μm之间或者在5μm和30μm之间,例如在10μm和20μm之间,其中包括边界值,以便形成自承的结构,所述自承的结构在移除衬底之后承载半导体晶片并且将其机械稳定化。为了保证半导体晶片的可加工性,稳定层和补偿层构成为,使得半导体晶片总的来说尽可能是无应力的并且尤其在剥离衬底之后形成尽可能扁平的盘。
根据所述方法的至少一个实施方式,稳定层和补偿层由不同的材料形成。特别地,补偿层具有如下材料,所述材料适合于改变并且可能的话补偿稳定层的应力。尤其好地适合于此的材料如是TiW、Ti、TiN、SiN、Si、Pt、TiWN、WN、Ni和氧化硅,所述材料通常能够经由溅射或者CVD法沉积。特别地,不仅能够补偿稳定层的应力,而且也能够补偿之前沉积的层的,例如半导体层的应力,或者使该应力置于所期望的应力水平上,以便抵抗因后续工艺引起的应力改变。
根据所述方法的至少一个实施方式,在将补偿层施加到半导体本体复合结构上之后,复测半导体晶片的机械应力以进行控制。可能的话例如能够通过重复地施加或移除补偿层的一部分来调整半导体晶片的应力。
根据所述方法的至少一个实施方式,在构成共同的稳定层之后进行半导体晶片的机械应力的确定。在接下来的方法步骤中,用于补偿内部的机械应力的共同的补偿层直接被施加到共同的稳定层上。替选地,也可行的是,根据预设的材料和半导体本体复合结构的以及共同的稳定层的预设的层厚度在施加稳定层之前例如通过模拟来理论上确定半导体晶片的机械应力。能够在已知半导体晶片的理论上确定的机械应力时在构成共同的稳定层之前或之后将共同的补偿层施加到半导体本体复合结构上。如果均衡层在稳定层之前被施加到半导体本体复合结构上,那么该补偿层构成为改型的种子层(英语是:seed layer),共同的稳定层例如电镀沉积到所述种子层上。改型的种子层能够具有至少1μm或者至少3μm的竖直高度。
根据所述方法的至少一个实施方式,将器件制造为,使得该器件构成为没有独立于半导体本体制造的载体。这尤其表示:相关器件的载体的所有组成部分在分割半导体晶片之前在半导体本体复合结构上构成。器件的载体由此逐层地在器件的半导体本体上构成。在分割之后每个器件立即分别具有如下载体,所述载体具有金属的载体层和均衡层。
在上文中所描述的方法尤其适合于制造在此所描述的器件。结合器件所描述的特征因此也能够用于方法,并且反之亦然。
附图说明
器件以及方法的其它优点、优选的实施方式和改进形式从接下来结合图1至4C所阐述的实施例中得出。附图示出:
图1在剖视图中示出根据第一实施例的器件的示意图,
图2和3在示意性剖视图中示出器件的其它实施例,并且
图4A、4B和4C示出用于制造多个器件的不同的方法步骤的示意图。
相同的、相类的或者起相同作用的元件在附图中设有相同的附图标记。附图分别是示意图从而不一定是按比例的。更确切地说,相对小的元件和尤其层厚度能够夸张大地示出以进行图解说明。
具体实施方式
在图1中以剖视图示意性示出器件100的一个实施例。器件100具有载体1和设置在载体1上的半导体本体2。半导体本体2直接邻接于载体1。载体1尤其不同于生长衬底。半导体本体2具有背离载体1的第一导电类型的第一半导体层21、朝向载体1的第二导电类型的第二半导体层22和设置在第一和第二半导体层之间的光学有源层23。半导体本体2尤其基于III-V族半导体复合材料,例如基于氮化镓。第一半导体层21和第二半导体层22构成为N型或者P型导电的并且能够是N型或P型掺杂的。优选地,第一半导体层21构成为N型导电的。
半导体本体2具有背离载体1的第一主面201,所述第一主面尤其形成为器件100的辐射透射面或者辐射出射面101。在图1中辐射透射面101未被结构化。与此不同,可行的是,辐射透射面101结构化地构成并且具有耦合输出结构。第一主面201和第二主面202分别沿着竖直方向对半导体本体2限界。特别地,第二主面202形成半导体本体2和载体1之间的共同的限界面。
载体1具有镜层5、接触结构8、绝缘结构6、载体层3、均衡层4和连接层7。金属的载体层3设置在半导体本体2和均衡层4之间。器件100经由载体1可从外部电接触。半导体本体2经由连接层7与器件100的背面102上的第一连接部位71和第二连接部位72导电连接。特别地,第一半导体层21经由接触结构8的第一通孔81、载体层3和均衡层4与第一连接部位71导电地连接。在竖直方向上,第一通孔81穿过镜层5、第二半导体层22和有源层23延伸到第一半导体层21中。第二半导体层22尤其经由镜层5和第二通孔82与第二连接部位72导电地连接,所述第二通孔在竖直方向上延伸穿过均衡层4和金属的载体层3。镜层5、载体层3和均衡层4能够分别连贯地构成。特别地,均衡层4和/或金属的载体层3分别一件式地构成。
绝缘结构6具有多个子区域61、62、63和64,所述子区域尤其能够彼此邻接并且在不同的方法步骤中产生。接触结构8,如在图1中所示出的那样,局部地集成在半导体本体2中并且局部地集成在载体1中。在半导体本体2的区域中,接触结构8的第一通孔61在横向方向上通过绝缘结构6的第一子区域61与第二半导体层22和光学有源层23电绝缘。在载体1的区域中,接触结构8的第二通孔82在横向方向上通过绝缘结构6的第三子区域63与金属的载体层3和均衡层4电绝缘。第一通孔81和第二通孔82分配有器件的不同的电极性。在竖直方向上,绝缘结构6的第二子区域62设置在金属的载体层3和镜层5之间,使得镜层5和载体层3通过第二子区域62彼此电绝缘。绝缘结构6的第四子区域64设置在器件100的背面102上并且使第二连接部位72与均衡层4或与金属的载体层3绝缘。
在图1中金属的载体层3形成载体1的主要组成部分。特别地,载体1的体积和/或质量的至少50%、至少70%、80%或者90%分摊到金属的载体层3上。器件100由此主要由金属的载体层3承载。相对于载体1或器件100的所有其它层,载体层3例如从第二通孔82起具有最大的竖直高度。特别地,载体层3具有如下竖直高度,所述竖直高度是均衡层4或镜层5或者连接层7的竖直高度的至少2倍、3倍、5倍或者10倍。
均衡层4和金属的载体层3尤其具有不同的材料。优选地,这些层构成为,使得它们具有相反的应力,以至于器件100总的来说基本上是无应力的并且没有机械的弯曲部。特别地,金属的载体层3和均衡层4在俯视图中是全等的。均衡层4能够在侧面与金属的载体层3齐平。在器件100的一个或所有侧沿处,金属的载体层3和和均衡层4能够具有分割痕迹。器件100的侧沿由此能够具有金属的载体层3和均衡层4的表面。
在图1中镜层5构成为,使得该镜层在横向方向上由绝缘结构6,尤其绝缘结构6的第二子区域62围绕。镜层5能够具有如铝或者银的材料,所述材料通常对于腐蚀是敏感的。由于通过绝缘结构6侧面地包套镜层5,镜层5能够被保护免受外部的环境影响。
在图1中,金属的载体层3在器件100的背面102的俯视图中完全地覆盖半导体本体2,除了一个或多个开口,第二通孔82或者多个通孔延伸穿过所述开口。金属的载体层3在此连贯地构成,由此半导体本体2基本上设置在金属的载体上,使得器件100整体上是尤其机械稳定的。因为器件100除了均衡层4和金属的载体层3之外不具有其它载体层或其它构成为载体的层,所以器件100能够尤其薄并且同时紧凑并且稳定地设计。
在图2中示出器件100的另一实施例。在图2中示出的实施例基本上对应于在图1中示出的器件的实施例。与其不同的是,均衡层4设置在半导体本体2和金属的载体层3之间。在这种情况下,均衡层4能够构成为改型的种子层,在所述种子层上例如借助于覆层方法,尤其借助于电镀方法形成金属的载体层3。
在图3中示出器件的另一实施例。该实施例基本上对应于在图1中示出的器件的实施例。与此不同的是,金属的载体层3经由镜层5与第二半导体层22导电连接。接触结构8的第一通孔81和第二通孔82分配有器件100的相同的电极性并且彼此电接触。在俯视图中,第一通孔81和第二通孔82具有重叠部。特别地,第一通孔81紧邻第二通孔82。
在图1至3中均衡层4优选能导电地构成。不同于此,可行的是,均衡层4由如下材料形成,所述材料是电绝缘的或者弱电绝缘的。在这种情况下,均衡层4能够具有一个或多个开口,所述开口用能导电的材料,例如用金属填满,使得建立在载体层3和镜层5之间的或者在载体层3和连接层7之间的电连接。不同于图1至3,可行的是,镜层5与第二半导体层22电绝缘。在这种情况下,镜层5能够经由第一通孔81或者经由多个第一通孔81与第一半导体层21导电连接。
图4A、4B和4C示出用于制造多个器件的不同的方法步骤的示意图。
在图4A中示出半导体晶片10,所述半导体晶片具有衬底90和设置在衬底90上的半导体本体复合结构20。特别地,衬底90是生长衬底,例如蓝宝石衬底。结构化的镜层5在半导体本体复合结构20上形成。结构化的镜层5能够具有多个开口和多个分离沟槽,其中在镜层5的开口中构成有接触结构8的第一通孔81。出于概览的原因,绝缘层6的使第一通孔81与第二半导体层22和光学有源层23电绝缘的子区域,在图4A中未示出。镜层5尤其具有多个子区域,所述子区域分别与待制造的器件100相关联。镜层5的子区域尤其在横向上彼此间隔开,其中分离沟槽存在于镜层5的如下子区域之间,所述子区域在分割半导体晶片10时限定分离线AB的位置。分离沟槽能够用绝缘结构6的材料填满。
共同的连贯的稳定层30被施加到半导体本体复合结构20上,例如在构成镜层5之后。稳定层30关于其材料和层厚度形成为自承结构,使得半导体晶片10在生长衬底90被移除之后主要能够由稳定层30机械地承载。为了保证,半导体晶片10不卷起,在半导体本体复合结构20上形成补偿层40,其中稳定层30和补偿层40关于其材料和设计方案构成为,使得稳定层30和补偿层40关于机械应力相抵抗,使得半导体晶片10总的来说基本上是无应力的并且没有机械的弯曲部。优选地,补偿层40紧邻稳定层30。在将补偿层40施加到半导体本体复合结构20上之前和/或之后,能够测量半导体晶片的内部的应力并且可能的话所述应力通过重复地施加或者移除补偿层40的一部分来调整。
根据在图4A中所示出的方法的实施例,稳定层30在补偿层40之前在半导体本体复合结构20上形成。替选地,补偿层40在稳定层30的已知的应力中也在该稳定层之前施加到半导体本体复合结构20上。在这种情况下,补偿层40用作为改型的种子层,稳定层30例如电镀沉积到所述种子层上。
在稳定层30上或在补偿层40上形成具有第一接触部位71和第二接触部位72的连接层7。第一连接部位71和第二连接部位72分别在横向上彼此间隔开并且分配有待制造的器件100的不同的电极性。在图4A中第一接触部位71经由稳定层30和第一通孔81与第一半导体层21导电连接。第二连接部位71经由接触结构8的第二通孔72和镜层5与第二半导体层22导电连接。第二通孔82构成为,使得该第二通孔分别在竖直方向上从相应的第二连接部位72处穿过补偿层40和稳定层30延伸至镜层5。绝缘结构6构成为,使得第二通孔82与补偿层40和稳定层30电绝缘。因为连接层7与连接部位71和72对机械稳定半导体晶片10或待制造的器件100没有帮助或者没有实质帮助,那么具有连接部位71和72的连接层7能够尤其薄地设计。特别地,连接部位71和72构成为扁平的金属化路径。
在图4B中衬底90与半导体晶片10分离。在衬底90脱离之后,剩余的半导体晶片10例如沿着多个分离线AB分割为多个器件100。在此,稳定层30和/或补偿层40被分开。
由于分割而产生的器件100在图4C中示出并且尤其分别对应于在图1中示出的器件100。在图4C中示出的器件100由此分别具有半导体本体2作为半导体本体复合结构20的一部分,其中半导体本体2例如直接设置在载体1上。完整的载体1尤其直接在分割半导体晶片10时产生。换言之,载体1不同于器件载体,所述器件载体例如独立于半导体本体2制造并且例如借助于连接层与半导体本体2机械地和/或电地连接。特别地,载体1具有如下所有组成部分,所述组成部分在分割半导体晶片10之前在半导体本体复合结构20上产生。在图4C中示出的载体1的组成部位包括载体层3、均衡层4、连接层7、镜层5、具有通孔81和82的接触结构8以及绝缘结构6。除此之外,载体1尤其不具有其它组成部位,所述其它组成部位对机械稳定器件有实质帮助。
在图4C中示出的器件100能够具有侧沿,所述侧沿具有分割痕迹。器件100的将器件100的正面101和背面102连接的侧沿,能够具有半导体本体2的、绝缘结构6的、载体层3的以及均衡层4的侧表面。在器件100的侧沿上,半导体本体2、均衡层4、载体层3和/或绝缘结构彼此齐平。
如果器件具有半导体本体和直接在半导体本体上构成的金属载体,那么该器件能够尤其薄、紧凑并且同时稳定地设计。如果载体还具有金属的主载体层和均衡层,其中均衡层尤其紧邻主载体层并且抵抗住载体层的内部的机械应力,那么在器件中或者在半导体晶片中出现的应力表现方法能够被有效地说明。
要求德国专利申请10 2016 114 550.5的优先权,其公开内容通过参引并入本文。
本发明不因根据实施例对本发明的描述而受限于此。更确切地说,本发明包括每个新的特征以及特征的每个组合,这尤其包含权利要求中的特征的每个组合,即使该特征或者该组合本身未详细地在权利要求或者实施例中说明时也是如此。
附图标记列表
100 器件
101 器件的正面
102 器件的背面
1 载体
2 半导体本体
20 半导体本体复合结构
201 半导体本体的第一主面
202 半导体本体的第二主面
21、22 半导体层
23 光学有源层
3 载体层
30 共同的稳定层
4 均衡层
40 共同的补偿层
5 镜层
6 绝缘结构
61、62 绝缘层
63、64 其它绝缘层
7 连接层
71、72 连接部位
8 接触结构
81、82 通孔
90 衬底/生长衬底
AB 分离线

Claims (16)

1.一种具有载体(1)、接触结构(8)和设置在所述载体上的半导体本体(2)的器件(100),其中
- 所述半导体本体具有背离所述载体的半导体层(21)、朝向所述载体的另一半导体层(22)和位于其间的光学有源层(23),
- 所述载体具有金属的载体层(3),所述金属的载体层连贯地构成并且机械地稳定所述器件,
- 所述载体具有镜层(5),所述镜层设置在所述半导体本体和所述金属的载体层之间,
- 所述载体具有均衡层(4),所述均衡层直接邻接于所述金属的载体层并且设计用于补偿所述器件的内部的机械应力,
-所述接触结构(8)设计用于电接触所述半导体层(21)和所述另一半导体层(22)并且至少部分地集成在所述载体(1)中并且部分地集成在所述半导体本体(2)中,其中所述接触结构(8)具有延伸穿过所述另一半导体层(22)和所述有源层(23)的第一通孔(81)和延伸穿过所述均衡层(4)和所述金属的载体层(3)的第二通孔(82)。
2.根据权利要求1所述的器件,
其中所述均衡层(4)构成为平坦的层并且具有沿着横向方向基本上恒定的层厚度。
3.根据权利要求1所述的器件,
其中所述金属的载体层(3)和所述均衡层(4)分别具有沿着横向方向基本上恒定的层厚度并且没有竖直的隆起部和/或竖直的分支部。
4.根据权利要求1所述的器件,
其中所述金属的载体层(3)构成为机械自承的层,使得所述器件由所述金属的载体层机械地承载,其中所述器件除了所述金属的载体层和所述均衡层之外没有其它单个的机械方面稳定的载体层。
5.根据权利要求1所述的器件,所述器件构成为光电子半导体芯片,其中所述载体(1)用作为唯一的芯片载体,所述芯片载体没有由塑料、硅树脂、环氧树脂、陶瓷或者半导体材料构成的成型体。
6.根据权利要求1所述的器件,
其中所述金属的载体层(3)在俯视图中除了穿过所述金属的载体层的开口外完全地覆盖所述半导体本体(2)。
7.根据权利要求1至6中任一项所述的器件,
其中所述金属的载体层(3)具有下述至少一种材料:Ni、Cu、W、Au、Al、Pt和Ti,并且所述均衡层(4)具有下述至少一种材料:TiW、Ti、TiN、SiN、Si、Pt、TiWN、WN、Ni和氧化硅。
8.根据权利要求1至6中任一项所述的器件,
其中所述金属的载体层(3)具有竖直的层厚度,所述层厚度在1μm和80μm之间,其中包括边界值。
9.根据权利要求1至6中任一项所述的器件,
所述器件具有竖直的总高度,所述总高度在9μm和100μm之间,其中所述金属的载体层(3)具有竖直的高度,所述高度是所述器件的总高度的至少50%。
10.根据权利要求1至6中任一项所述的器件,
其中所述金属的载体层(3)与所述半导体本体(2)导电地连接。
11.根据权利要求1至6中任一项所述的器件,
所述器件具有构成为辐射透射面的正面(101)和背离所述正面的背面(102),其中所述器件的背面通过所述载体(1)的背离所述半导体本体(2)的表面形成,并且所述器件仅能经由所述背面从外部电接触。
12.根据权利要求1至6中任一项所述的器件,
其中所述均衡层(4)在侧面与所述金属的载体层(3)至少基本上齐平。
13.根据权利要求1至6中任一项所述的器件,
其中所述均衡层(4)设置在所述半导体本体(2)和所述金属的载体层(3)之间,其中所述均衡层(4)构成为改型的种子层,所述种子层具有至少1μm的竖直高度,所述金属的载体层(3)电镀沉积在所述种子层上。
14.一种用于制造多个器件(100)的方法,所述方法具有下述步骤:
a)提供具有在衬底(90)上的半导体本体复合结构(20)的半导体晶片(10);
b)在所述半导体本体复合结构上构成共同的稳定层(30);
c)确定所述半导体晶片的机械应力;
d)构成共同的补偿层(40),使得所述共同的补偿层和所述共同的稳定层直接彼此邻接,其中所述共同的补偿层设计用于补偿所述半导体晶片的内部的机械应力;
e)使所述衬底从所述半导体晶片脱离;并且
f)将所述半导体晶片分割为多个器件(100),使得所述器件分别具有由所述半导体本体复合结构构成的半导体本体(2)并且具有载体(1),其中
- 所述载体具有出自所述共同的稳定层的金属的载体层(3)和出自所述共同的补偿层(40)的均衡层(4),并且
- 所述均衡层直接邻接于所述金属的载体层并且设计用于补偿所述器件的内部的机械应力,
其中在构成所述共同的稳定层(30)之后确定所述半导体晶片(10)的机械应力,并且将用于补偿所述半导体晶片的内部的机械应力的共同的补偿层(40)直接施加到所述共同的稳定层上,或者
在构成所述共同的稳定层(30)之前根据所述半导体本体复合结构(20)以及所述共同的稳定层(30)的预设的材料和预设的层厚度来理论上确定所述半导体晶片(10)的机械应力,并且在已知所述半导体晶片的理论上确定的机械应力时在构成所述共同的稳定层之前或者之后将所述共同的补偿层(40)施加到所述半导体本体复合结构上。
15.根据权利要求14所述的方法,
其中所述共同的补偿层(40)构成为改型的种子层,所述种子层具有至少1μm的竖直高度,所述共同的稳定层(30)电镀沉积到所述种子层上。
16.根据权利要求14所述的方法,
其中所述器件(100)没有独立于所述半导体本体(2)制造的载体地构成,并且在分割所述半导体晶片(10)之前在所述半导体本体复合结构(20)上构成所述载体(1)的所有组成部分。
CN201780049337.3A 2016-08-05 2017-07-21 器件和用于制造器件的方法 Active CN109564957B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016114550.5 2016-08-05
DE102016114550.5A DE102016114550B4 (de) 2016-08-05 2016-08-05 Bauelement und Verfahren zur Herstellung von Bauelementen
PCT/EP2017/068470 WO2018024509A1 (de) 2016-08-05 2017-07-21 Bauelement und verfahren zur herstellung von bauelementen

Publications (2)

Publication Number Publication Date
CN109564957A CN109564957A (zh) 2019-04-02
CN109564957B true CN109564957B (zh) 2022-03-22

Family

ID=59558385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780049337.3A Active CN109564957B (zh) 2016-08-05 2017-07-21 器件和用于制造器件的方法

Country Status (4)

Country Link
US (2) US10910513B2 (zh)
CN (1) CN109564957B (zh)
DE (1) DE102016114550B4 (zh)
WO (1) WO2018024509A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016114550B4 (de) * 2016-08-05 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung von Bauelementen

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731180B2 (ja) * 2005-02-21 2011-07-20 三洋電機株式会社 窒化物系半導体素子の製造方法
CN102227807A (zh) * 2008-11-28 2011-10-26 欧司朗光电半导体有限公司 发射辐射的半导体芯片
EP2600389A1 (en) * 2011-11-29 2013-06-05 Imec Method for bonding semiconductor substrates
CN103325749A (zh) * 2012-03-22 2013-09-25 德州仪器公司 具有tsv和应力补偿层的集成电路(ic)
CN105514231A (zh) * 2014-09-25 2016-04-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6694041B1 (en) 2000-10-11 2004-02-17 Digimarc Corporation Halftone watermarking and related applications
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
DE102009032486A1 (de) 2009-07-09 2011-01-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP6062429B2 (ja) * 2011-07-15 2017-01-18 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 半導体デバイスを支持基板に接合する方法
US20130249011A1 (en) 2012-03-22 2013-09-26 Texas Instruments Incorporated Integrated circuit (ic) having tsvs and stress compensating layer
DE102012217533A1 (de) 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelements
US9530930B2 (en) 2013-01-29 2016-12-27 Nanyang Technological University Method of fabricating semiconductor devices
DE102014107123A1 (de) 2014-05-20 2015-11-26 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips sowie optoelektronischer Halbleiterchip
DE102015211185A1 (de) 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015114583A1 (de) 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE102016114550B4 (de) * 2016-08-05 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement und Verfahren zur Herstellung von Bauelementen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4731180B2 (ja) * 2005-02-21 2011-07-20 三洋電機株式会社 窒化物系半導体素子の製造方法
CN102227807A (zh) * 2008-11-28 2011-10-26 欧司朗光电半导体有限公司 发射辐射的半导体芯片
EP2600389A1 (en) * 2011-11-29 2013-06-05 Imec Method for bonding semiconductor substrates
CN103325749A (zh) * 2012-03-22 2013-09-25 德州仪器公司 具有tsv和应力补偿层的集成电路(ic)
CN105514231A (zh) * 2014-09-25 2016-04-20 东莞市中镓半导体科技有限公司 一种用于GaN生长的低应力状态复合衬底

Also Published As

Publication number Publication date
US20190181296A1 (en) 2019-06-13
US11437540B2 (en) 2022-09-06
DE102016114550A1 (de) 2018-02-08
US10910513B2 (en) 2021-02-02
CN109564957A (zh) 2019-04-02
US20210135046A1 (en) 2021-05-06
DE102016114550B4 (de) 2021-10-21
WO2018024509A1 (de) 2018-02-08

Similar Documents

Publication Publication Date Title
US10236419B2 (en) Component and metod for producing a component
EP2005467B1 (en) Methods for making a starting substrate wafer for semiconductor engineering having wafer through connections
CN103889643B (zh) 用于分割半导体器件复合件的方法
CN105609410A (zh) 用于处理半导体衬底的方法和用于处理半导体晶片的方法
KR20070059989A (ko) 반도체 장치 및 그 제조 방법
US20150221782A1 (en) Vertical gallium nitride schottky diode
CN109564957B (zh) 器件和用于制造器件的方法
US9875933B2 (en) Substrate and method including forming a via comprising a conductive liner layer and conductive plug having different microstructures
CN107735871B (zh) 具有金属载体的器件和用于制造器件的方法
CN107154380B (zh) 一种金属互连结构的制备方法
US20220328380A1 (en) Through-substrate via and method for manufacturing a through-substrate via
US11195981B2 (en) Method of producing a radiation-emitting semiconductor component, and radiation-emitting semiconductor component
US9012325B2 (en) Method of protecting sidewall surfaces of a semiconductor device
US12014852B2 (en) Sensor element and method for producing a sensor element
US8587095B2 (en) Method for establishing and closing a trench of a semiconductor component
US9093505B2 (en) Integrated circuit chip and fabrication method
US20170170357A1 (en) Method for preventing an electrical shortage in a semiconductor layer stack, thin substrate cpv cell, and solar cell assembly
US20090026598A1 (en) Wafer Level Packaging Integrated Hydrogen Getter
US11508878B2 (en) Method of producing a layer stack and layer stack
CN109119415A (zh) 具有芯片边缘稳定结构的包括有源电部件和无源电部件的单片集成芯片
US10937922B2 (en) Method for the self-adjusted exposure of side surfaces of a semiconductor body
WO2011139397A2 (en) Method of providing galvanic isolation
US20220287187A1 (en) Component and Method for Manufacturing a Component
US10923400B2 (en) Method for producing a plurality of components
KR20200030405A (ko) 관통형 전극 제조 방법 및 그 방법에 의해 제조되는 관통형 전극

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant